JPH0113425Y2 - - Google Patents
Info
- Publication number
- JPH0113425Y2 JPH0113425Y2 JP1980124872U JP12487280U JPH0113425Y2 JP H0113425 Y2 JPH0113425 Y2 JP H0113425Y2 JP 1980124872 U JP1980124872 U JP 1980124872U JP 12487280 U JP12487280 U JP 12487280U JP H0113425 Y2 JPH0113425 Y2 JP H0113425Y2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- stabilizing resistor
- region
- electrode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000087 stabilizing effect Effects 0.000 claims description 32
- 238000000605 extraction Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【考案の詳細な説明】
本考案は、半導体装置、特にトランジスタユニ
ツトを複数個並列接続し、各トランジスタユニツ
トのエミツタに安定化抵抗を挿入した高出方トラ
ンジスタの電極構造に関するものである。
ツトを複数個並列接続し、各トランジスタユニツ
トのエミツタに安定化抵抗を挿入した高出方トラ
ンジスタの電極構造に関するものである。
第１図は、従来のこの種半導体装置を示すもの
で、ａはその平面図（但し、電極を２点鎖線、コ
ンタクト孔を点線で示してある）及びそのＡ−
A′部の断面図で、一導電型を有するコレクタ領
域１に反対導電型を有するベース領域２を形成
し、該ベース領域２中に一導電型を有するエミツ
タ領域３を複数個形成し、されに該エミツタ領域
３中に反対導電型の安定化抵抗４を形成する。次
にエミツタコンタクト孔７、ベースコンタクト孔
８、安定化抵抗接続孔９，１０を開け、電極とな
る金属（例えばＡ）を付着し、周知の写真蝕刻
法により、エミツタ引出し電極１１、ベース引出
し電極１２、接続電極１３を形成する。エミツタ
引出し電極１１とエミツタ領域３の間に安定化抵
抗４を設け、エミツタ領域３と安定化抵抗４は、
接続電極１３によつてオーミツク接続されてい
る。第１図における安定化抵抗４は、エミツタ領
域３と反対導電型の領域を形成して安定化抵抗と
して用いている。安定化抵抗４は、エミツタ引出
し電極１１の延在方向とほぼ直角に配置し、接続
電極１３はエミツタ引出し電極１１の延在方向と
平行に延在配置し、集積度を上げている。
で、ａはその平面図（但し、電極を２点鎖線、コ
ンタクト孔を点線で示してある）及びそのＡ−
A′部の断面図で、一導電型を有するコレクタ領
域１に反対導電型を有するベース領域２を形成
し、該ベース領域２中に一導電型を有するエミツ
タ領域３を複数個形成し、されに該エミツタ領域
３中に反対導電型の安定化抵抗４を形成する。次
にエミツタコンタクト孔７、ベースコンタクト孔
８、安定化抵抗接続孔９，１０を開け、電極とな
る金属（例えばＡ）を付着し、周知の写真蝕刻
法により、エミツタ引出し電極１１、ベース引出
し電極１２、接続電極１３を形成する。エミツタ
引出し電極１１とエミツタ領域３の間に安定化抵
抗４を設け、エミツタ領域３と安定化抵抗４は、
接続電極１３によつてオーミツク接続されてい
る。第１図における安定化抵抗４は、エミツタ領
域３と反対導電型の領域を形成して安定化抵抗と
して用いている。安定化抵抗４は、エミツタ引出
し電極１１の延在方向とほぼ直角に配置し、接続
電極１３はエミツタ引出し電極１１の延在方向と
平行に延在配置し、集積度を上げている。
しかし、さらにトランジスタユニツトを小さく
し、集積度を上げる為には、エミツタおよびベー
ス引出し電極のストライプ幅を細くし、電極の厚
さを厚くする必要がある。つまり、エミツタ引出
し電極においては、エミツタボンデイング付近と
エミツタ引出し電極の先端では、電極での電圧降
下が無視できなくなる為である。しかし、電極厚
を厚くすることは、電極形成に長時間を要するこ
ともあり、量産向きでない。
し、集積度を上げる為には、エミツタおよびベー
ス引出し電極のストライプ幅を細くし、電極の厚
さを厚くする必要がある。つまり、エミツタ引出
し電極においては、エミツタボンデイング付近と
エミツタ引出し電極の先端では、電極での電圧降
下が無視できなくなる為である。しかし、電極厚
を厚くすることは、電極形成に長時間を要するこ
ともあり、量産向きでない。
本考案は、従来のもののこのような欠点を除去
接続電極をエミツタ引出し電極でとり囲む形状に
することにより、エミツタ引出し電極の幅を部分
的に太くすることにより、エミツタ引出し電極で
の電圧降下を軽減したもので、本考案の半導体装
置は、一導電型を有するコレクタ領域と、前記コ
レクタ領域上に設けた反対導電型を有するベース
領域と、該ベース領域中に設けた一導電型を有す
る複数個のエミツタ領域と、前記エミツタ領域中
に設けた反対導電型を有する安定化抵抗と、前記
エミツタ領域及び安定化抵抗を含む表面に設けた
絶縁膜と、前記エミツタ領域及び安定化抵抗の境
界上の前記絶縁膜に設けたコンタクト孔に設けて
前記エミツタ領域と前記安定化抵抗を接続した接
続電極と、前記安定化抵抗上の前記絶縁膜に設け
たコンタクト孔及び前記接続電極をとり囲む前記
絶縁膜上に設けて前記安定化抵抗と接続したエミ
ツタ引出電極とを備えている。
接続電極をエミツタ引出し電極でとり囲む形状に
することにより、エミツタ引出し電極の幅を部分
的に太くすることにより、エミツタ引出し電極で
の電圧降下を軽減したもので、本考案の半導体装
置は、一導電型を有するコレクタ領域と、前記コ
レクタ領域上に設けた反対導電型を有するベース
領域と、該ベース領域中に設けた一導電型を有す
る複数個のエミツタ領域と、前記エミツタ領域中
に設けた反対導電型を有する安定化抵抗と、前記
エミツタ領域及び安定化抵抗を含む表面に設けた
絶縁膜と、前記エミツタ領域及び安定化抵抗の境
界上の前記絶縁膜に設けたコンタクト孔に設けて
前記エミツタ領域と前記安定化抵抗を接続した接
続電極と、前記安定化抵抗上の前記絶縁膜に設け
たコンタクト孔及び前記接続電極をとり囲む前記
絶縁膜上に設けて前記安定化抵抗と接続したエミ
ツタ引出電極とを備えている。
次に、本考案の実施例について図面を参照して
説明する。
説明する。
第２図ａ，ｂは、本考案の一実施例の平面図
（但し電極を２点鎖線、コンタクト孔を点線で示
してある）及びそのＢ−B′断面図である。図に
示すように、一導電型を有するコレクタ領域１の
上に反対導電型を有するベース領域２を形成し、
ベース領域２の中に一導電型を有する複数個のエ
ミツタ領域３を行列状に配置して形成する。次
に、エミツタ領域３の中に反対導電型の安定化抵
抗４を形成し、エミツタ領域３及び安定化抵抗４
を含む表面に絶縁皮膜６を形成する。次に、エミ
ツタ領域３と安定化抵抗４の境界上の絶縁皮膜６
に設けたエミツタコンタクト孔７及び安定化抵抗
接続孔９と、ベース領域２の上の絶縁皮膜６に設
けたベースコンタクト孔８と、安定化抵抗４の上
の絶縁皮膜６に設けた安定化抵抗接続孔１０とを
それぞれ設け、これらのコンタクト孔を含む表面
にＡ等の金属膜を堆積し、これを選択的にエツ
チングして、エミツタコンタクト孔７及び安定化
抵抗接続孔９のエミツタ領域３及び安定化抵抗４
に接続する接続電極１３と、安定化抵抗接続孔１
０の安定化抵抗４と接続して接続電極１３をとり
囲むように配置したエミツタ引出電極１１と、ベ
ースコンタクト孔８のベース領域２と接続するベ
ース引出電極１２とをそれぞれ形成する。
（但し電極を２点鎖線、コンタクト孔を点線で示
してある）及びそのＢ−B′断面図である。図に
示すように、一導電型を有するコレクタ領域１の
上に反対導電型を有するベース領域２を形成し、
ベース領域２の中に一導電型を有する複数個のエ
ミツタ領域３を行列状に配置して形成する。次
に、エミツタ領域３の中に反対導電型の安定化抵
抗４を形成し、エミツタ領域３及び安定化抵抗４
を含む表面に絶縁皮膜６を形成する。次に、エミ
ツタ領域３と安定化抵抗４の境界上の絶縁皮膜６
に設けたエミツタコンタクト孔７及び安定化抵抗
接続孔９と、ベース領域２の上の絶縁皮膜６に設
けたベースコンタクト孔８と、安定化抵抗４の上
の絶縁皮膜６に設けた安定化抵抗接続孔１０とを
それぞれ設け、これらのコンタクト孔を含む表面
にＡ等の金属膜を堆積し、これを選択的にエツ
チングして、エミツタコンタクト孔７及び安定化
抵抗接続孔９のエミツタ領域３及び安定化抵抗４
に接続する接続電極１３と、安定化抵抗接続孔１
０の安定化抵抗４と接続して接続電極１３をとり
囲むように配置したエミツタ引出電極１１と、ベ
ースコンタクト孔８のベース領域２と接続するベ
ース引出電極１２とをそれぞれ形成する。
ここで、エミツタ引出電極１１及び接続電極１
３は、トランジスタの高出力化のために膜厚を厚
くしているが絶縁皮膜６の上に共に単層で形成さ
れており、例えば、接続電極上にエミツタ引出電
極を積層して形成した場合のように、下層の凹凸
による上層配線の段切れと呼ばれる高出力トラン
ジスタにとつて特に不利な配線不良を生ずること
がなく、エミツタ引出電極の電圧降下を低減でき
るという効果がある。また、各電極を同一金属膜
の選択エツチングにより一工程で形成するため、
積層型に比べて少い工程数で形成できる効果があ
る。
３は、トランジスタの高出力化のために膜厚を厚
くしているが絶縁皮膜６の上に共に単層で形成さ
れており、例えば、接続電極上にエミツタ引出電
極を積層して形成した場合のように、下層の凹凸
による上層配線の段切れと呼ばれる高出力トラン
ジスタにとつて特に不利な配線不良を生ずること
がなく、エミツタ引出電極の電圧降下を低減でき
るという効果がある。また、各電極を同一金属膜
の選択エツチングにより一工程で形成するため、
積層型に比べて少い工程数で形成できる効果があ
る。
第３図ａ，ｂは本考案の第２の実施例の平面図
及び断面図で接続電極１３をエミツタ引出し電極
１１でとり囲むことによつて、安定化抵抗４はエ
ミツタ引出し電極１１の延在方向とほぼ直角に配
置する必要がないことを示している。
及び断面図で接続電極１３をエミツタ引出し電極
１１でとり囲むことによつて、安定化抵抗４はエ
ミツタ引出し電極１１の延在方向とほぼ直角に配
置する必要がないことを示している。
本考案によると、エミツタ引出し電極での電圧
降下を軽減した半導体装置が得られる。
降下を軽減した半導体装置が得られる。
第１図ａ，ｂは、従来の半導体装置の一部の構
造を示す平面図とそのＡ−A′断面図、第２図ａ，
ｂは、本考案の第１実施例を示す平面図とそのＢ
−B′断面、第３図ａ，ｂは、第２実施例を示す
平面図とそのＣ−C′断面図である。 １……コレクタ領域、２……ベース領域、３…
…エミツタ領域、４……安定化抵抗、５……ベー
スコンタクト領域、６……絶縁皮膜、７……エミ
ツタコンタクト孔、８……ベースコンタクト孔、
９……安定化抵抗接続孔、１０……安定化抵抗接
続孔、１１……エミツタ引出し電極、１２……ベ
ース引出し電極、１３……接続電極、１４……コ
レクタ電極。
造を示す平面図とそのＡ−A′断面図、第２図ａ，
ｂは、本考案の第１実施例を示す平面図とそのＢ
−B′断面、第３図ａ，ｂは、第２実施例を示す
平面図とそのＣ−C′断面図である。 １……コレクタ領域、２……ベース領域、３…
…エミツタ領域、４……安定化抵抗、５……ベー
スコンタクト領域、６……絶縁皮膜、７……エミ
ツタコンタクト孔、８……ベースコンタクト孔、
９……安定化抵抗接続孔、１０……安定化抵抗接
続孔、１１……エミツタ引出し電極、１２……ベ
ース引出し電極、１３……接続電極、１４……コ
レクタ電極。
Claims (1)
- 一導電型を有するコレクタ領域と、前記コレク
タ領域上に設けた反対導電型を有するベース領域
と、該ベース領域中に設けた一導電型を有する複
数個のエミツタ領域と、前記エミツタ領域中に設
けた反対導電型を有する安定化抵抗と、前記エミ
ツタ領域及び安定化抵抗を含む表面に設けた絶縁
膜と、前記エミツタ領域及び安定化抵抗の境界上
の前記絶縁膜に設けたコンタクト孔に設けて前記
エミツタ領域と前記安定化抵抗を接続した接続電
極と、前記安定化抵抗上の前記絶縁膜に設けたコ
ンタクト孔及び前記接続電極をとり囲む前記絶縁
膜上に設けて前記安定化抵抗と接続したエミツタ
引出電極とを備えたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980124872U JPH0113425Y2 (ja) | 1980-09-02 | 1980-09-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980124872U JPH0113425Y2 (ja) | 1980-09-02 | 1980-09-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5748652U JPS5748652U (ja) | 1982-03-18 |
| JPH0113425Y2 true JPH0113425Y2 (ja) | 1989-04-19 |
Family
ID=29485382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980124872U Expired JPH0113425Y2 (ja) | 1980-09-02 | 1980-09-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0113425Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02227328A (ja) * | 1989-02-28 | 1990-09-10 | Kinugawa Rubber Ind Co Ltd | 自動車用ウェザーストリップ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529246Y2 (ja) * | 1977-09-17 | 1980-07-11 | ||
| JPS5730864Y2 (ja) * | 1977-09-28 | 1982-07-07 |
-
1980
- 1980-09-02 JP JP1980124872U patent/JPH0113425Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5748652U (ja) | 1982-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0113425Y2 (ja) | ||
| JPH0551184B2 (ja) | ||
| JPS6018148B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS639959A (ja) | ポリシリコン高抵抗製造法 | |
| JPH0225037A (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| JP3417482B2 (ja) | 半導体装置の製造方法 | |
| JP3549690B2 (ja) | 縦型半導体素子 | |
| JP2663956B2 (ja) | 半導体装置の製造方法 | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JP2651542B2 (ja) | バイポーラ型トランジスタ | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| JPS6233347Y2 (ja) | ||
| JPS60144255U (ja) | トランジスタ | |
| EP0471376A2 (en) | Electrode structure of monolithically-formed heavy-current element and small signal element and method of manufacturing the same | |
| JPH0243337B2 (ja) | ||
| JPH0130307B2 (ja) | ||
| JPH0122989B2 (ja) | ||
| JPS5935449A (ja) | 半導体装置の製造方法 | |
| JPH0466101B2 (ja) | ||
| JPS58153463U (ja) | トランジスタ素子 | |
| JPH0126545B2 (ja) | ||
| JPS60137450U (ja) | 半導体抵抗装置 | |
| JPS62179763A (ja) | バイポ−ラ型トランジスタ |