CN116338413B - 晶上系统的测试方法及测试装置 - Google Patents

Abstract

本申请提供一种晶上系统的测试方法及测试装置，该晶上系统的晶圆基板包括若干个互不相连的晶上网络，该测试方法包括：对任一晶上网络施加第一电平信号，同时对余下的晶上网络施加第二电平信号；第一电平信号大于第二电平信号，第一电平信号与第二电平信号之间的压差大于或等于晶圆基板的电源电压，对余下的晶上网络循环执行上述操作；对任一晶上网络输入激励电信号，检测余下的晶上网络的输出电信号并进行电筛选测试，对不符合标准的晶上网络进行标记；对被标记的晶上网络进行修复，若可被修复，则去除标记；若不可被修复，则保留标记。可实现，通过该测试方法筛选出晶圆基板存在的缺陷，确保晶上系统晶圆基板的可靠运行。

Description

晶上系统的测试方法及测试装置

技术领域

本申请涉及半导体技术领域，具体涉及一种晶上系统的测试方法及测试装置。

背景技术

自摩尔定律首次预测硅片上晶体管的数量每18个月翻一番以来，电子学取得了重要的进步。但是随着晶体管的密度增加，开发难度以及相应生产工艺的成本也随之陡然增加，按比例缩小集成电路的发展已经接近极限，集成电路产业随之进入后摩尔时代。而这一发展瓶颈也促使了3D集成技术的发展和应用。

3D集成采用芯片在垂直方向的堆叠，显著提高了封装效率，从而降低系统尺寸。同时可以大大缩短互连长度，在减小芯片面积的同时缓解互连延迟问题。为了打破现有大型基础设施系统的边界条件束缚，解决当前大型基础设施堆砌式发展的困境，研究发现可直接用完整的晶圆基板来做系统内部各模块的互连底座，用一个密布各种芯粒的晶圆来实现一个完整的系统，即晶上系统（System on Wafer，SoW）。在晶上系统中，通过硅通孔（Through Silicon Via，TSV）和微凸点技术的2.5D/3D封装，可以完成多芯片的高密度堆叠，为后摩尔时代集成电路的发展提供了有力支撑。先进集成封装技术2.5D以及3D封装中需要依赖硅转接板实现芯片间的互连以及芯片与封装基板的互连。目前的硅转接板主要是无源基板由半导体后道工艺（back end of line，BEOL）制造，包含后道BEOL 的金属布线和硅通孔等。目前针对晶圆基板的测试仅通过晶圆制造时的Testkey结构进行WAT（waferacceptable test，晶圆允收测试）电筛选测试分析局部的方块电阻和接触电阻，不能反映整体无源晶圆的电特性，更不能对无源基板的可靠性进行评估。针对晶上系统这种将整个晶圆作为芯片载板的系统架构，若不能提前筛选出晶圆基板的缺陷会对系统的运行带来可靠性隐患，因此对晶上系统无源基板进行可靠性测试是一项亟需解决的问题。

发明内容

本申请针对相关技术的缺点，提出一种晶上系统的测试方法及测试装置，用以解决相关技术中对晶上系统的晶圆基板进行测试的可靠性不高、或无法对晶圆基板整体进行测试的问题。

本申请提供一种晶上系统的测试方法，所述晶上系统的晶圆基板包括若干个互不相连的晶上网络，所述测试方法包括以下步骤：

步骤S100：对任一晶上网络施加第一电平信号，同时对余下的所述晶上网络施加第二电平信号；所述第一电平信号大于所述第二电平信号，所述第一电平信号与所述第二电平信号之间的压差大于或等于所述晶圆基板的电源电压，对余下的所述晶上网络循环执行上述操作；

步骤S200：对任一晶上网络输入激励电信号，检测余下的所述晶上网络的输出电信号并进行电筛选测试，对不符合标准的晶上网络进行标记；

步骤S300：对被标记的晶上网络进行修复，若可被修复，则去除标记；若不可被修复，则保留标记。

根据上述实施例可知，本实施例提供了一种晶上网络的晶圆基板的测试方法，通过利用晶圆基板上的晶上网络，借助测试机的测试探针对晶上网络进行耐压测试和电筛选测试进一步暴露晶圆基板在制作过程中可能出现的人为操作无法发现的缺陷，并且对晶上系统发现的缺陷进行标记，进一步地，再借助相关手段尽可能的对晶上网络进行修复，提高芯片成品的良率，减少次品的概率，在产品的实际应用中确保晶上系统中晶圆基板的可靠运行。克服了相关技术中仅能通过晶圆制造时的Testkey结构进行WAT电筛选测试分析局部的方块电阻和接触电阻，然而却不能反映整体无源晶圆的电特性的缺陷。

在一个实施例中，所述晶上系统的晶圆基板还包括与各个所述晶上网络连接的测试焊盘。则所述测试方法的步骤S100中所述对任一晶上网络施加第一电平信号，同时对余下的所述晶上网络施加第二电平信号具体包括步骤S110：

采用直流模式和/或交流模式对预设晶上网络连接的测试焊盘施加高电平信号，同时对余下的所述晶上网络连接的测试焊盘施加低电平信号。

在一个实施例中，所述高电平信号大于或等于所述晶圆基板的电源电压，所述低电平信号为接地信号。

在一个实施例中，所述对任一晶上网络输入激励电信号，检测余下的所述晶上网络的输出电信号并进行电筛选测试，对不符合标准的晶上网络进行标记包括：对预设晶上网络连接的测试焊盘输入激励电信号，检测余下的所述晶上网络的输出电信号，进行短路测试并确定第一标准，对不符合第一标准的晶上网络进行标记。

在一个实施例中，测试方法的步骤S200包括步骤S210如下：对预设晶上网络连接的测试焊盘输入激励电信号，检测余下的所述晶上网络的输出电信号，进行短路测试并确定第一标准，对不符合第一标准的晶上网络进行标记。

在一个实施例中，测试方法的步骤S200中在步骤S210之后还包括步骤S220如下：通过所述测试焊盘测量所述晶圆基板上的各个晶上网络的方阻，统计数据并确定第二标准，对不符合第二标准的晶上网络进行标记。

在一个实施例中，测试方法的步骤S220中所述统计数据并确定第二标准包括：统计数据并进行正态分布数据处理，确定目标值以及分布于目标值两侧的第一最值和第二最值，位于所述第一最值和所述第二最值之间的范围内的数据即符合第二标准。

在一个实施例中，在步骤S100之前还包括步骤S001如下：对任一晶上网络输入激励电信号，检测余下的所述晶上网络的输出电信号并进行初步电筛选测试，对不符合标准的晶上网络进行初筛标记。

本申请还提供一种晶上系统的测试装置，包括晶上系统和测试机，其中，晶上系统包括晶圆基板，晶圆基板包括若干个互不相连的晶上网络，所述晶圆基板还设有与晶上网络连接的测试焊盘。测试机包括多个测试探针，用于与所述测试焊盘电连接并进行耐压测试和电筛选测试。

根据上述实施例可知，本实施例中晶上系统的晶圆基板设有若干个互不相连的晶上网络，晶上网络外接有测试焊盘用于与测试机的测试探针相接触，对晶圆进行耐压测试和电筛选测试，相比于相关技术中需要在芯片之间的划片道上预先放上一些特殊的用于专门测试的testkey图形进行测试而言，本申请提供的晶上系统在晶圆基板上还设有与晶上网络直接相连接的测试焊盘，避免了设计testkey图形的繁琐，同时能够实现对晶圆基板的晶上网络的工艺质量水平的测试。

在一个实施例中，所述晶圆基板包括依次层叠的通孔层和重布线层，所述通孔层设有通孔，所述重布线层设有重布线结构，所述通孔层设有通孔，所述重布线结构和所述重布线结构共同形成晶上网络，其中，

所述测试焊盘设置于所述重布线层远离所述通孔层的一侧并与所述重布线结构连接。

在一个实施例中，所述测试焊盘设置于所述通孔层远离所述重布线层的一侧并与所述通孔连接。

在一个实施例中，所述重布线层包括多个层叠的子重布线层，所述子重布线层设有用于形成所述重布线结构的若干个过孔，其中，所述晶上网络横跨多个子重布线层。

在一个实施例中，所述晶上网络形成于单个子重布线层中。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1所示为本申请实施例提供的一种晶上系统的测试方法的流程示意图；

图2所示为图1中的测试方法中步骤S100中的一种流程示意图；

图3所示为图1中的测试方法中步骤S200中的一种流程示意图；

图4所示为本申请实施例提供的另一种晶上系统的测试方法的流程示意图；

图5所示为本申请实施例提供的一种晶上系统的晶圆基板的结构示意图；

图6所示为本申请实施例提供的另一种晶上系统的晶圆基板的结构示意图；

图7所示为图6中晶上系统的晶圆基板的俯视图；

图8所示为本申请实施例中步骤S001中的一种测试筛选示意图；

图9所示为本申请实施例中步骤S001中的另一种测试筛选示意图；

图10所示为本申请实施例中步骤S100中的一种测试筛选示意图；

图11所示为本申请实施例中的步骤S100中的另一种测试筛选示意图。

其中，1-晶圆基板；11-重布线层；12-通孔层；101-测试焊盘。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

研究发现，集成电路产业进入后摩尔定律时代后，先进集成封装技术逐步成为业内研究的热点。晶上系统结构一般是以芯片为主体的整晶圆为系统，芯片与芯片之间通过片上的互连结构进行互连行形成晶上系统。因此在晶上系统中，互连结构的构造以及制造工艺的良率就对芯片之间的电连接产生至关重要的影响，相关技术中目前针对无源基板的测试仅通过晶圆制造时的Testkey结构进行WAT（wafer acceptable test，晶圆允收测试）电筛选测试分析局部的方块电阻和接触电阻，不能反映整体无源晶圆的电特性，更不能对无源基板的可靠性进行评估。针对晶上系统这种将整个晶圆作为芯片载板的系统架构，若不能提前筛选出晶圆基板的缺陷会对系统的运行带来可靠性隐患，因此相关技术中仍然存在缺乏对晶圆基板进行可靠性测试的方法。

本申请提供的一种晶上系统的测试方法及测试装置，旨在解决相关技术的如上技术问题。

下面结合附图，对本申请实施例中的晶上系统的测试方法及测试装置进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互补充或相互组合。

本申请提供一种晶上系统的测试方法，如图5~图6所示，晶上系统的晶圆基板1包括若干个互不相连的晶上网络N0~N4，如图1所示，测试方法包括以下步骤：

步骤S100：对任一晶上网络施加第一电平信号，同时对余下的晶上网络施加第二电平信号；第一电平信号大于第二电平信号，第一电平信号与第二电平信号之间的压差大于或等于晶圆基板1的电源电压，对余下的晶上网络循环执行上述操作；

步骤S200：对任一晶上网络输入激励电信号，检测余下的晶上网络的输出电信号并进行电筛选测试，对不符合标准的晶上网络进行标记；

步骤S300：对被标记的晶上网络进行修复，若可被修复，则去除标记；若不可被修复，则保留标记。

本实施例提供了一种晶上网络的晶圆基板1的测试方法，通过利用晶圆基板1上的晶上网络，借助测试机的测试探针对晶上网络进行耐压测试和电筛选测试进一步暴露晶圆基板1在制作过程中可能出现的人为操作无法发现的缺陷，并且对晶上系统发现的缺陷进行标记，进一步地，再借助相关手段尽可能的对晶上网络进行修复，提高芯片成品的良率，减少次品的概率，在产品的实际应用中确保晶上系统中晶圆基板1的可靠运行。克服了相关技术中仅能通过晶圆制造时的Testkey结构进行WAT电筛选测试分析局部的方块电阻和接触电阻，然而却不能反映整体无源晶圆的电特性的缺陷。

在一些实施例中，通过在晶上系统的晶圆基板1上增设冗余网络对被标记的晶上网络进行修复，以提升晶圆基板1的可利用率。

在一些实施例中，晶圆基板1为硅晶圆。

在一些实施例中，考虑到晶上网络的制造工艺中，在晶圆基板1中位置较近的晶上网络之间容易互相影响，步骤S200中对任一晶上网络输入激励电信号之后，检测与该晶上网络相对位置较近的晶上网络的输出电信号，通过对与其相对位置较近的晶上网络进行电性测试，检测出晶上网络制备工艺中存在的缺陷或者漏洞，并进一步修复，可提升测试的效率并节省测试时间。示例性地，对任一晶上网络输入激励电信号之后，检测与该晶上网络周围距离较近的1~10个晶上网络的输出电信号。

在一些实施例中，激励电信号为电流信号、电压信号、数字信号或模拟信号。

在一些实施例中，如图5所示，晶上系统的晶圆基板1还包括与各个晶上网络连接的测试焊盘101。则如图2所示，测试方法的步骤S100中对任一晶上网络施加第一电平信号，同时对余下的晶上网络施加第二电平信号具体包括步骤S110：

采用直流模式对预设晶上网络连接的测试焊盘101施加高电平信号，同时对余下的晶上网络连接的测试焊盘101施加低电平信号。

本实施例中在晶圆基板1上设有与晶上网络连接的测试焊盘101，利用测试机连接的探针对测试焊盘101施加直流高电平信号，对预设晶上网络进行直流耐压测试，从而进一步判断晶圆基板1上的晶上网络是否符合芯片执行标准。可实现提高晶上网络的可靠性和良率。另外，不同于相关技术中需要在芯片之间的划片道上预先放上一些特殊的用于专门测试的testkey图形在进行测试之后再将晶圆切割后进行封装。本实施例中用于建立晶上系统的晶圆基板1是整体无源晶圆，不需要在晶圆基板1上另外设置testkey，通过连通晶上网络的测试焊盘101即可实现对晶上网络的耐压测试和电筛选测试。

在一些实施例中，本实施例中施加直流信号的时间大于或等于10秒。以确保充分对晶上网络进行施压，以保证直流耐压测试的准确性。

示例性地，本实施例中的直流加压时间为10秒。

在一些实施例中，高电平信号大于或等于晶圆基板1的电源电压（供电电压Vcc），低电平信号为接地信号。

示例性地，本实施例中的高电平信号等于晶圆基板1的电源电压。

在一些实施例中，对晶圆基板1上的各个晶上网络加压的循环1~3次，以提供测试结果准确性。

在一些实施例中，如图5所示，晶上系统的晶圆基板1还包括与各个晶上网络连接的测试焊盘101；测试方法中步骤S100中对任一晶上网络施加第一电平信号，同时对余下的晶上网络施加第二电平信号具体包括步骤S120：

采用交流模式对预设晶上网络连接的测试焊盘101施加高电平信号，同时对余下的晶上网络连接的测试焊盘101施加低电平信号。

本实施例中采用交流模式对晶上网络进行测试以实现对晶上系统晶圆基板1的电性测试，以确保晶圆基板1最后应用于芯片结构中的可靠性。

在一些实施例中，采用叉指模式对晶上网络的测试焊盘101间隔施加交流电平信号。即在预设的第一加压时间内，对预设晶上网络的测试焊盘101施加正向电压信号，在预设的第二加压时间内，对预设晶上网络的测试焊盘101施加反向电压信号。第一加压时间和第二加压时间交替进行，以实现模拟交流电压测试。

在一些实施例中，对晶上网络施加交流信号的时间小于等于5秒。示例性地，本实施例对晶上网络施加交流信号的时间为10毫秒。交替循环加压次数为10次，以模拟交流信号。

在一些实施例中，高电平信号大于或等于晶圆基板1的电源电压（供电电压Vcc），低电平信号为接地信号。

示例性地，本实施例中的高电平信号等于晶圆基板1的电源电压。

在一些实施例中，测试方法中步骤S100中对任一晶上网络施加第一电平信号，同时对余下的晶上网络施加第二电平信号具体包括步骤S110~S120：

采用直流模式对预设晶上网络连接的测试焊盘101施加高电平信号，同时对余下的晶上网络连接的测试焊盘101施加低电平信号。

采用交流模式对预设晶上网络连接的测试焊盘101施加高电平信号，同时对余下的晶上网络连接的测试焊盘101施加低电平信号。

本实施例中通过先后对晶上网络执行直流高压压力测试，然后施加交流高压压力测试，后续再通过电筛选测试对不符合耐压测试的晶上网络进行标记，可省略多次标记步骤，在一次标记中即可筛选出不符合直流压力测试或交流压力测试的样本，提升测试的质量和效率。

需要说明的是，步骤S110~S120的顺序可变换为步骤S120~S110，本领域技术人员可根据实际情况设定，本申请不做具体限定。

在一些实施例中，如图3所示，测试方法的步骤S200包括步骤S210如下：

对预设晶上网络连接的测试焊盘101输入激励电信号，检测余下的晶上网络的输出电信号，进行短路测试并确定第一标准，对不符合第一标准的晶上网络进行标记。

本实施例中通过对在步骤S100中进行耐压测试后的晶圆基板1进行电筛选测试，以确定晶圆基板1上合格的晶上网络与不合格的晶上网络，具体为对预设晶上网络连接的测试焊盘101输入激励电信号，检测余下的晶上网络是否会输出与预设晶上网络对应的电信号，若存在晶上网络输出对应电信号，则证明该晶上网络与预设晶上网络之间存在电连接（短路），即不符合第一标准，证明各个独立的晶上网络之间存在互连关系，不符合晶圆制造工艺要求，即判定为不合格，对不合格的晶上网络进行标记并进入后续修复阶段。本实施例通过短路测试可初步测试晶圆基板1上的晶上网络是否通过耐压测试，不同于相关技术中仅仅通过testkey对芯片进行单一的短路测试，本申请中的实施例通过先对晶圆基板1中的晶上网络施加电压，然后再进行短路测试，根据短路测试的结果可以同时筛选出存在不耐压或者短路缺陷的晶上网络，提高了晶上系统中的晶圆基板1的测试质量和标准，因此进一步提升了芯片的质量，保证了后续制造的可靠基础。

在一些实施例中，如图3所示，测试方法的步骤S200中在步骤S210之后还包括步骤S220如下：

通过测试焊盘101测量晶圆基板1上的各个晶上网络的方阻，统计数据并确定第二标准，对不符合第二标准的晶上网络进行标记。

本实施例通过对晶上网络的方阻进行测试，以明确晶上网络在制造工艺中是否符合产品标准，若测试得到的方阻偏小，则表示各个晶上网络在制备工艺中存在结构上错误连通的区域；若测试得到的方阻偏大，则表示各个晶上网络中的方阻在制作工艺中存在开路区域。通过测试晶上网络的方阻的阻值进一步判定晶上网络的具体结构是否符合后续芯片应用中的质量需求，并对晶上网络中的缺陷进行修复以节约芯片成本，提升产品质量。

在一些实施例中，测试方法的步骤S220中统计数据并确定第二标准包括：

统计数据并进行正态分布数据处理，确定目标值以及分布于目标值两侧的第一最值和第二最值，位于第一最值和第二最值之间的范围内的数据即符合第二标准。

本实施例中，通过对数据进行正态分布以制定第二标准，统计晶圆基板1上的各个晶上网络的方阻数据并进行数据筛选，可以在晶上网络符合第一标准的基础上进一步筛选符合第二标准的晶上网络，以进一步保证器件的制造工艺的质量水平。

在一些实施例中，目标值为统计数据之后计算得到的均值μ，第一最值和第二最值分别为μ+xσ和μ-xσ，其中0＜x≤3，σ为正态分布曲线的标准差。示例性地，x=2.5。

在一些实施例中，目标值为统计数据之后去掉一个最高值、去掉一个最低值之后得到的均值μ’，第一最值和第二最值分别为μ’+xσ’和μ’-xσ’，其中0＜x≤3，σ’为正态分布曲线的标准差。本实施例中的正态分布曲线可极端数据对平均值造成的不良影响，使评价标准更加客观合理化。

在一些实施例中，如图4所示，在步骤S100之前还包括步骤S001如下：

对任一晶上网络输入激励电信号，检测余下的晶上网络的输出电信号并进行初步电筛选测试，对不符合标准的晶上网络进行初筛标记。

本实施例中在对晶圆基板1进行耐压测试之前先进行初步的电筛选测试，筛选出失效的样本，则在正式的测试中可先剔除初步电筛选测试中不符合初步筛选中的电路失效的晶上网络并进行初筛标记。在后续进行耐压测试时，可以跳过初筛标记的样本，减少耐压测试的工作量，提升测试效率。

在一些实施例中，本申请中的初步电筛选测试包括开短路测试。进一步地，可对晶上网络进行接触电阻测试或方阻测试，本领域技术人员可根据实际情况灵活设置，不限于此。

基于同一发明构思，本申请还提供一种晶上系统的测试装置，包括晶上系统和测试机，其中，晶上系统包括晶圆基板1，晶圆基板1包括若干个互不相连的晶上网络，晶圆基板1还设有与晶上网络连接的测试焊盘101。测试机包括多个测试探针，用于与测试焊盘101电连接并进行耐压测试和电筛选测试。

本实施例中晶上系统的晶圆基板1设有若干个互不相连的晶上网络，晶上网络外接有测试焊盘101用于与测试机的测试探针相接触，对晶圆进行耐压测试和电筛选测试，相比于相关技术中需要在芯片之间的划片道上预先放上一些特殊的用于专门测试的testkey图形进行测试而言，本申请提供的晶上系统在晶圆基板1上还设有与晶上网络直接相连接的测试焊盘101，避免了设计testkey图形的繁琐，同时能够实现对晶圆基板1的晶上网络的工艺质量水平的测试。

在一些实施例中，测试机为自动测试机（Automatic Test Equipment）或手动测试台。

在一些实施例中，晶圆基板1包括依次层叠的通孔层12和重布线层11，通孔层12设有通孔，重布线层11设有重布线结构，通孔层12设有通孔，重布线结构和重布线结构共同形成晶上网络，其中，

如图5所示，测试焊盘101设置于重布线层11远离通孔层12的一侧并与重布线结构连接。

在一些实施例中，测试焊盘101的材质为金属。示例性地，测试焊盘101的材质为铝。

在一些实施例中，如图6所示，测试焊盘101设置于通孔层12远离重布线层11的一侧并与通孔连接。

需要说明的是，当通孔层12和重布线层11的两侧均设有测试焊盘101时，则可通过对两侧的测试焊盘101分别进行测试以确保晶上网络内部结构的工艺质量水平。

在一些实施例中，重布线层11包括多个层叠的子重布线层，子重布线层设有用于形成重布线结构的若干个过孔，其中，晶上网络横跨多个子重布线层。晶上网络横跨多个子重布线层时，晶上网络的布线范围较为灵活，可根据过孔的不同组合设置晶上网络的布局。

在一些实施例中，晶上网络形成于单个子重布线层中。本实施例中的晶上网络形成于单个子重布线层中时，晶上网络可为一体成型结构，则晶上网络的结构具有更高的可靠性，晶上网络内部不存在多层互连的情况，则可尽量避免接触不良的缺陷。

为便于理解，本申请提供下述具体实施例对本申请提供的晶上系统的测试方法进行进一步说明。

在一个具体实施例中，如图5所示，晶上系统中的晶圆基板1为硅晶圆，晶圆基板1包括包含多个晶上网络，具体分别为第一晶上网络N0、第二晶上网络N1、第三晶上网络N2、第四晶上网络N3以及第五晶上网络N4（VSS （0 V）、VDD18（1.8 V）、VDD（1.1 V）、VDD25A（2.5V）、VDDA（1.1 V）），其中晶圆基板1由重布线层11和通孔层12组合形成，重布线层11具体包括多个子重布线层，各个子重布线层包括交替层叠的金属布线层和过孔层，其中金属布线层M0~M4是由后道BEOL大马士革工艺形成的铜布线层，过孔层中的过孔V1~V4是由后道BEOL工艺制备形成的。本申请的晶上系统的测试方法包括以下步骤：

步骤S001：如图8所示，对晶圆基板1中重布线层11远离通孔层12的一侧的第一晶上网络N0的测试焊盘输入电流激励信号，测试第二晶上网络N1以及第三晶上网络N2的输出信号，根据输出电信号的结果标记第一晶上网络N0与第二晶上网络N1、第三晶上网络N2之间存在短路的样本；对第二晶上网络N1的测试焊盘输入电流激励信号，测试第一晶上网络N0、第三晶上网络N2和第四晶上网络N3的输出信号，根据输出结果标记第二晶上网络N1与第一晶上网络N0、第三晶上网络N2以及第四晶上网络N3之间存在短路的样本。对第三晶上网络N2输入电流激励信号，测试第一晶上网络N0、第二晶上网络N1、第四晶上网络N3以及第五晶上网络N4的输出信号，根据输出结果标记第三晶上网络N2分别与第一晶上网络N0、第二晶上网络N1、第四晶上网络N3以及第五晶上网络N4之间存在短路的样本。对第四晶上网络N3输入电流激励信号，测试第二晶上网络N1、第三晶上网络N2以及第五晶上网络N4的输出信号，根据输出结果标记第四晶上网络N3分别与第二晶上网络N1、第四晶上网络N3以及第五晶上网络N4之间存在短路的样本。对第五晶上网络N4输入电流激励信号，测试第三晶上网络N2、第四晶上网络N3的输出信号，根据输出结果标记第五晶上网络N4分别与第三晶上网络N2以及第四晶上网络N3之间存在短路的样本。如图9所示，通过测试焊盘对晶圆基板1上的各个晶上网络的方阻Rs0-Rs4进行测试，并且对所有测试样本的数据进行正态分布处理，以正态分布曲线的均值μ作为目标值，μ+2.5σ为第一最值，μ-2.5σ为第一最值。标记超过范围的样本。

步骤S100：对晶圆基板1中重布线层11远离通孔层12的一侧的测试焊盘进行直流压力测试，对晶圆基板1上的任一晶上网络施加高电压HV1（12V），并对余下的晶上网络接入地电平信号（GND），加压时间为10秒，对其他的晶上网络依次执行同样的操作；循环3次，结果如图10所示。对晶圆基板1中重布线层11远离通孔层12的一侧的测试焊盘进行模拟交流压力测试，对晶圆基板1上的任一晶上网络采用交流模式施加高电压HV2（24V），并对余下的晶上网络接入地电平信号（GND），加压时间为10毫秒，对其他的晶上网络依次执行同样的操作；循环10次，结果如图11所示。

步骤S200：对晶圆基板1上的晶上网络进行如步骤S001的短路测试和方阻测试，对不符合标准的晶上网络进行标记；

步骤S300：对被标记的晶上网络通过冗余网络进行修复，若可被修复，则去除标记；若不可被修复，则保留标记。

在另一个具体实施例中，步骤顺序与上述实施例相同，不同之处在于在步骤S100~步骤S300中是针对晶圆基板1中通孔层12远离重布线层11的一侧的第一晶上网络N0的测试焊盘输入电流激励信号，然后再进行操作，具体结构如图6和图7所示。

在又一个具体实施例中，先对重布线层11远离通孔层12的一侧的测试焊盘进行测试，然后再对通孔层12远离重布线层11的一侧的测试焊盘进行测试，可实现对重布线层11和通孔层12均进行测试，保证两者的工艺质量水平。

本申请的上述实施例，在不产生冲突的情况下，可互为补充。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，相关技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (8)

1.一种晶上系统的测试方法，其特征在于，所述晶上系统的晶圆基板包括若干个互不相连的晶上网络，所述测试方法包括：

步骤1：对任一晶上网络施加第一电平信号，同时对余下的所述晶上网络施加第二电平信号；所述第一电平信号大于所述第二电平信号，所述第一电平信号与所述第二电平信号之间的压差大于或等于所述晶圆基板的电源电压；

步骤2：对余下的所述晶上网络循环执行步骤1；

步骤3：对任一晶上网络输入激励电信号，检测余下的所述晶上网络的输出电信号并进行电筛选测试，对不符合标准的晶上网络进行标记；

步骤4：对被标记的晶上网络进行修复，若可被修复，则去除标记；若不可被修复，则保留标记。

2.根据权利要求1所述的晶上系统的测试方法，其特征在于，所述晶上系统的晶圆基板还包括与各个所述晶上网络连接的测试焊盘；所述测试方法中所述对任一晶上网络施加第一电平信号，同时对余下的所述晶上网络施加第二电平信号包括：

采用直流模式和/或交流模式对预设晶上网络连接的测试焊盘施加高电平信号，同时对余下的所述晶上网络连接的测试焊盘施加低电平信号。

3.根据权利要求2所述的晶上系统的测试方法，其特征在于，所述高电平信号大于或等于所述晶圆基板的电源电压，所述低电平信号为接地信号。

4.根据权利要求2所述的晶上系统的测试方法，其特征在于，所述对任一晶上网络输入激励电信号，检测余下的所述晶上网络的输出电信号并进行电筛选测试，对不符合标准的晶上网络进行标记包括：

对预设晶上网络连接的测试焊盘输入激励电信号，检测余下的所述晶上网络的输出电信号，进行短路测试并确定第一标准，对不符合第一标准的晶上网络进行标记。

5.根据权利要求4所述的晶上系统的测试方法，其特征在于，所述对预设晶上网络连接的测试焊盘输入激励电信号，检测余下的所述晶上网络的输出电信号，进行短路测试并确定第一标准，对不符合第一标准的晶上网络进行标记之后还包括：

通过所述测试焊盘测量所述晶圆基板上的各个晶上网络的方阻，统计数据并确定第二标准，对不符合第二标准的晶上网络进行标记。

6.根据权利要求5所述的晶上系统的测试方法，其特征在于，所述统计数据并确定第二标准包括：

统计数据并进行正态分布数据处理，确定目标值以及分布于目标值两侧的第一最值和第二最值，位于所述第一最值和所述第二最值之间的范围内的数据即符合第二标准。

7.根据权利要求1所述的晶上系统的测试方法，其特征在于，所述对任一晶上网络施加第一电平信号，同时对余下的所述晶上网络施加第二电平信号之前还包括：

对任一晶上网络输入激励电信号，检测余下的所述晶上网络的输出电信号并进行初步电筛选测试，对不符合标准的晶上网络进行初筛标记。

8.根据权利要求7所述的晶上系统的测试方法，其特征在于，所述初步电筛选测试包括开短路测试。