TW202040155A - 短路檢查系統以及短路檢查方法 - Google Patents

短路檢查系統以及短路檢查方法 Download PDF

Info

Publication number
TW202040155A
TW202040155A TW109100251A TW109100251A TW202040155A TW 202040155 A TW202040155 A TW 202040155A TW 109100251 A TW109100251 A TW 109100251A TW 109100251 A TW109100251 A TW 109100251A TW 202040155 A TW202040155 A TW 202040155A
Authority
TW
Taiwan
Prior art keywords
wirings
wiring
pair
short
inspection
Prior art date
Application number
TW109100251A
Other languages
English (en)
Inventor
山下宗寛
Original Assignee
日商日本電產理德股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本電產理德股份有限公司 filed Critical 日商日本電產理德股份有限公司
Publication of TW202040155A publication Critical patent/TW202040155A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/55—Testing for incorrect line connections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本發明提供一種短路檢查系統以及短路檢查方法，容易對包括多個配線、及使各配線的一端彼此導通的導電部的檢查對象物進行檢查。短路檢查裝置1用於對檢查對象物A進行檢查，所述檢查對象物A包括四根以上的配線L、及使各配線L的一端彼此導通的導電層102，所述短路檢查裝置1包括：電流供給部3，使電流I流經四根以上的配線L中的一對第一配線G1的焊墊P1、焊墊P2之間；電壓檢測部4，對一對第二配線G2的焊墊P3、焊墊P4之間的電壓V進行檢測，所述一對第二配線G2包含與一對第一配線不同的配線、且相對於一對第一配線G1中的至少一根而鄰接的配線L；以及檢查處理部52，在由電壓檢測部4檢測出的電壓V實質上並非為零的情況下，判定為不良。

Description

短路檢查系統以及短路檢查方法
本發明是有關於一種用於對配線間的短路進行檢查的短路檢查系統以及短路檢查方法。
先前以來，已知有一種檢查方法，對從主配線呈枝狀引出的多個配線相互間的短路不良的有無進行檢查（例如參照專利文獻1）。
專利文獻1所記載的檢查方法是一種電路配線檢查方法，其將電路配線作為檢查對象，所述電路配線包含主配線及從該主配線呈枝狀引出的多個分支配線，在所述分支配線分別設有兩個焊盤（land），對所述各分支配線的所述兩個焊盤間的斷線的有無、及鄰接的兩個所述分支配線中的其中一個分支配線側的兩個焊盤間與另一個分支配線側的兩個焊盤間之間的短路的有無分別進行檢查，其中，具備包含訊號輸出檢測部的檢查訊號產生部件與檢查訊號檢測部件，將所述檢查訊號產生部件連接於所述其中一個分支配線側的兩個焊盤間而設為訊號產生狀態，並且將所述檢查訊號檢測部件連接於所述另一個分支配線側的兩個焊盤間，當所述訊號輸出檢測部未檢測出從所述檢查訊號產生部件供給至所述其中一個分支配線側的兩個焊盤間的檢查訊號時，判定為所述其中一個分支配線側的兩個焊盤間存在斷線，在由所述檢查訊號檢測部件在所述另一個分支配線側的兩個焊盤間檢測出所述檢查訊號的情況下，判定為所述另一個分支配線側的兩個焊盤間與所述其中一個分支配線側的兩個焊盤間之間存在短路。 [現有技術文獻] [專利文獻]
專利文獻1：日本專利特開2005-300240
[發明所欲解決之課題] 先前以來，作為從積體電路（Integrated Circuit，IC）晶粒（die）進行扇出（fan out）配線的方法，使用覆晶（flip chip）晶片級封裝（Chip Size Package，CSP），近年來，扇出晶圓級封裝（Fan-Out Wafer Level Package，FOWLP）成為主流。於扇出晶圓級封裝的製造方法中，有晶片最先（Chip Fast）與晶片最後（Chip Last）的技法，最初使用晶片最先的技法。
晶片最先的技法中，在良品的IC晶粒堆積再配置配線層（Re Distribution Layer，RDL），因此若再配置配線層發生不良，則會將良品的IC晶粒包括在內造成不良。因此，不良發生時的損失變大，難以提高生產性。
因此，確認了再配置配線層為良品後安裝IC晶粒的晶片最後技法受到矚目。在晶片最後技法中，首先，在玻璃基板等絕緣基板101的表面形成銅等的導電層102，來製作載體（carrier）100（圖8的（a））。
接下來，在載體100的導電層102上，藉由鍍敷製程等而形成再配置配線層103（圖8的（b））。在再配置配線層103，形成貫穿再配置配線層103的多個配線L1～L8（配線L1～配線L4省略圖示）。配線L1～配線L8的一端與導電層102相連。配線L1～配線L8的一端在之後的步驟例如基板安裝步驟等中，藉由剝離載體100而露出，成為半導體器件的外部端子。配線L1～配線L8的另一端露出至再配置配線層103的上表面而成為焊墊（pad）P1～焊墊P8。
圖8的（b）、圖8的（c）中，表示在焊墊P5～焊墊P8的位置處切斷的剖面。以下，將配線L1～配線L8總稱為配線L，將焊墊P1～焊墊P8總稱為焊墊P。
接下來，在再配置配線層103的上表面，安裝IC晶粒106（圖8的（c））。焊墊P與IC晶粒106下表面的端子連接。
如上所述，晶片最後技法中，在確認了再配置配線層103為良品後，安裝IC晶粒106。因而，在安裝IC晶粒106之前的圖8的（b）的階段，必須進行檢查。此處，圖8的（b）的階段的、在載體100形成有再配置配線層103的檢查對象物A包括多個配線L、及使配線L的一端彼此導通的導電層102，從導電層102呈枝狀地引出有多個配線L。
必須進行在所述多個配線L相互間是否未產生短路的短路檢查。然而，若非在分支配線分別設有兩個焊盤的電路配線，則所述專利文獻1所記載的檢查方法無法進行檢查，與此相對，檢查對象物A僅有相對於一個配線L而露出的部分存在焊墊P。因此，所述專利文獻1所記載的檢查方法中，無法進行檢查對象物A的檢查。
本發明的目的在於提供一種短路檢查系統以及短路檢查方法，容易對包括多個配線與使各配線的一端彼此導通的導電部的檢查對象物進行檢查。 [解決課題之手段]
本發明的一例的短路檢查系統用於對檢查對象物進行檢查，所述檢查對象物包括四根以上的配線、及使各所述配線的一端彼此導通的導電部，所述短路檢查系統包括：電流供給部，使電流流經四根以上的所述配線中的一對第一配線的其中一者的另一端與另一者的另一端之間；電壓檢測部，對一對第二配線的其中一者的另一端與另一者的另一端之間的電壓進行檢測，所述一對第二配線包含與所述一對第一配線不同的配線、且相對於所述一對第一配線中的至少一根而鄰接的配線；以及檢查處理部，在由所述電壓檢測部所檢測出的電壓實質上並非為零的情況下，判定為不良。
另外，本發明的一例的短路檢查方法用於對檢查對象物進行檢查，所述檢查對象物包括四根以上的配線、及使各所述配線的一端彼此導通的導電部，所述短路檢查方法包括：電流供給步驟，使電流流經四根以上的所述配線中的一對第一配線的其中一者的另一端與另一者的另一端之間；電壓檢測步驟，對一對第二配線的其中一者的另一端與另一者的另一端之間的電壓進行檢測，所述一對第二配線包含與所述一對第一配線不同的配線、且相對於所述一對第一配線中的至少一根而鄰接的配線；以及檢查步驟，在藉由所述電壓檢測步驟所檢測出的電壓實質上並非為零的情況下，判定為不良。 [發明的效果]
此種構成的短路檢查系統以及短路檢查方法容易對包括多個配線、及使各配線的一端彼此導通的導電部的檢查對象物進行檢查。
以下，基於圖式來說明本發明的實施形態。再者，在各圖中標註了同一符號的構成表示為同一構成，省略其說明。參照圖1、圖8的（a）至圖的8（c），作為短路檢查系統的一例的短路檢查裝置1包括多個探針（probe）Pr、掃描（scanner）部2、電流供給部3、電壓檢測部4及控制部5。
圖8的（b）中示出檢查對象物A包括八根配線L與八個焊墊P的示例，但短路檢查裝置1可對包括四根以上的配線L與四個以上的焊墊P的檢查對象物A進行檢查。
再者，檢查對象物並不限於扇出晶圓級封裝的晶片最後步驟用的、在載體形成有再配置配線層者。例如，作為基板的製造方法，有下述方法：將導電性的金屬板作為基底而在該金屬板的兩面積層形成印刷配線基板，並從作為基底的金屬板剝離所形成的基板，藉此，形成兩片印刷配線基板。此種基板的製造方法中，從作為基底的金屬板剝離基板之前的狀態的基板（以下稱作中間基板）具有由兩片基板夾著金屬板的形態。此種中間基板亦被稱作載體基板。中間基板中，亦有時具有多個配線的一端藉由金屬板（導電部）而彼此導通的構成。亦可將此種中間基板作為檢查對象物。
另外，有一種多層基板，所述多層基板具有下述構成，即，在基板內層具備呈面狀擴展的導體圖案，多個配線的一端藉由該導體圖案（導電部）而彼此導通。亦可將此種多層基板作為檢查對象物。
多個探針Pr分別接觸至設於檢查對象物A的多個焊墊P（另一端）。電流供給部3是所謂的定電流電源電路。電流供給部3根據來自控制部5的控制訊號，經由掃描部2與探針Pr來對檢查對象物A供給電流I。電壓檢測部4是經由探針Pr與掃描部2來對檢查對象物A的電壓進行檢測，並將其電壓值發送至控制部5的電壓檢測電路。
掃描部2例如是使用電晶體（transistor）或繼電器開關（relay switch）等開關元件而構成的切換電路。掃描部2包括：電流端子+F、電流端子-F，用於對檢查對象物A供給電流I；以及電壓檢測端子+S、電壓檢測端子-S，用於對因電流I而在檢查對象物A的一對焊墊P間產生的電壓進行檢測。另外，在掃描部2，電性連接有多個探針Pr。掃描部2根據來自控制部5的控制訊號，來切換電流端子+F、電流端子-F及電壓檢測端子+S、電壓檢測端子-S與多個探針Pr之間的連接關係。
電流供給部3的輸出端子的正極側連接於電流端子+F，負極側連接於電流端子-F。電壓檢測部4的一端連接於電壓檢測端子+S，另一端連接於電壓檢測端子-S。
而且，掃描部2可根據來自控制部5的控制訊號，將電流端子+F、電流端子-F及電壓檢測端子+S、電壓檢測端子-S導通連接至任意的探針Pr。藉此，電流供給部3使電流流經根據來自控制部5的控制訊號而選擇的一對第一配線即配線L的焊墊P與焊墊P之間。另外，電壓檢測部4對一對第二配線的焊墊P與焊墊P之間的電壓進行檢測，所述一對第二配線包含根據來自控制部5的控制訊號而選擇的與一對第一配線不同的配線L、且相對於一對第一配線中的至少一根而鄰接的配線L。
控制部5例如使用微電腦（micro computer）而構成。控制部5包括執行規定的運算處理的中央處理單元（Central Processing Unit，CPU）、暫時儲存資料的隨機存取記憶體（Random Access Memory，RAM）、非揮發性的硬碟驅動器（hard disk drive）或快閃記憶體（flash memory）等儲存部53、及他們的周邊電路等。而且，控制部5例如藉由執行預先儲存於儲存部53的控制程式，作為配線選擇部51及檢查處理部52發揮功能。
另外，在儲存部53，預先儲存有表示再配置配線層103的配線結構的配線資訊。配線資訊是表示再配置配線層103的多個配線L及焊墊P的配置的資訊。作為配線資訊，例如可使用再配置配線層103的製造中所使用的蓋柏資料（Gerber data）等。
配線選擇部51基於配線資訊來選擇一對配線L作為第一配線，選擇與第一配線不同的一對配線L作為第二配線。配線選擇部51在選擇配線L作為第一配線及第二配線時，以一對第一配線中的至少一根與一對第二配線中的至少一根相鄰接的組合來選擇配線L。
再者，並不限於短路檢查裝置1具備配線選擇部51的示例。例如，亦可藉由使與短路檢查裝置1不同的電腦作為配線選擇部51發揮功能，作為與短路檢查裝置1不同的裝置來構成配線選擇部51。而且，亦可由作為配線選擇部51而構成的電腦基於配線資訊來選擇一對第一配線與一對第二配線，並使表示如此般獲得的一對第一配線與一對第二配線的資訊儲存於儲存部53。如此，亦可由作為配線選擇部51而構成的電腦與不含配線選擇部51的短路檢查裝置1來構成短路檢查系統。
作為為了選擇第一配線及第二配線而選擇彼此鄰接的配線L的方法，可使用公知的方法，例如可使用德創（Dynatron）公司製PC-Auto CAM。
另外，亦可僅將不具備配線選擇部51的短路檢查裝置1作為短路檢查系統。未必需要藉由配線選擇部51來選擇一對第一配線與一對第二配線，例如亦可由作業者來選擇一對第一配線與一對第二配線，並將其儲存於短路檢查裝置1的儲存部53。
檢查處理部52基於由配線選擇部51所選擇或者儲存於儲存部53的第一配線及第二配線來控制掃描部2，藉由電流供給部3來使電流供給至一對第一配線，並藉由電壓檢測部4來檢測一對第二配線間的電壓。
而且，檢查處理部52在由電壓檢測部4所檢測出的電壓實質上並非為零的情況下，判定為不良。
接下來，對本發明一實施形態的短路檢查方法以及短路檢查裝置1的運作進行說明。參照圖2～圖4，首先，配線選擇部51參照配線資訊，來搜索一對第一配線中的一根與一對第二配線中的一根相鄰接、且一對第一配線中的另一根與一對第二配線中的另一根相鄰接的配線L的組合（步驟S1）。
此處，在兩根配線L相鄰接的情況下，當該兩根配線L間相隔大時，可認為該兩根配線L難以產生短路之類的不良。因此，將容易產生短路不良的配線L的距離預先設定為設定距離。而且，更佳為，在步驟S1中，配線選擇部51搜索一對第一配線中的一根與一對第二配線中的一根在設定距離的範圍內鄰接、且一對第一配線中的另一根與一對第二配線中的另一根在設定距離的範圍內鄰接的配線L的組合。
圖3、圖4是從圖8的（b）所示的再配置配線層103的上表面側觀察表示焊墊P1～焊墊P8的配置。與彼此鄰接的焊墊P相連的配線L彼此鄰接。圖3所示的示例中，將與焊墊P1、焊墊P2相連的配線L1、配線L2設為第一配線G1，將與焊墊P5、焊墊P6相連的配線L5、配線L6設為第二配線G2，藉此，一對第一配線G1中的配線L1與一對第二配線G2中的配線L5相鄰接，一對第一配線G1中的配線L2與一對第二配線G2中的配線L6相鄰接。
當找到此種組合（步驟S2中為是（YES））時，配線選擇部51以找到的組合來選擇一對第一配線G1與一對第二配線G2（步驟S4）。在如圖3所示般配置有配線L的情況下，配線選擇部51將配線L1、配線L2設為第一配線G1，將配線L5、配線L6設為第二配線G2。
另一方面，例如在如圖4所示般配線L1～配線L8排列成一行等情況下，在步驟S1中搜索的配線L的組合不存在。因而，當在步驟S1中無搜索出的組合（步驟S2中為否（NO））時，配線選擇部51參照配線資訊來搜索一對第一配線中的一根與一對第二配線中的一根相鄰接的配線L的組合（步驟S3）。
在步驟S3中，亦與步驟S1的情況同樣，更佳為，配線選擇部51搜索一對第一配線中的一根與一對第二配線中的一根在設定距離的範圍內鄰接的配線L的組合。
圖4所示的示例中，將與焊墊P1、焊墊P2相連的配線L1、配線L2設為第一配線G1，將與焊墊P3、焊墊P4相連的配線L3、配線L4設為第二配線G2，藉此，一對第一配線G1中的配線L2與一對第二配線G2中的配線L3鄰接。
接下來，檢查處理部52基於藉由配線選擇部51而選擇的一對第一配線G1與一對第二配線G2，藉由掃描部2來使電流供給部3連接於一對第一配線的焊墊P，使電壓檢測部4連接於一對第二配線的焊墊P（步驟S5）。
接下來，檢查處理部52藉由電流供給部3來使電流I流經一對第一配線，且藉由電壓檢測部4來檢測一對第二配線的焊墊P間的電壓V（步驟S6）。
如步驟S3、圖4所示，在將配線L1、配線L2設為第一配線G1，將配線L3、配線L4設為第二配線G2的情況下，如圖5所示，電流I在從焊墊P2經由配線L2、導電層102及配線L1到達焊墊P1的路徑中流動。另外，由於在藉由電壓檢測部4進行電壓測定的焊墊P3、焊墊P4間的路徑中無電流流動，因此由電壓檢測部4得出的、在作為測定對象的環路內流動的電流為零。因而，若將焊墊P3、焊墊P4間的路徑的電阻值設為Rs，則電壓V=0×Rs=0。即，在第一配線G1與第二配線G2之間無短路不良的情況下，由電壓檢測部4所檢測出的電壓V為零。
因此，檢查處理部52將電壓V與零進行比較（步驟S7），當電壓V實質上為零（步驟S7中為是）時，判定為鄰接的第一配線G1與第二配線G2之間無短路（步驟S8），結束處理。
再者，所謂實質上為零，是指因電壓檢測部4的檢測誤差、檢查對象物A內的正常範圍內的漏電流等而產生的電壓視為零。
另一方面，在第一配線G1與第二配線G2之間產生了短路不良的情況下，成為如下。例如，如圖6所示，在配線L2與配線L3之間產生了短路部Re的情況下，流經配線L2的電流I在與短路部Re的分支點，直接分流為流經配線L2的電流I1與流經短路部Re的電流I2。電流I2經由配線L3及導電層102而與電流I1匯流。
圖7中，將配線L1以電阻R1來表示，將配線L2的較短路部Re為焊墊P2側以電阻R21來表示，將配線L2的較短路部Re為導電層102側以電阻R22來表示，將配線L3的較短路部Re為焊墊P3側以電阻R31來表示，將配線L3的較短路部Re為導電層102側以電阻R32來表示，將配線L4以電阻R4來表示，將配線L1、配線L2間的導電層102以電阻Rc1來表示，將配線L2、配線L3間的導電層102以電阻Rc2來表示，將配線L3、配線L4間的導電層102以電阻Rc3來表示。
如圖7所示，電流I2流經短路部Re、電阻R32及電阻Rc2。另一方面，電壓檢測部4檢測電阻R31、電阻R32、電阻Rc3、電阻R4的串聯電路的兩端電壓來作為電壓V。於是，電壓V實質上並非為零，電壓檢測部4檢測電阻R32的電阻值B×I2的電壓來作為電壓V。
因此，當電壓V實質上並非為零（步驟S7中為否）時，檢查處理部52判定為鄰接的第一配線G1與第二配線G2之間存在短路（步驟S9），結束處理。
圖7中，對在焊墊P1～焊墊P8排列成一行的示例（圖4）中將配線L1、配線L2設為第一配線G1，將配線L3、配線L4設為第二配線G2的情況（步驟S3）進行了說明，但即使在焊墊P1～焊墊P4的行與焊墊P5～焊墊P8的行平行地排列的示例（圖3）中將配線L1、配線L2設為第一配線G1，將配線L5、配線L6設為第二配線G2的情況下（步驟S1），亦可對第一配線G1與第二配線G2之間的短路不良進行檢查。此時，如圖5中以括弧記載符號般配置有各配線L，當跟所述配線L2與配線L3之間的短路部Re同樣，在配線L2與配線L6之間產生了短路不良時，在步驟S7中電壓V實質上並非為零，結果可判定短路不良。
此時，進而，配線L2、配線L6鄰接，並且，配線L1、配線L5亦鄰接。因此，即使在配線L1、配線L5間產生了短路不良的情況下，在步驟S7中，電壓V亦實質上並非為零。其結果，可一次性檢查配線L2、配線L6間的短路不良與配線L1、配線L5間的短路不良。
因而，一對第一配線中的一根與一對第二配線中的一根相鄰接、且一對第一配線中的另一根與一對第二配線中的另一根相鄰接的配線L的組合（步驟S1、圖3）較之一對第一配線中的一根與一對第二配線中的一根相鄰接的配線L的組合（步驟S3、圖4），檢查效率更高。
即，根據步驟S1～步驟S9的處理，容易對包括多個配線L、及使各配線L的一端彼此導通的導電層102的檢查對象物A進行檢查。另外，先執行步驟S1來優先搜索檢查效率高的配線L的組合，當找不到此種組合時，執行步驟S3，因此可提高檢查對象物A的檢查效率。
再者，亦可不執行步驟S1、步驟S2。
此外，當因圖6所示的短路部Re導致配線L2、配線L3間短路時，焊墊P2、焊墊P3之間的電阻值下降。因此，考慮下述檢查方法：測定焊墊P2、焊墊P3間的電阻值，當該電阻值小於正常值時，判定為存在短路不良。
然而，配線L2、配線L3及導電層102的電阻極低。因而，因短路部Re造成的電阻下降微小。其結果，為了進行此種檢查，需要極高精度的電阻測定。
作為此種高精度的電阻測定方法，已知有四端子電阻測定法。四端子電阻測定法中，必須使兩個探針接觸至一個焊墊P。然而，扇出晶圓級封裝用的、在載體100積層有再配置配線層103的檢查對象物A中，焊墊P與IC晶粒直接連接，因而極為微小，難以使二根探針接觸至焊墊P。
另一方面，根據短路檢查裝置1，只要使一根探針接觸至一個焊墊P即可，因此較之使用四端子電阻測定法，可容易地對檢查對象物A進行檢查。
另外，如上所述，在基於因短路部Re造成的微小的電阻下降來檢查短路不良的情況下，必須將良品的電阻值作為基準值，來判定從該基準值計起的微小的電阻下降。然而，如上所述，扇出晶圓級封裝的再配置配線層103的配線L藉由鍍敷製程等而形成。
然而，鍍敷製程的偏差大，因此良品配線L的電阻值偏差大，該良品的電阻偏差容易超過因短路部Re造成的電阻下降。因此，無法設定作為判定基準的基準值，難以進行基於電阻下降的短路不良的檢查。
另一方面，根據短路檢查裝置1，只要判定電壓V是否實質上為零（步驟S7），而不需要設定基準值，因此即使配線L的電阻偏差大，亦容易檢查短路不良。
即，本發明的一例的短路檢查系統用於對檢查對象物進行檢查，所述檢查對象物包括四根以上的配線、及使所述各配線的一端彼此導通的導電部，所述短路檢查系統包括：電流供給部，使電流流經所述四根以上的配線中的一對第一配線的其中一者的另一端與另一者的另一端之間；電壓檢測部，對一對第二配線的其中一者的另一端與另一者的另一端之間的電壓進行檢測，所述一對第二配線包含與所述一對第一配線不同的配線、且相對於所述一對第一配線中的至少一根而鄰接的配線；以及檢查處理部，在由所述電壓檢測部所檢測出的電壓實質上並非為零的情況下，判定為不良。
另外，本發明的一例的短路檢查方法用於對檢查對象物進行檢查，所述檢查對象物包括四根以上的配線、及使所述各配線的一端彼此導通的導電部，所述短路檢查方法包括：電流供給步驟，使電流流經所述四根以上的配線中的一對第一配線的其中一者的另一端與另一者的另一端之間；電壓檢測步驟，對一對第二配線的其中一者的另一端與另一者的另一端之間的電壓進行檢測，所述一對第二配線包含與所述一對第一配線不同的配線、且相對於所述一對第一配線中的至少一根而鄰接的配線；以及檢查步驟，在藉由所述電壓檢測步驟所檢測出的電壓實質上並非為零的情況下，判定為不良。
根據該些構成，當一對第一配線與一對第二配線之間無短路不良時，對一對第一配線供給的電流不會流向一對第二配線。因而，一對第二配線中不會產生電壓，因此在一對第二配線的其中一者的另一端與另一者的另一端之間檢測出的電壓實質上為零。另一方面，當一對第一配線與一對第二配線之間存在短路不良時，對一對第一配線供給的電流的一部分會經由短路不良而繞回至鄰接的第二配線。因繞回的電流流經第二配線而產生電壓，在一對第二配線的其中一者的另一端與另一者的另一端之間檢測出的電壓實質上並非為零。其結果，在所檢測出的電壓實質上並非為零的情況下，可判定為不良。因而，容易對包括多個配線以及使各配線的一端彼此導通的導電部的檢查對象物進行檢查。
另外，較佳為，所述一對第一配線中的一根與所述一對第二配線中的一根相鄰接，所述一對第一配線中的另一根與所述一對第二配線中的另一根相鄰接。
根據此構成，利用一次檢查，便可檢查鄰接的第一配線中的一根與第二配線中的一根之間的短路不良、以及鄰接的第一配線中的另一根與第二配線中的另一根之間的短路不良。因而，檢查效率提高。
另外，較佳為，更包括：配線選擇部，從所述四根以上的配線中選擇所述一對第一配線與所述一對第二配線。
根據此構成，藉由配線選擇部來選擇成為電流供給部的電流供給對象的一對第一配線、與成為電壓檢測部的電壓檢測對象的一對第二配線。
另外，較佳為，所述配線選擇部優先選擇所述一對第一配線中的一根與所述一對第二配線中的一根相鄰接、且所述一對第一配線中的另一根與所述一對第二配線中的另一根相鄰接的所述配線的組合，來作為所述一對第一配線及所述一對第二配線。
根據此構成，優先選擇如下所述的檢查效率佳的配線組合，即，利用一次檢查，便可檢查鄰接的第一配線中的一根與第二配線中的一根之間的短路不良、以及鄰接的第一配線中的另一根與第二配線中的另一根之間的短路不良，因此可提高檢查效率。
另外，亦可為，所述檢查對象物是在扇出晶圓級封裝的載體形成有再配置配線層者，所述各配線是所述再配置配線層的配線，所述導電部是所述載體表面的導體層。
根據此構成，可對扇出晶圓級封裝的再配置配線層上形成的配線彼此間的短路不良進行檢查。
1:短路檢查裝置（短路檢查系統） 2:掃描部 3:電流供給部 4:電壓檢測部 5:控制部 51:配線選擇部 52:檢查處理部 53:儲存部 100:載體 101:絕緣基板 102:導電層（導電部） 103:再配置配線層 106:IC晶粒 A:檢查對象物 G1:第一配線 G2:第二配線 I、I1、I2:電流 L、L1～L8:配線 P、P1～P8:焊墊（另一端） Pr:探針 R1、R4、R21、R22、R31、R32、Rc1～Rc3:電阻 Re:短路部 S1～S9:步驟 V:電壓 +F、-F:電流端子 +S、-S:電壓檢測端子
圖1是表示使用本發明一實施形態的短路檢查方法的短路檢查裝置的構成的一例的方塊圖。 圖2是表示本發明一實施形態的短路檢查方法以及短路檢查裝置的運作的一例的流程圖。 圖3是表示焊墊配置的一例的說明圖。 圖4是表示焊墊配置的另一例的說明圖。 圖5是表示正常時的電流路徑的說明圖。 圖6是表示產生了短路不良時的電流路徑的說明圖。 圖7是圖6的等效電路圖。 圖8的（a）至圖8的（c）是用於說明扇出晶圓級封裝的晶片最後技法的說明圖。
1:短路檢查裝置(短路檢查系統)
2:掃描部
3:電流供給部
4:電壓檢測部
5:控制部
51:配線選擇部
52:檢查處理部
53:儲存部
Pr:探針
+F、-F:電流端子
+S、-S:電壓檢測端子

Claims (6)

  1. 一種短路檢查系統，用於對檢查對象物進行檢查，所述檢查對象物包括四根以上的配線、及使各所述配線的一端彼此導通的導電部，所述短路檢查系統包括： 電流供給部，使電流流經四根以上的所述配線中的一對第一配線的其中一者的另一端與另一者的另一端之間； 電壓檢測部，對一對第二配線的其中一者的另一端與另一者的另一端之間的電壓進行檢測，所述一對第二配線包含與所述一對第一配線不同的配線、且相對於所述一對第一配線中的至少一根而鄰接的配線；以及 檢查處理部，在由所述電壓檢測部所檢測出的電壓實質上並非為零的情況下，判定為不良。
  2. 如請求項1所述的短路檢查系統，其中 所述一對第一配線中的一根與所述一對第二配線中的一根相鄰接，所述一對第一配線中的另一根與所述一對第二配線中的另一根相鄰接。
  3. 如請求項1或請求項2所述的短路檢查系統，更包括： 配線選擇部，從四根以上的所述配線中選擇所述一對第一配線與所述一對第二配線。
  4. 如請求項3所述的短路檢查系統，其中 所述配線選擇部優先選擇所述一對第一配線中的一根與所述一對第二配線中的一根相鄰接、且所述一對第一配線中的另一根與所述一對第二配線中的另一根相鄰接的所述配線的組合，來作為所述一對第一配線及所述一對第二配線。
  5. 如請求項1至請求項4中任一項所述的短路檢查系統，其中 所述檢查對象物是在扇出晶圓級封裝的載體形成有再配置配線層者， 各所述配線是所述再配置配線層的配線， 所述導電部是所述載體表面的導體層。
  6. 一種短路檢查方法，用於對檢查對象物進行檢查，所述檢查對象物包括四根以上的配線、及使各所述配線的一端彼此導通的導電部，所述短路檢查方法包括： 電流供給步驟，使電流流經四根以上的所述配線中的一對第一配線的其中一者的另一端與另一者的另一端之間； 電壓檢測步驟，對一對第二配線的其中一者的另一端與另一者的另一端之間的電壓進行檢測，所述一對第二配線包含與所述一對第一配線不同的配線、且相對於所述一對第一配線中的至少一根而鄰接的配線；以及 檢查步驟，在藉由所述電壓檢測步驟所檢測出的電壓實質上並非為零的情況下，判定為不良。
TW109100251A 2019-02-07 2020-01-06 短路檢查系統以及短路檢查方法 TW202040155A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019020464A JP2020128881A (ja) 2019-02-07 2019-02-07 短絡検査システム、及び短絡検査方法
JP2019-020464 2019-02-07

Publications (1)

Publication Number Publication Date
TW202040155A true TW202040155A (zh) 2020-11-01

Family

ID=72175340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100251A TW202040155A (zh) 2019-02-07 2020-01-06 短路檢查系統以及短路檢查方法

Country Status (3)

Country Link
JP (1) JP2020128881A (zh)
KR (1) KR20200097202A (zh)
TW (1) TW202040155A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113466738A (zh) * 2021-05-31 2021-10-01 广东朝阳电子科技股份有限公司 短路检测电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107897B2 (ja) * 2002-07-16 2008-06-25 日置電機株式会社 回路配線検査方法
JP4417762B2 (ja) * 2004-04-08 2010-02-17 日置電機株式会社 回路配線検査方法およびその装置
JP5687943B2 (ja) * 2011-04-06 2015-03-25 日置電機株式会社 短絡検査装置および短絡検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113466738A (zh) * 2021-05-31 2021-10-01 广东朝阳电子科技股份有限公司 短路检测电路

Also Published As

Publication number Publication date
KR20200097202A (ko) 2020-08-18
JP2020128881A (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
US6770496B2 (en) Method of testing electronic devices
US8810269B2 (en) Method of testing a semiconductor structure
JP2009244077A (ja) 基板検査装置及びその方法
US9568543B2 (en) Structure and method for testing stacked CMOS structure
US20130063175A1 (en) Semiconductor Device Components and Methods
TW202040155A (zh) 短路檢查系統以及短路檢查方法
JP5910262B2 (ja) 部品内蔵基板の検査方法
CN116338413B (zh) 晶上系统的测试方法及测试装置
JP2009052996A (ja) 不良解析装置
JP2007027685A (ja) 半導体装置及び半導体装置の製造方法
JP2010182932A (ja) 半導体装置及び半導体装置の不良解析方法
KR20090031663A (ko) 기판 검사 방법 및 기판 검사 장치
US9384105B2 (en) Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP4257164B2 (ja) 基板検査装置及び基板検査方法
JP2005223227A (ja) 半導体装置及び半導体装置評価方法
US20220244306A1 (en) Semiconductor Component, System and Method for Checking A Soldered Joint
CN118299368A (zh) 一种2.5d封装测试集成电路、测试方法及封装方法
TW562940B (en) Manufacturing method of electronic apparatus
CN118299284A (zh) 一种利用晶圆边角区域的封装测试方法
JP2003051521A (ja) 接続孔モニタ及び半導体装置
JP2010096772A (ja) 不良解析装置
JP2005203435A (ja) 半導体装置およびそのスクリーニング方法
JP2002076274A (ja) 半導体装置
JP2014235159A (ja) 半導体装置、試験システム、及び試験方法