JP2014235159A - 半導体装置、試験システム、及び試験方法 - Google Patents

Abstract

【課題】半導体装置、試験システム、及び試験方法において、半導体装置に対して適切に行うこと。【解決手段】回路基板２１と、回路基板２１に搭載された導体素子２２と、前記回路基板２１に形成され、前記半導体素子２２から電気的に分離された第１の端子２６と、前記回路基板２１に形成され、前記半導体素子２２から電気的に分離された第２の端子２７と、第１の端子２６と第２の端子２７とを電気的に接続する導電性部材２４とを有する半導体装置による。【選択図】図１１

Description

本発明は、半導体装置、試験システム、及び試験方法に関する。

LSI (Large Scale Integration)等の半導体装置の製造工程においては、半導体装置の不良を発見するための様々な試験が行われる。その試験には、例えば、初期不良をスクリーニングするためのバーンイン試験や、半導体装置が仕様を満たしているか否かを確認するためのライフ試験等がある。

これらの試験は、いずれも電気的な試験であり、試験基板に試験対象の半導体装置をセットした状態で行われるが、試験基板に半導体装置が正しくセットされていないと適切に試験を行うことができない。

特開２００３−１２１４９２号公報

半導体装置、試験システム、及び試験方法において、半導体装置に対して適切に行うことを目的とする。

以下の開示の一観点によれば、回路基板と、前記回路基板に搭載された半導体素子と、前記回路基板に形成され、前記半導体素子から電気的に分離された第１の端子と、前記回路基板に形成され、前記半導体素子から電気的に分離された第２の端子と、前記第１の端子と前記第２の端子とを電気的に接続する導電性部材とを有する半導体装置が提供される。

また、その開示の他の観点によれば、第１の導電ピンと第２の導電ピンとを備えた試験基板と、回路基板と、前記回路基板に搭載された半導体素子と、前記回路基板に形成され、前記第１の導電ピンと前記第２の導電ピンのそれぞれに接触する第１の端子及び第２の端子と、該第１の端子と該第２の端子とを電気的に接続する導電性部材とを備えた半導体装置とを有し前記第１の端子と前記第２の端子の各々が前記半導体素子から電気的に分離された試験システムが提供される。

更に、その開示の別の観点によれば、互いに離間した第１の接触片及び第２の接触片を有する試験基板と、回路基板と、前記回路基板に搭載された半導体素子と、前記回路基板に形成され、前記第１の接触片と前記第２の接触片の各々に接触する端子とを備えた半導体装置とを有し、前記端子が前記半導体素子から電気的に分離されたことを特徴とする試験システムが提供される。

そして、その開示の更に別の観点によれば、第１の導電ピン、第２の導電ピン、及び第３の導電ピンを備えた試験基板の上に、前記第１の導電ピンと前記第２の導電ピンの各々に接触し、かつ互いに電気的に接続された第１の端子及び第２の端子と、前記第３の導電ピンに接触する第３の端子とを備えた半導体装置を載せる工程と、前記試験基板の上に前記半導体装置を載せた後、前記第１の導電ピンと前記第２の導電ピンとが導通しているか否かを確認する工程と、前記導通を確認する工程において前記第１の導電ピンと前記第２の導電ピンとが導通していると確認された場合に、前記第３の導電ピンから前記第３の端子に試験信号を供給することにより、前記半導体装置に対して試験をする工程とを有する試験方法が提供される。

また、その開示の更に他の観点によれば、導電ピンと、互いに離間した第１の接触片及び第２の接触片とを有する試験基板の上に、前記導電ピンに接触する第１の端子と、前記第１の接触片と前記第２の接触片の各々に接触する第２の端子とを備えた半導体装置を載せる工程と、前記試験基板の上に前記半導体装置を載せた後、前記第１の接触片と前記第２の接触片とが導通しているか否かを確認する工程と、前記導通を確認する工程において前記第１の接触片と前記第２の接触片とが導通していると確認された場合に、前記導電ピンから前記第１の端子に試験信号を供給することにより、前記半導体装置に対して試験をする工程とを有する試験方法が提供される。

以下の開示によれば、半導体素子の第１の端子と第２の端子とを導電性部材で互いに電気的に接続し、その半導体素子を試験基板の上に載せる。このとき、半導体装置が試験基板に対して傾いていなければ、試験基板の第１の導電ピンと第２の導電ピンが上記の第１の端子と第２の端子の各々に接触するため、第１の導電ピンと第２の導電ピンが導通する。

よって、第１の導電ピンと第２の導電ピンとが導通するか否かを確認することで、半導体装置が試験基板から傾いているか否かを簡単に判断でき、傾いていないと判断した場合に半導体装置に試験信号を供給して適切に試験することが可能となる。

図１は、試験対象となる半導体装置の断面図である。 図２は、半導体装置を試験するときに使用する試験基板の平面図である。 図３は、試験時におけるソケットとその近傍の断面図である。 図４は、ソケットに半導体装置が正確に挿入されなかった場合の断面図である。 図５は、第１実施形態に係る半導体装置の斜視図である。 図６は、図５のI−I線に沿う断面図である。 図７は、第１実施形態に係る半導体装置が備える回路基板の下面の平面図である。 図８は、第１実施形態に係る半導体装置を試験するときに使用する試験基板の平面図である。 図９は、第１実施形態に係る試験システムの断面図である。 図１０は、第１実施形態に係る試験方法について示すフローチャートである。 図１１は、第１実施形態においてソケットに半導体装置が正しく挿入された場合の断面図である。 図１２は、第１実施形態においてソケットに半導体装置が正しく挿入されていない場合の断面図である 図１３は、第１実施形態において各導電ピン同士が導通しているかどうかを確認する方法について示す模式平面図である。 図１４（ａ）、（ｂ）は、第１実施形態において半導体装置の回転の有無を検出する方法について説明するための平面図である。 図１５は、第２実施形態に係る半導体装置の断面図である。 図１６は、第２実施形態に係る試験システムの断面図である。 図１７は、第２実施形態において、ソケットに半導体装置が正しく挿入されていない場合の断面図である。 図１８は、第３実施形態に係る試験システムの断面図である。 図１９は、第３実施形態に係る半導体装置の試験方法について示すフローチャートである。 図２０は、第３実施形態において、ソケットに半導体装置が正しく挿入されていない場合の断面図である。 図２１は、第１実施形態において第２のボンディングワイヤに代えて回路基板の配線を用いた場合の断面図である。

本実施形態の説明に先立ち、本願発明者による検討結果について説明する。

半導体装置の製造工程においてはバーンイン試験やライフ試験等の様々な電気的な試験が行われる。以下に、その試験について説明する。

図１は、試験対象となる半導体装置の断面図である。

この半導体装置１は、回路基板６と、その上面６ａ上に固着された半導体素子３とを有する。回路基板６と半導体素子３とはボンディングワイヤ４によって電気的に接続されており、半導体素子３とボンディングワイヤ４は封止樹脂５により封止される。

また、回路基板６の下面６ｂには第１の端子７と第２の端子８とが設けられる。これらのうち、第１の端子７は、回路基板６内の不図示の配線を介して半導体素子３と電気的に接続されており、電源端子や信号の入出力用の信号端子として供せられる。

一方、第２の端子８は、半導体装置１を不図示の回路基板に実装する際に、その回路基板の上で半導体装置１が傾くのを防止するためのダミー端子と供されるものであって、半導体素子３から電気的に分離されている。

図２は、半導体装置１を試験するときに使用する試験基板の平面図である。

試験基板１０は、複数の半導体装置１に対して同時に試験を行うのに使用され、各半導体装置１を収容する複数のソケット１１を有する。

各ソケット１１は試験基板１０の上で行列状に設けられており、各ソケット１１の各々には試験基板１０の入力配線１２ａと出力配線１２ｂが接続される。

入力配線１２ａは、各ソケット１１内の半導体装置１に試験信号を供給するのに使用され、この例では同じ列Yにある複数のソケット１１に一つの入力配線１２ａから試験信号が供給される。

また、出力配線１２ｂは、試験信号に対する各半導体装置１の応答信号が出力される配線であって、同じ列Yにある複数のソケット１１から一つの出力配線１２ｂに応答信号が出力される。

このように複数のソケット１１で各配線１２ａ、１２ｂを共有することで、各ソケット１１の各々に専用の配線を設ける場合よりも試験基板１０の低廉化が可能になると共に、複数の半導体装置１に対して簡易迅速に試験をすることができる。

図３は、試験時におけるソケット１１とその近傍の断面図である。

図３に示すように、ソケット１１には第１の導電ピン１５と第２の導電ピン１６とが設けられる。

第１の導電ピン１５は、割ピン状に二つの接触片に分割されており、これらの接触片の各々が一つの第１の端子７と接触する。そして、この状態で第１の導電ピン１５から第１の端子７に対して試験信号を供給することにより、半導体装置１に対してバーンイン試験やライフ試験を行うことができる。

なお、ダミー端子として供せられる第２の端子８は第２の導電ピン１６と接触するが、第２の端子８には第２の導電ピンから試験信号は送られない。

ここで、試験に際しては、図３のようにソケット１１に半導体装置１を挿入することにより、一つの第１の端子７が一つの第１の導電ピン１５に接触するようにしなければならない。

ソケット１１への半導体装置１の挿入は、作業者が手作業で行う場合もあるし、専用の挿抜装置を用いて自動的に行う場合もあるが、いずれの場合でもこの作業が不正確となることがある。

図４は、ソケット１１に半導体装置１が正確に挿入されなかった場合の断面図である。

図４の例では試験基板１０に対して半導体装置１が傾いており、点線円Aのように第１の端子７が第１の導電ピン１５から離れてしまっている。これでは第１の導電ピン１５から半導体装置１に試験信号を送ることができず、半導体装置１に対して適切に試験を行うことができない。

更に、点線円Bに示すように、隣接する二つの第１の端子７の間に第１の導電ピン１５が挟まり、これらの第１の端子７が第１の導電ピン１５を介して電気的にショートしてしまうことがある。このようにショートした端子７が電源用の端子の場合にはこれらの端子間に大電流が流れ、半導体装置１や試験基板１０が加熱して焼損しまう。

特に、半導体装置１の微細化により第１の端子７の狭ピッチ化が進んだ場合に、このように端子７同士がショートする可能性が高まる。

これらの不具合を防ぐには、試験前に試験基板１０に対して半導体装置１が傾いているか否かを作業者が目視で確認するのが望ましい。しかし、作業者が目視で確認できない程度の僅かな傾きであっても第１の端子７のショートが発生することがあり、目視による確認には限度がある。

なお、点線円Aのように第１の端子７と第１の導電ピン１５とが離れている場合には、試験信号に対する応答信号が半導体装置１から出力されないため、応答信号の有無に応じて半導体装置１の傾きを検出することも考えられる。

しかし、図２の試験基板１０においては一つの出力配線１２ｂに複数の半導体装置１から応答信号が出力されるので、出力配線１２ｂを監視しているのみでは各半導体装置１のどれが傾いているのかを判別することができない。

以下に、試験基板に半導体装置が正しくセットされているかどうかを簡単に確認し、半導体装置に対して適切に試験をすることができる各実施形態について説明する。

（第１実施形態）
本実施形態では、以下のようにして試験基板に半導体装置が正しくセットされているかどうかを確認する。

図５は、本実施形態に係る半導体装置の斜視図である。

本実施形態に係る半導体装置２０は、回路基板２１とその上に固着された半導体素子２２とを有する。そして、回路基板２１の上面と半導体素子２２とが封止樹脂２５で封止される。

図６は、図５のI−I線に沿う断面図である。

図６に示すように、回路基板２１の上面２１ａにおいては、回路基板２１の第１のパッド３１と半導体素子２２とが第１のボンディングワイヤ２３によって電気的に接続される。

更に、回路基板２１の上面２１ａには第２のパッド３２と第３のパッド３３とが設けられており、これらのパッド３２、３３同士が第２のボンディングワイヤ２４によって互いに電気的に接続される。なお、第２のボンディングワイヤ２４は導電性部材の一例である。

第１〜第３のパッド３１〜３３の材料や形成方法は特に限定されないが、本実施形態では銅膜等の導電膜をパターニングすることによりこれらのパッド３１〜３３を形成する。また、第１及び第２のボンディングワイヤ２３、２４としては、例えば金線を採用し得る。

これらの各ボンディングワイヤ２３、２４や各パッド３１〜３３は、前述の封止樹脂２５によって封止される。

一方、回路基板２１の下面２１ｂには第１〜第３の端子２６〜２８としてはんだバンプが設けられる。

これらの端子のうち、第３の端子２８は、回路基板２１内の不図示の配線を介して半導体素子２２と電気的に接続されており、電源端子や信号の入出力用の信号端子として供せられる。

これに対し、第１の端子２６と第２の端子２７は、回路基板２１内に設けられたビア導電体３０を介して前述の第２のパッド３２と第３のパッド３３の各々と電気的に接続される。前述のように第２のパッド３２と第３のパッド３３同士は第２のボンディングワイヤ２４によって互いに電気的に接続されるため、第１の端子２６と第２の端子２７同士も電気的に接続されることになる。

なお、第１の端子２６と第２の端子２７は半導体素子２２から電気的に分離されており、半導体素子２２内の信号線や電源線はこれらの端子２７、２８とは電気的に接続されない。

更に、第１の端子２６と第２の端子２７は、半導体装置２０をマザーボード等の回路基板３５に実装する際にその回路基板３５の上で半導体装置２０が傾くのを防止するためのダミー端子としての役割も兼ねる。

図７は、回路基板２１の下面２１ｂの平面図である。

図７に示すように、回路基板２１の下面２１ｂは平面視で矩形であり、その下面２１ｂの第１の隅３６と第２の隅３７の各々に、前述の第１の端子２６と第２の端子２７とが設けられる。

更に、第２のボンディングワイヤ２４は、回路基板２１の一辺に平行な方向に延びており、その両端が第１の端子２６や第２の端子２７と電気的に接続される。

なお、この例では回路基板３５（図６参照）の上における半導体装置２０の安定性を高めるために各隅３６、３７に各端子２７、２８を複数設けているが、各隅３６、３７に各端子２７、２８を一つずつ設けてもよい。

図８は、この半導体装置２０を試験するときに使用する試験基板の平面図である。

試験基板４０は、複数の半導体装置２０に対して同時に試験を行うのに使用され、各半導体装置２０を収容する複数のソケット４１を有する。なお、試験基板４０に搭載する半導体装置２０の個数は特に限定されないが、この例では２０個の半導体装置２０を試験基板４０に搭載する。

また、各ソケット４１は試験基板４０の上で行列状に設けられており、各ソケット４１の各々には試験基板４０の入力配線４２ａと出力配線４２ｂが接続される。

入力配線４２ａは、各ソケット４１内の半導体装置２０に試験信号を供給するのに使用され、本実施形態では同じ列Xにある複数のソケット４１に一つの入力配線４２ａから試験信号が供給される。

また、出力配線４２ｂは、試験信号に対する各半導体装置２０の応答信号が出力される配線であって、同じ列Xにある複数のソケット４１から一つの出力配線４２ｂに応答信号が出力される。

図２の例と同様に、このように複数のソケット４１で各配線４２ａ、４２ｂを共有することで、各ソケット４１の各々に専用の配線を設ける場合よりも試験基板４０が安価となり、かつ、各半導体装置２０に対する試験が簡易迅速となる。

更に、本実施形態では試験基板４０に複数の配線４３を設け、その配線４３によって同一の列Xにおける各ソケット４１を電気的に直列に接続する。

その配線４３の途中には、ソケット４１に半導体装置２０が正しく挿入されているかどうかを作業者が確認するためのパッド４５が設けられる。なお、その確認方法については後述する。

図９は、試験基板４０の上に半導体装置２０を載せてなる試験システムの断面図である。

なお、図９において、図６〜図８で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。

図９に示すように、この試験システム５０においては、ソケット４１内に半導体装置２０が収容された状態で、その半導体装置２０に対してバーンイン試験やライフ試験等の電気的な試験が行われる。

また、ソケット４１には、表面に金めっきが施された銅合金等を材料とする第１〜第３の導電ピン４６〜４８が設けられる。

第１〜第３の導電ピン４６〜４８の各々先端は、いずれも割ピン状に分割された接触片を備える。そして、第１〜第３の導電ピン４６〜４８の各々は半導体装置２０の第１〜第３の端子２６〜２８の各々と接触する。

また、第１の導電ピン４６と第２の導電ピン４７は、それぞれ前述の配線４３に接続される。これにより、隣接する二つのソケット４１の第１の導電ピン４６と第２の導電ピン４７同士が配線４３を介して電気的に接続されることになる。

なお、半導体装置２０に対する試験信号は第３の導電ピン４８から第３の端子２８に供給され、第１の導電ピン４６や第２の導電ピン４７には試験信号は供給されない。

次に、この試験システム５０を用いた試験方法について説明する。

図１０は、本実施形態に係る試験方法について示すフローチャートである。

最初のステップP1では、図９のようにソケット４１内に試験対象の半導体装置２０を入れることにより、試験基板４０の上に半導体装置２０を載せる。

なお、図８に示したように試験基板４０には複数のソケット４１が設けられており、本ステップではこれらのソケット４１の各々に半導体装置２０を入れる。

次に、ステップP2に移る。図１１及び図１２は、ステップP2について説明するための断面図である。

図１１のようにソケット４１に半導体装置２０が正しく挿入されている場合には、試験基板４０と回路基板２１とが平行となるので、第１〜第３の導電ピン４６〜４８の各々が第１〜第３の端子２６〜２８と接触する。

よって、この場合は、第２のボンディングワイヤ２４が第１の導電ピン４６と第２の導電ピン４７とを接続するジャンパ線として機能し、図１１に示す経路に沿って電流パスPが形成される。

一方、図１２は、ソケット４１に半導体装置２０が正しく挿入されていない場合の断面図である。

この場合は、回路基板２１が試験基板４０から傾くので、点線円Cに示すように第２の導電ピン４７が第２の端子２７と接触しなくなり、第１の導電ピン４６と第２の導電ピン４７とが電気的に導通しなくなる。

そこで、本ステップP2においては、第１の導電ピン４６と第２の導電ピン４７とが電気的に導通しているか否かを確認することにより、ソケット４１に半導体装置２０が正しく挿入されているか否かを調べる。

なお、第１の導電ピン４６と第２の導電ピン４７とが導通していることを確認するには、これらの導電ピン４６、４７の間に電位差を与え、各導電ピン４６、４７間に電流が流れるか否かを調べればよい。このとき、前述のように第１の端子２６と第２の端子２７は半導体素子２２から電気的に分離されているので、上記の電位差や電流によって半導体素子２２がダメージを受けることはない。これについては後述の第２実施形態でも同様である。

図１３は、各導電ピン４６、４７同士が導通しているかどうかを確認する方法について示す模式平面図である。

図１３に示すように、試験基板４０の同一の列Xにあるソケット４１の各々において半導体装置２０が正しく挿入されている場合には、各ソケット４１において各導電ピン４６、４７同士が電気的に導通するので、電流パスQが形成される。

この場合に作業者がテスタ５１の各端子５２、５３の各々を配線４３のパッド４５に当てるとテスタ５１に電流が流れるため、作業者は同一の列Xにおける各ソケット４１において各導電ピン４６、４７同士が導通していると判断できる。

一方、同一の列Xにあるソケット４１のいずれかにおいて半導体装置２０が正しく挿入されていないと、そのソケット４１においては前述のように各導電ピン４６、４７同士が電気的に導通しないため電流パスQは形成されない。

よって、この場合にはテスタ５１に電流が流れず、作業者は同一の列Xにおける複数のソケット４１のいずれかにおいて各導電ピン４６、４７同士が電気的に導通していないと判断できる。なお、この場合に半導体装置２０が正しく挿入されていないソケット４１を特定するには、図１３の点線矢印のように各端子５２、５３を当てるパッド４５を変えればよい。

このようにして本ステップP2において各導電ピン４６、４７が導通していないことが確認された場合には、試験基板４０に対して半導体装置２０が傾いていると判断できるので、ステップP1に戻って試験基板４０に半導体装置２０を載せ直す。

一方、本ステップP2において各導電ピン４６、４７が導通していることが確認された場合には、試験基板４０に半導体装置２０が正しく載せられていると判断し、次のステップP3に移る。

そのステップP3においては、第３の導電ピン４８から第３の端子２８に試験信号を供給することにより、半導体装置２０に対して電気的な試験を行う。

その試験は、ステップP2において試験基板４０に半導体装置２０が正しく載せられていると判断された場合にのみ行われる。よって、図１１のように第３の端子２８に第３の導電ピン４８が確実に接触した状態で半導体装置２０に対して試験が行われ、半導体装置２０に対する試験を適切に行うことができる。

以上により、本実施形態に係る試験方法の基本ステップを終了する。

上記した本実施形態によれば、回路基板２１の第１の端子２６と第２の端子２７とを第２のボンディングワイヤ２４で接続した。これにより、第１の導電ピン４６と第２の導電ピン４７とが導通しているか否かを確認することで、各端子２６、２７が第１の導電ピン４６や第２の導電ピン４７と接触しているかどうかを簡単に判断できる。

また、図１３のような簡易なテスタ５１によって第１の導電ピン４６と第２の導電ピン４７とが導通しているか否かを確認することができ、導通確認のための高価な装置が不要であるため、試験工程の高コスト化を避けることができる。

しかも、図７のように回路基板４１の四隅に第１の端子２６と第２の端子２７を設けたことで、試験基板４０から半導体装置２０が僅かに傾いた状態でも各端子２６、２７が各導電ピン４６、４７から離れるようになる。そのため、試験基板４０と半導体装置２０との僅かな傾きを見逃すことが少なくなくなる。

また、この方法によれば、以下のように半導体装置２０が平面視で回転しているか否かも検出できる。

図１４（ａ）、（ｂ）は、本実施形態において半導体装置２０の回転の有無を検出する方法について説明するための平面図である。

図１４（ａ）は、ソケット４１に半導体装置２０が正しく挿入されている場合の平面図である。この場合は、前述のように、配線基板４０の配線４３が、半導体装置２０の第２のボンディングワイヤ２４と電気的に接続される。

一方、図１４（ｂ）は、図１４（ａ）の状態から半導体装置２０が平面視で９０°回転した場合の平面図である。半導体装置２０が平面視で正方形の場合には、このように９０°回転させてもソケット４１に半導体装置２０を挿入することができる。

但し、この場合には配線基板４０の配線４３が半導体装置２０の第２のボンディングワイヤ２４と電気的に接続されない。

よって、図１３のようにパッド４５にテスタ５１の各端子５２、５３を当て、各端子５２、５３が電気的に導通していない場合には、半導体装置２０が９０°回転した状態でソケット４１に挿入されている可能性があると判断することができる。

（第２実施形態）
第１実施形態では、図６及び図７に示したように、回路基板２１の第１の隅３６に第１の端子２６を設け、第２の隅３７に第２の端子２７を設けた。

これに対し、本実施形態では、以下のように回路基板２１の一つの隅に第１の端子２６と第２の端子２７の双方を設ける。

図１５は、本実施形態に係る半導体装置２０の断面図である。なお、図１５において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。

図１５に示すように、この半導体装置２０においては、回路基板２１の第１の隅３６に第１の端子２６と第２の端子２７とを設け、これらの端子２７、２８同士を第２のボンディングワイヤ２４で電気的に接続する。

同様に、回路基板２１の第２の隅３７にも、第２のボンディングワイヤ２４で互いに電気的に接続された第１の端子２６と第２の端子２７とを設ける。

図１６は、試験基板４０の上に本実施形態に係る半導体装置２０を載せてなる試験システムの断面図である。

なお、図１６において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。

この試験システム５０においては、上記のように各隅３６、３７に設けられた第１の端子２６と第２の端子２７に対応するように、各隅３６、３７のそれぞれに第１の導電ピン４６と第２の導電ピン４７を設ける。

また、本実施形態ではソケット４１の下に配線４３を設け、その配線４３によって第１の隅３６と第２の隅３７の各々の第２の導電ピン４７同士を電気的に接続する。

ここで、図１６のようにソケット４１に半導体装置２０が正しく挿入されている場合には、第１の隅３６における第１の端子２６と第２の端子２７がそれぞれ第１の導電ピン４６と第２の導電ピン４７に接触する。よって、この場合には、第１の隅３６における第２のボンディングワイヤ２４が、各導電ピン４６、４７を電気的に接続するジャンパ線として機能する。

同様に、第２の隅３７においても第２のボンディングワイヤ２４がジャンパ線として機能し、第２のボンディングワイヤ２４を介して第１の導電ピン４６と第２の導電ピン４７が電気的に接続する。

これにより、第１の隅３６と第２の隅３７の各々において各導電ピン４６、４７同士が電気的に接続され、図１６に示す経路に沿って電流パスPが形成される。

一方、図１７は、ソケット４１に半導体装置２０が正しく挿入されていない場合の断面図である。

この場合は、回路基板２１が試験基板４０から傾くので、点線円Dのように第２の隅３７において各導電ピン４７、４８が各端子２７、２８から離れ、第２の隅３７における各導電ピン４６、４７同士が電気的に導通しなくなる。

よって、第１実施形態の図１３におけるのと同様に、テスタ５１を用いて配線４３のパッド４５同士が導通しているか否かを調べることにより、ソケット４１に半導体装置２０が正しく挿入されているかどうかを簡単に確認することができる。

（第３実施形態）
第１実施形態と第２実施形態では、配線基板４０に半導体装置２０が正しく載せられているかどうかを確認するために、半導体装置２０に第２のボンディングワイヤ２４（図６、図１５参照）を設けた。

本実施形態では、このような第２のボンディングワイヤ２４を設けなくても、以下のようにして配線基板４０に半導体装置２０が正しく載せられているかどうかを確認できるようにする。

図１８は、試験基板４０の上に本実施形態に係る半導体装置２０を載せてなる試験システムの断面図である。

なお、図１８において、第１実施形態で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。

図１８に示すように、半導体装置２０の第１の隅３６と第２の隅３７には、それぞれ第１の端子２６と第２の端子２７が設けられる。第１の端子２６と第２の端子２７の各々は回路基板２１において孤立しており、半導体素子２２や回路基板２１の他の端子から電気的に分離されている。

一方、試験基板４０の第１の導電ピン４６は、全体が二つに分割された割ピン形状であって、第１の端子２６に接触する第１の接触片４６ａと第２の接触片２６ｂとを有する。第１の接触片４６ａと第２の接触片４６ｂは互いに離間しており、第１の端子２６と接触していないときはこれらの接触片４６ａ、４６ｂは電気的に分離される。

同様に、第２の導電ピン４７も割ピン形状であって、互いに離間した第３の接触片４７ａと第４の接触片４７ｂとを有する。各接触片４７ａ、４７ｂは第２の端子２７と接触するように設けられるが、第２の端子２７と接触していない場合には各接触片４７ａ、４７ｂは電気的に分離された状態となる。

また、本実施形態ではソケット４１の下に配線４３を設け、その配線４３によって第１の導電ピン４６の第１の導電片４６ａと第２の導電ピン４７の第４の導電片４７ｂとを電気的に接続する。

なお、ソケット４１の外側における配線４３のレイアウトは、第１実施形態の図８におけるのと同様なので、ここでは省略する。

ここで、ソケット４１に半導体装置２０が正しく挿入されている場合には、第１の導電ピン４６の各接触片４６ａ、４６ｂが第１の端子２６に接触し、かつ、第２の導電ピン４７の各接触片４７ａ、４７ｂが第２の端子２７に接触する。よって、この場合には、図１８に示す経路に沿って電流パスPが形成される
次に、本実施形態に係る半導体装置の試験方法について説明する。

図１９は、本実施形態に係る半導体装置の試験方法について示すフローチャートである。

最初のステップP5では、図１８のようにソケット４１内に試験対象の半導体装置２０を入れることにより、試験基板４０の上に半導体装置２０を載せる。

次に、ステップP6に移る。図２０は、ステップP6について説明するための断面図である。

図２０の例においては、ソケット４１に半導体装置２０が正しく挿入されていないため、試験基板４０に対して半導体装置２０が傾いている。その結果、点線円Eのように第１の導電ピン４６の各接触片４６ａ、４６ｂが第１の端子２６から離れている。この場合には各接触片４６ａ、４６ｂ同士が電気的に導通せず、図１８のような電流パスPは形成されない。

そこで、本ステップP6では、第１の接触片４６ａと第２の接触片４６ｂとが導通しているか否かを確認することにより、配線基板４０に半導体装置２０が正しく載せられているか否かを判断する。

なお、各接触片４６ａ、４６ｂが導通しているか否かを確認するには、第１実施形態の図１３におけるのと同様に、テスタ５１を用いて配線４３のパッド４５同士が導通しているか否かを調べればよい。

第１実施形態で説明したように、第１の端子２６や第２の端子２７は半導体素子２２から電気的に分離されているので、テスタ５１で生成される電圧や電流によって半導体素子２２がダメージを受けることはない。

本ステップP6において各導電片４６ａ、４６ｂが導通していないことが確認された場合には、試験基板４０に対して半導体装置２０が傾いていると判断できるので、ステップP5に戻って試験基板４０に半導体装置２０を載せ直す。

一方、本ステップP6において各導電片４６ａ、４６ｂが導通していることが確認された場合には、試験基板４０に半導体装置２０が正しく載せられていると判断し、次のステップP7に移る。

そのステップP7においては、第３の導電ピン４８から第３の端子２８に試験信号を供給することにより、半導体装置２０に対して電気的な試験を行う。

その試験は、ステップP6において試験基板４０に半導体装置２０が正しく載せられていると判断された場合にのみ行われる。よって、図１８のように第３の端子２８に第３の導電ピン４８が確実に接触した状態で半導体装置２０に対して試験が行われ、半導体装置２０に対する試験を適切に行うことができる。

以上により、本実施形態に係る試験方法の基本ステップを終了する。

上記した本実施形態によれば、配線基板４０に設けられた第１の導電片４６ａと第２の導電片４６ｂが導通しているか否かを調べることにより、試験基板４０に対して半導体装置２０が傾いているか否かを簡単に調べることができる。

しかも、第１実施形態や第２実施形態のように半導体装置２０に第２のボンディングワイヤ２４を設ける必要がなく、既存の半導体装置２０の設計変更を伴わずに半導体装置２０に対して試験を行うことができる。

（その他の実施形態）
第１実施形態では、図６に示したように、第１の端子２６と第２の端子２７とを電気的に接続する導電性部材として第２のボンディングワイヤ２４を用いた。

その第２のボンディングワイヤ２４に代えて、図２１の断面図に示すように、回路基板２１の配線２１ｘを用いて、第１の端子２６と第２の端子２７とを電気的に接続してもよい。配線２１ｘは、回路基板２１が備える複数層の配線の一部であって、例えば銅膜等の導電膜をパターニングして形成し得る。

同様に、第２実施形態においても、第２のボンディングワイヤ２４に代えて配線２１ｘを用い、その配線２１ｘにより第１の端子２６と第２の端子２７とを電気的に接続してもよい。

以上説明した各実施形態に関し、更に以下の付記を開示する。

（付記１） 回路基板と、
前記回路基板に搭載された半導体素子と、
前記回路基板に形成され、前記半導体素子から電気的に分離された第１の端子と、
前記回路基板に形成され、前記半導体素子から電気的に分離された第２の端子と、
前記第１の端子と前記第２の端子とを電気的に接続する導電性部材と、
を有する半導体装置。

（付記２） 前記半導体素子は前記回路基板の上面に搭載され、前記第１の端子と前記第２の端子とは前記回路基板の下面に設けられ、
前記下面の四隅のうちの第１の隅に前記第１の端子が設けられ、前記四隅のうちの第２の隅に前記第２の端子が設けられたことを特徴とする付記１に記載の半導体装置。

（付記３） 前記半導体素子は前記回路基板の上面に搭載され、前記第１の端子と前記第２の端子とは前記回路基板の下面に設けられ、
前記下面の四隅のうちの一の隅に、前記第１の端子と前記第２の端子とが設けられたことを特徴とする付記１に記載の半導体装置。

（付記４） 前記導電性部材は、ボンディングワイヤであることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。

（付記５） 前記導電性部材は、前記回路基板に設けられた配線であることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。

（付記６） 第１の導電ピンと第２の導電ピンとを備えた試験基板と、
回路基板と、前記回路基板に搭載された半導体素子と、前記回路基板に形成され、前記第１の導電ピンと前記第２の導電ピンのそれぞれに接触する第１の端子及び第２の端子と、該第１の端子と該第２の端子とを電気的に接続する導電性部材とを備えた半導体装置とを有し、
前記第１の端子と前記第２の端子の各々が前記半導体素子から電気的に分離されたことを特徴とする試験システム。

（付記７） 前記半導体装置を複数有し、
前記試験基板は、
複数の前記半導体装置の各々を収容し、前記第１の導電ピンと前記第２の導電ピンとが設けられた複数のソケットと、
隣接する前記ソケットの前記第１の導電ピンと前記第２の導電ピンとを接続することにより、複数の前記ソケットを直列に接続する配線とを有することを特徴とする付記６に記載の試験システム。

（付記８） 隣接する前記ソケットの間の前記配線にパッドが設けられたことを特徴とする付記７に記載の試験システム。

（付記９） 互いに離間した第１の接触片及び第２の接触片を有する試験基板と、
回路基板と、前記回路基板に搭載された半導体素子と、前記回路基板に形成され、前記第１の接触片と前記第２の接触片の各々に接触する端子とを備えた半導体装置とを有し、
前記端子が前記半導体素子から電気的に分離されたことを特徴とする試験システム。

（付記１０） 第１の導電ピン、第２の導電ピン、及び第３の導電ピンを備えた試験基板の上に、前記第１の導電ピンと前記第２の導電ピンの各々に接触し、かつ互いに電気的に接続された第１の端子及び第２の端子と、前記第３の導電ピンに接触する第３の端子とを備えた半導体装置を載せる工程と、
前記試験基板の上に前記半導体装置を載せた後、前記第１の導電ピンと前記第２の導電ピンとが導通しているか否かを確認する工程と、
前記導通を確認する工程において前記第１の導電ピンと前記第２の導電ピンとが導通していると確認された場合に、前記第３の導電ピンから前記第３の端子に試験信号を供給することにより、前記半導体装置に対して試験をする工程と、
を有する試験方法。

（付記１１） 導電ピンと、互いに離間した第１の接触片及び第２の接触片とを有する試験基板の上に、前記導電ピンに接触する第１の端子と、前記第１の接触片と前記第２の接触片の各々に接触する第２の端子とを備えた半導体装置を載せる工程と、
前記試験基板の上に前記半導体装置を載せた後、前記第１の接触片と前記第２の接触片とが導通しているか否かを確認する工程と、
前記導通を確認する工程において前記第１の接触片と前記第２の接触片とが導通していると確認された場合に、前記導電ピンから前記第１の端子に試験信号を供給することにより、前記半導体装置に対して試験をする工程と、
を有する試験方法。

１、２０…半導体装置、３、２２…半導体素子、４…ボンディングワイヤ、５、２５…封止樹脂、６、２１…回路基板、６ａ、２１ａ…上面、６ｂ、２１ｂ…下面、７…第１の端子、８…第２の端子、１０…試験基板、１１…ソケット、１２ａ…入力配線、１２ｂ…出力配線、１５…第１の導電ピン、１６…第２の導電ピン、２１ｘ…配線、２３…第１のボンディングワイヤ、２４…第２のボンディングワイヤ、２６〜２８…第１〜第３の端子、３０…ビア導電体、３１〜３３…パッド、３５…回路基板、３６、３７…第１及び第２の隅、４０…試験基板、４１…ソケット、４２ａ…入力配線、４２ｂ…出力配線、４３…配線、４５…パッド、４６〜４８…第１〜第３の導電ピン、４６ａ、４６ｂ…第１及び第２の接触片、４７ａ、４７ｂ…第３及び第４の接触片。

Claims (6)

1. 回路基板と、
   前記回路基板に搭載された半導体素子と、
   前記回路基板に形成され、前記半導体素子から電気的に分離された第１の端子と、
   前記回路基板に形成され、前記半導体素子から電気的に分離された第２の端子と、
   前記第１の端子と前記第２の端子とを電気的に接続する導電性部材と、
   を有する半導体装置。
2. 前記半導体素子は前記回路基板の上面に搭載され、前記第１の端子と前記第２の端子とは前記回路基板の下面に設けられ、
   前記下面の四隅のうちの第１の隅に前記第１の端子が設けられ、前記四隅のうちの第２の隅に前記第２の端子が設けられたことを特徴とする請求項１に記載の半導体装置。
3. 前記半導体素子は前記回路基板の上面に搭載され、前記第１の端子と前記第２の端子とは前記回路基板の下面に設けられ、
   前記下面の四隅のうちの一の隅に、前記第１の端子と前記第２の端子とが設けられたことを特徴とする請求項１に記載の半導体装置。
4. 第１の導電ピンと第２の導電ピンとを備えた試験基板と、
   回路基板と、前記回路基板に搭載された半導体素子と、前記回路基板に形成され、前記第１の導電ピンと前記第２の導電ピンのそれぞれに接触する第１の端子及び第２の端子と、該第１の端子と該第２の端子とを電気的に接続する導電性部材とを備えた半導体装置とを有し、
   前記第１の端子と前記第２の端子の各々が前記半導体素子から電気的に分離されたことを特徴とする試験システム。
5. 互いに離間した第１の接触片及び第２の接触片を有する試験基板と、
   回路基板と、前記回路基板に搭載された半導体素子と、前記回路基板に形成され、前記第１の接触片と前記第２の接触片の各々に接触する端子とを備えた半導体装置とを有し、
   前記端子が前記半導体素子から電気的に分離されたことを特徴とする試験システム。
6. 第１の導電ピン、第２の導電ピン、及び第３の導電ピンを備えた試験基板の上に、前記第１の導電ピンと前記第２の導電ピンの各々に接触し、かつ互いに電気的に接続された第１の端子及び第２の端子と、前記第３の導電ピンに接触する第３の端子とを備えた半導体装置を載せる工程と、
   前記試験基板の上に前記半導体装置を載せた後、前記第１の導電ピンと前記第２の導電ピンとが導通しているか否かを確認する工程と、
   前記導通を確認する工程において前記第１の導電ピンと前記第２の導電ピンとが導通していると確認された場合に、前記第３の導電ピンから前記第３の端子に試験信号を供給することにより、前記半導体装置に対して試験をする工程と、
   を有する試験方法。

Images