CN116314183B - 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 - Google Patents
晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 Download PDFInfo
- Publication number
- CN116314183B CN116314183B CN202310557253.8A CN202310557253A CN116314183B CN 116314183 B CN116314183 B CN 116314183B CN 202310557253 A CN202310557253 A CN 202310557253A CN 116314183 B CN116314183 B CN 116314183B
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer substrate
- power
- network
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000005457 optimization Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 94
- 238000007689 inspection Methods 0.000 claims abstract description 6
- 239000007771 core particle Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000003491 array Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004378 air conditioning Methods 0.000 claims 1
- 238000013461 design Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000280 densification Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 241001275944 Misgurnus anguillicaudatus Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统。晶圆基板包括多个单元结构，每个单元结构包括多层金属层，多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于顶层与底层之间的一层或多层中间层，微凸点阵列通过一层或多层中间层与微焊盘阵列按照预定关系对应连接以形成晶圆基板的多个分立的网络，多个分立的网络至少包括电源网络，电源网络包括位于多层金属层的其中一层或多层上的电源平面。优化方法包括：对晶圆基板进行电源完整性检查；当某层的电源平面不满足电源完整性检查中的电压降要求时，则在多层金属层中寻找可布线的空余空间；及在可布线的空余空间内对待优化的电源平面进行加密布局。
Description
技术领域
本申请涉及晶圆技术领域，尤其涉及一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统。
背景技术
现阶段集成电路领域迅速发展，芯片制造工艺逐步逼近物理极限，摩尔定律逐步放缓，因此研究人员开始探索创新性的路径，采用晶上系统是芯片设计的主流趋势之一。Cerebras公司采用晶上系统技术路线开发了晶圆级人工智能训练芯片Wafer ScaleEngine（WSE），Tesla公司也采用晶上系统技术路线研制了AI（Artificial Intelligence，人工智能）训练芯片Dojo。晶上系统技术可以采用更短的引线、在更低的功耗下实现更高的性能和带宽。随着电子器件功能的日益复杂和性能的不断提高，晶圆基板上集成芯片的密度和所使用器件的频率都不断提高，所面临的高速高密度晶圆基板设计所带来的各种挑战也不断增加。与信号完整性同等重要的，电源完整性也是高速高密度晶圆基板需要重点关注的问题。
输出的电源质量受电源纹波和电源噪声的影响。电源纹波由电压调节模块（VRM，Voltage Regulator Module）的性能决定，电源噪声是指在芯片管脚处的电压的波动。其中，电源直流电压降（DC IRdrop）和同步开关噪声（SSN，Simultaneous Switch Noise）的影响最为显著。SSN是由芯片工作的瞬态大电流、电源配送网络不连续性等原因在电源平面或地平面上所产生的大量噪声现象。另外，如果芯片的全局IRdrop过高，逻辑门就会有功能故障，芯片会彻底失效。当所有总线数据同步翻转时，局部IRdrop比较敏感，会降低芯片速度。除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、PLL（Phase Locked Loop，锁相环）、DLL（Delay Locked Loop，锁相环）的抖动特性，A/D（Analog to Digital，模/数）转换电路的转换精度等。IRdrop是由于电源分配系统存在一定的电阻值，这一问题无法避免，只能尽量通过改进设计方法减小对电路时序以及信号完整性问题的影响。在传统PCB（Printed Circuit Board，印制电路板）领域，为了保证输出电压的稳定，需要在封装、PCB上使用去耦电容和合理的电源平面与地平面对。从目前电源完整性分析的角度看，业内普遍认为在PCB上可以处理到最高到几百兆赫兹电源完整性问题，更高频率的电源完整性问题需要在芯片和封装设计时解决。晶圆基板IRdrop问题主要通过仿真加以分析，静态分析时主要考虑寄生电阻，动态分析时还要考虑寄生电容和寄生电感的影响。
不同于传统PCB领域，对于晶圆级芯片来说，由于流片工艺及三维封装整体设计的限制，无法引入去耦电容，且系统频率通常较高，传统的电路模型并不适合。因此，需要对晶圆基板的电源网络进行优化设计，改善信号完整性和电源完整性，以保障整个晶上系统的正常工作。
发明内容
本申请的目的在于提供一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统，能够提高电源的完整性。
本申请的一个方面提供一种晶圆基板电源完整性的优化方法。所述晶圆基板包括多个单元结构，每个所述单元结构包括多层金属层，所述多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于所述顶层与所述底层之间的一层或多层中间层，所述微凸点阵列通过所述一层或多层中间层与所述微焊盘阵列按照预定关系对应连接以形成所述晶圆基板的多个分立的网络，所述多个分立的网络至少包括电源网络、地网络、信号网络及功能配置网络，所述电源网络包括位于所述多层金属层的其中一层或多层上的电源平面。所述优化方法包括：对所述晶圆基板进行电源完整性检查；当某层的电源平面不满足所述电源完整性检查中的电压降要求时，则在所述多层金属层中寻找可布线的空余空间；以及在所述可布线的空余空间内对待优化的所述电源平面进行加密布局。
进一步地，在所述多层金属层中寻找可布线的空余空间包括：在与待优化的所述电源平面所在层的不同层中寻找可布线的空余空间，其中，在所述可布线的空余空间内对待优化的所述电源平面进行跨层加密布局。
进一步地，在与待优化的所述电源平面所在层的不同层中寻找可布线的空余空间包括：在与待优化的所述电源平面所在层的相邻上层或相邻下层中来寻找可布线的空余空间。
进一步地，在所述可布线的空余空间内对待优化的所述电源平面进行加密布局包括：在所述可布线的空余空间内布置额外的密集金属走线；及通过过孔层将待优化的所述电源平面连接到所述密集金属走线。
进一步地，所述密集金属走线包括网格状金属走线。
进一步地，在所述多层金属层中的相邻金属层之间通过过孔层连接。
进一步地，所述过孔层包括独立的过孔或过孔阵列。
进一步地，在所述多层金属层中，所述中间层通过硅通孔层连接到底层的所述微焊盘阵列。
进一步地，所述电源网络包括多电压域电源网络。
进一步地，所述多层金属层中至少包括信号层和接地层，在所述信号层的相邻上层和相邻下层中的至少一层包括所述接地层。
本申请的另一个方面提供一种晶圆基板。所述晶圆基板包括多个单元结构，每个所述单元结构包括多层金属层，所述多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于所述顶层与所述底层之间的一层或多层中间层，所述微凸点阵列通过所述一层或多层中间层与所述微焊盘阵列按照预定关系对应连接以形成所述晶圆基板的多个分立的网络，所述多个分立的网络至少包括各电压域电源网络、地网络、信号网络及功能配置网络，所述各电压域电源网络中的至少一个电压域电源网络包括位于一金属层上的电源平面，所述电源平面具有被其他网络隔开的至少两块区域，所述至少一个电压域电源网络还包括布置在与所述电源平面所在层的不同层上的密集金属走线，所述密集金属走线通过过孔层将隔开的所述至少两块区域连接成整体。
进一步地，所述密集金属走线位于所述电源平面所在层的相邻上层或相邻下层。
进一步地，所述密集金属走线包括网格状金属走线。
进一步地，在所述多层金属层中的相邻金属层之间通过过孔层连接。
进一步地，所述过孔层包括独立的过孔或过孔阵列。
进一步地，在所述多层金属层中，所述中间层通过硅通孔层连接到底层的所述微焊盘阵列。
进一步地，所述多层金属层中至少包括信号层和接地层，在所述信号层的相邻上层和相邻下层中的至少一层包括所述接地层。
本申请的又一个方面提供一种晶上系统。所述晶上系统包括芯粒、如上所述的晶圆基板、以及驱动电路板，所述芯粒连接到所述晶圆基板顶层的所述微凸点阵列，所述驱动电路板连接所述晶圆基板底层的所述微焊盘阵列。
进一步地，所述芯粒包括同质同构芯粒，所述同质同构芯粒与所述微凸点阵列直接相连接。
进一步地，所述芯粒包括异质异构芯粒，所述晶圆基板还包括转接板，所述异质异构芯粒通过所述转接板与所述微凸点阵列相连接。
本申请一个或多个实施例的晶圆基板电源完整性的优化方法、晶圆基板及晶上系统通过优化电源网络布局结构，能够很好地改善电源完整性，从而具有良好的电源表现。
附图说明
图1为本申请一个实施例的晶圆基板一个单元结构的电源完整性优化设计方法的流程图。
图2为本申请一个实施例的整体晶圆基板与一个单元结构的示意图。
图3为本申请一个实施例的晶圆基板中一个单元结构的金属层的截面示意图。
图4为本申请另一个实施例的晶圆基板结构中一个单元结构的金属层的截面示意图。
图5为本申请一个实施例的晶圆基板电源完整性的优化方法的流程图。
图6为本申请一个实施例的晶圆基板中一个单元结构的电源网络向相邻上层跨层加密的示意图。
图7为本申请另一个实施例的晶圆基板中一个单元结构的电源网络向相邻下层跨层加密的示意图。
图8为本申请一个实施例的未优化的晶圆基板中一个单元结构的布线区域示意图，其中，三角形代表电源网络布线区域，圆形代表其他类型网络布线区域。
图9为本申请一个实施例的优化后的晶圆基板中一个单元结构的布线区域示意图，其中，三角形代表电源网络布线区域，圆形代表其他类型布线区域。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。
在本申请实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请的说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前”、“后”、“左”、“右”、“远”、“近”、“顶部”和/或“底部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本申请的说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
图1揭示了本申请一个实施例的晶圆基板一个单元结构的电源完整性优化设计方法的流程图。如图1所示，首先根据晶上系统需求进行总体设计，明确好晶圆基板的设计需求后，接着进行原理图设计，原理图设计完成后，进行整体网络的分层布局，然后，根据工艺厂所提供的约束条件进行布线。布线完成后，进行LVS（Layout vs. Schematic，版图原理图一致性）检查和DRC（Design Rule Check，设计规则检查）检查。如果检查通过，则可进行电源完整性仿真。否则的话，则重新设计原理图并布局布线。如果电源完整性仿真通过，则可进行晶圆基板的加工、封装、电路调试等后续工作。若电源完整性仿真不通过，则可根据仿真结果有针对性地修改布局布线以优化电源完整性，并且，反复迭代，直至仿真通过，获得符合电源完整性要求的晶圆基板设计，然后，方可投板制作。
以下将详细介绍本申请实施例是如何来对晶圆基板的电源完整性进行优化的。
首先，介绍本申请实施例的晶圆基板10。图2揭示了本申请一个实施例的整体晶圆基板10与一个单元结构的示意图。如图2所示，晶圆基板10包括多个单元结构20，每个单元结构20对应一个芯粒范围。本申请实施例的晶圆基板电源完整性的优化方法可以针对图2中的一个单元结构20来进行，多个单元结构20共同组成整个晶圆基板10，通过光刻机重复性地进行其他单元的制造即可完成整个晶圆基板10的流片。
每个单元结构20包括多层金属层，多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于顶层与底层之间的一层或多层中间层。微凸点阵列可以通过一层或多层中间层与微焊盘阵列按照预定关系对应连接，从而可以形成晶圆基板10的多个分立的网络。多个分立的网络例如可以包括但不限于电源网络、地网络、信号网络及功能配置网络。其中，电源网络可以包括位于多层金属层的其中一层或多层上的电源平面。
在一些实施例中，电源网络可以包括多电压域电源网络。
在多层金属层中的相邻金属层之间可以通过过孔层连接。过孔层例如可以包括独立的过孔或过孔阵列。
在一些实施例中，在多层金属层中，中间层可以通过硅通孔（TSV，ThroughSilicon Via）层连接到底层的微焊盘阵列。硅通孔层能够提供更大的载流能力。
在一些实施例中，多层金属层中至少包括信号层和接地层，在信号层的相邻上层和相邻下层中的至少一层包括接地层。
图3揭示了本申请一个实施例的晶圆基板10中一个单元结构的金属层的截面示意图。如图3所示，一个单元结构20的多个金属层例如可以包括顶部微凸点阵列层21、核心电压域层22、信号层23、接地层24、合并层25及底部微焊盘阵列层26。顶部微凸点阵列层21用于芯粒贴装使用，底部微焊盘阵列层26用于连接驱动电路板使用。各个金属层之间的同一网络按照设计对应连接，金属层与金属层之间靠过孔实现电气属性连接。在连接到底部微焊盘阵列层26时，由于上层合并到下层过孔数量减少，承载电流增大，考虑到过孔的载流能力不够，可能击穿，因此，可采用硅通孔（TSV，Through Silicon Via）来实现同网络的电气连接。
图4揭示了本申请另一个实施例的晶圆基板10中一个单元结构的金属层的截面示意图。如图4所示，一个单元结构20的多个金属层例如可以包括顶部微凸点阵列层21、核心电压域和信号层27、接地层24、合并层25及底部微焊盘阵列层26。在工艺厂所能制作的金属层数有限的情况下，可将电压层和信号层23分区域设计在同一个金属层上，以满足工艺约束条件。考虑阻抗匹配和插入损耗等因素，不同的网络具有不同线宽和线距的金属走线。信号层23的相邻层中有一层为接地层24，以起到信号屏蔽的作用。
以上图3和图4仅作为本申请的晶圆基板10的单元结构20所包含的多层金属层的一些示例以用于解释说明，然而，本申请的晶圆基板10的单元结构20所包含的多层金属层的数量以及每层金属层的功能并不局限于此，本申请的晶圆基板10的单元结构20所包含的金属层的数量及每层的功能可以根据实际需要来进行调整，本申请对此并不做限制。
下面将介绍本申请实施例的晶圆基板电源完整性的优化方法。图5揭示了本申请一个实施例的晶圆基板电源完整性的优化方法的流程图。如图5所示，本申请一个实施例的晶圆基板电源完整性的优化方法可以包括步骤S1至步骤S3。
在步骤S1中，对晶圆基板10进行电源完整性检查。
在步骤S2中，当某层的电源平面不满足电源完整性检查中的电压降（IRdrop）要求时，则在多层金属层中寻找可布线的空余空间。
在步骤S3中，在可布线的空余空间内对待优化的电源平面进行加密布局。
在一些实施例中，步骤S2的在多层金属层中寻找可布线的空余空间可以包括：在与待优化的电源平面所在层的不同层中寻找可布线的空余空间。在一个实施例中，可以在与待优化的电源平面所在层的相邻上层或相邻下层中来寻找可布线的空余空间。
因此，在这种情况下，在步骤S3中，可以在可布线的空余空间内对电源平面进行跨层加密布局。在一些实施例中，可以在可布线的空余空间内布置额外的密集金属走线，然后，可以通过过孔层将待优化的电源平面连接到密集金属走线。从而，对待优化的电源平面进行跨层加密布局。
例如，当在某电压域电源网络的某一层部署的电源平面无法满足晶上系统对IRdrop的要求时，可对该电源平面在满足工艺设计规则的条件下进行网络密集化处理。若对该电源平面密集化处理后仍无法满足晶上系统对IRdrop的要求时，可对该电压域电源网络不满足IRdrop的电源平面进行跨层加密处理，选取该电源平面所在层的相邻层有布线资源空间的金属层进行密集化处理，不局限于待优化的电压域电源网络的电源平面所在层的相邻上层或相邻下层。
图6揭示了本申请一个实施例的晶圆基板10中一个单元结构20的电源网络向相邻上层跨层加密的示意图。如图6所示，当在不满足晶上系统IRdrop要求的电压域电源网络的电源平面201所在层的相邻上层202存在可布线资源空间时，可以通过过孔或过孔阵列203将不满足晶上系统IRdrop要求的电压域电源网络的电源平面201跨层到该相邻上层202，并在该相邻上层202将该电压域分立网络连接组网并密集化处理，以提供较好的电源供应效果。
图7为本申请另一个实施例的晶圆基板10中一个单元结构20的电源网络向相邻下层跨层加密的示意图。如图7所示，当在不满足晶上系统IRdrop要求的电压域电源网络的电源平面201所在层的相邻下层存在可布线资源空间时，可以通过过孔或过孔阵列203将不满足晶上系统IRdrop要求的电压域电源网络的电源平面201跨层到该相邻下层204，并在该相邻下层204将该电压域分立网络连接组网并密集化处理，以提供较好的电源供应效果。
在一些实施例中，对待优化的电源平面201进行跨层加密布局的密集金属走线例如可以包括但不限于网格状金属走线。晶圆基板10中的电源网络在其他网络之外的金属层区域内，在符合设计规则的前提下，可以全部填上电源走线，以减少整个电源网络的电阻，减少直流电压降。构成晶圆基板10中的电源网络的金属层的密集设计包括但不限于网格状形式。晶圆基板10的电源网络可以包括多电压域电源网络，相同电压域的电源网络彼此连通。
图8揭示了本申请一个实施例的未优化的晶圆基板10中一个单元结构20的布线区域示意图，其中，三角形代表电源网络布线区域，圆形代表其他类型网络布线区域。如图8所示，当某一电压域电源网络不满足系统IRdrop要求，例如，当该电压域电源网络被其他类型网络分立开来时，IRdrop较大，会影响供电效果。图9揭示了本申请一个实施例的优化后的晶圆基板10中一个单元结构20的布线区域示意图，其中，三角形代表电源网络布线区域，圆形代表其他类型网络布线区域。如图9所示，为优化电源分配系统，可充分挖掘晶圆基板的布线资源，在该电源网络所在金属层的相邻层空白处进行跨层加密处理。跨层加密后将分立的电源网络连接成整体，并进行密集化处理，可有效降低电源网络的阻抗，降低IRdrop，从而提高供电的效率和质量，保障整个晶上系统的正常工作。
本申请实施例的晶圆基板电源完整性的优化方法通过优化电源网络布局结构，能够很好地改善电源完整性，从而具有良好的电源表现。
本申请实施例还提供了一种经过上述电源完整性优化后的晶圆基板10。参照图2所示，该晶圆基板10包括多个单元结构20，每个单元结构20包括多层金属层，多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于顶层与底层之间的一层或多层中间层，微凸点阵列通过一层或多层中间层与微焊盘阵列按照预定关系对应连接，晶圆基板10的至少两层金属层将芯粒的相同功能的管脚部分或者全部连接，从而可以形成晶圆基板10的多个分立的网络。
多个分立的网络至少包括各电压域电源网络、地网络、信号网络及功能配置网络，各电压域电源网络中的至少一个电压域电源网络包括位于一金属层上的电源平面，电源平面具有被其他类型网络隔开的至少两块区域211、212，如图8所示。至少一个电压域电源网络还包括布置在与电源平面所在层的不同层上的密集金属走线213，如图9所示，密集金属走线213通过过孔层将隔开的至少两块区域211、212连接成整体。
在一些实施例中，密集金属走线213位于电源平面所在层的相邻上层或相邻下层。
在一些实施例中，密集金属走线213包括网格状金属走线。
在一些实施例中，在多层金属层中的相邻金属层之间通过过孔层连接。过孔层可以包括独立的过孔或过孔阵列。
在一些实施例中，在多层金属层中，中间层通过硅通孔层连接到底层的微焊盘阵列，从而能够承载更大的电流能力，避免击穿。
在一些实施例中，多层金属层中至少包括信号层和接地层2，在信号层的相邻上层和相邻下层中的至少一层包括接地层，从而可以起到信号屏蔽的作用。
本申请实施例的晶圆基板10通过优化电源网络布局结构，能够很好地改善电源完整性，从而具有良好的电源表现。
本申请实施例还提供了一种晶上系统。该晶上系统包括芯粒、如上面所述的晶圆基板10、以及驱动电路板。芯粒连接到晶圆基板10顶层的微凸点阵列，驱动电路板连接晶圆基板10底层的微焊盘阵列。
在一些实施例中，芯粒可以包括同质同构芯粒。同质同构芯粒与微凸点阵列直接相连接。
在一些实施例中，芯粒可以包括异质异构芯粒。晶圆基板10还包括转接板（未图示），异质异构芯粒可以通过转接板与微凸点阵列相连接。
本申请实施例的晶上系统能够具有与上述晶圆基板10大体相类似的有益技术效果，故，在此不再赘述。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (19)
1.一种晶圆基板电源完整性的优化方法，其特征在于：所述晶圆基板包括多个单元结构，每个所述单元结构包括多层金属层，所述多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于所述顶层与所述底层之间的一层或多层中间层，所述微凸点阵列通过所述一层或多层中间层与所述微焊盘阵列按照预定关系对应连接以形成所述晶圆基板的多个分立的网络，所述多个分立的网络至少包括电源网络、地网络、信号网络及功能配置网络，所述电源网络包括位于所述多层金属层的其中一层或多层上的电源平面，所述优化方法包括：
对所述晶圆基板进行电源完整性检查；
当某层的电源平面存在被其他网络隔开的分离的电源网络区域而不满足所述电源完整性检查中的电压降要求时，则在所述多层金属层中寻找可布线的空余空间，其中，在所述多层金属层中寻找可布线的空余空间包括：在与待优化的所述电源平面所在层的不同层中寻找可布线的空余空间；以及
在所述可布线的空余空间内对待优化的所述电源平面进行跨层加密布局以将所述分离的电源网络区域连接成整体。
2.如权利要求1所述的优化方法，其特征在于：在与待优化的所述电源平面所在层的不同层中寻找可布线的空余空间包括：
在与待优化的所述电源平面所在层的相邻上层或相邻下层中来寻找可布线的空余空间。
3.如权利要求1所述的优化方法，其特征在于：在所述可布线的空余空间内对待优化的所述电源平面进行加密布局包括：
在所述可布线的空余空间内布置额外的密集金属走线；及
通过过孔层将待优化的所述电源平面连接到所述密集金属走线。
4.如权利要求3所述的优化方法，其特征在于：所述密集金属走线包括网格状金属走线。
5.如权利要求1所述的优化方法，其特征在于：在所述多层金属层中的相邻金属层之间通过过孔层连接。
6.如权利要求5所述的优化方法，其特征在于：所述过孔层包括独立的过孔或过孔阵列。
7.如权利要求1所述的优化方法，其特征在于：在所述多层金属层中，所述中间层通过硅通孔层连接到底层的所述微焊盘阵列。
8.如权利要求1所述的优化方法，其特征在于：所述电源网络包括多电压域电源网络。
9.如权利要求1所述的优化方法，其特征在于：所述多层金属层中至少包括信号层和接地层，在所述信号层的相邻上层和相邻下层中的至少一层包括所述接地层。
10.一种晶圆基板，其特征在于，所述晶圆基板通过如权利要求1至9中任一项所述的晶圆基板电源完整性的优化方法所形成，所述晶圆基板包括多个单元结构，每个所述单元结构包括多层金属层，所述多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于所述顶层与所述底层之间的一层或多层中间层，所述微凸点阵列通过所述一层或多层中间层与所述微焊盘阵列按照预定关系对应连接以形成所述晶圆基板的多个分立的网络，所述多个分立的网络至少包括各电压域电源网络、地网络、信号网络及功能配置网络，所述各电压域电源网络中的至少一个电压域电源网络包括位于一金属层上的电源平面，所述电源平面具有被其他网络隔开的至少两块区域，所述至少一个电压域电源网络还包括布置在与所述电源平面所在层的不同层上的密集金属走线，所述密集金属走线通过过孔层将隔开的所述至少两块区域连接成整体。
11.如权利要求10所述的晶圆基板，其特征在于：所述密集金属走线位于所述电源平面所在层的相邻上层或相邻下层。
12.如权利要求10所述的晶圆基板，其特征在于：所述密集金属走线包括网格状金属走线。
13.如权利要求10所述的晶圆基板，其特征在于：在所述多层金属层中的相邻金属层之间通过过孔层连接。
14.如权利要求13所述的晶圆基板，其特征在于：所述过孔层包括独立的过孔或过孔阵列。
15.如权利要求10所述的晶圆基板，其特征在于：在所述多层金属层中，所述中间层通过硅通孔层连接到底层的所述微焊盘阵列。
16.如权利要求10所述的晶圆基板，其特征在于：所述多层金属层中至少包括信号层和接地层，在所述信号层的相邻上层和相邻下层中的至少一层包括所述接地层。
17.一种晶上系统，其特征在于：包括芯粒、如权利要求10至16中任一项所述的晶圆基板、以及驱动电路板，所述芯粒连接到所述晶圆基板顶层的所述微凸点阵列，所述驱动电路板连接所述晶圆基板底层的所述微焊盘阵列。
18.如权利要求17所述的晶上系统，其特征在于：所述芯粒包括同质同构芯粒，所述同质同构芯粒与所述微凸点阵列直接相连接。
19.如权利要求17所述的晶上系统，其特征在于：所述芯粒包括异质异构芯粒，所述晶圆基板还包括转接板，所述异质异构芯粒通过所述转接板与所述微凸点阵列相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310557253.8A CN116314183B (zh) | 2023-05-17 | 2023-05-17 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310557253.8A CN116314183B (zh) | 2023-05-17 | 2023-05-17 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116314183A CN116314183A (zh) | 2023-06-23 |
| CN116314183B true CN116314183B (zh) | 2023-08-29 |
Family
ID=86781891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310557253.8A Active CN116314183B (zh) | 2023-05-17 | 2023-05-17 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314183B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116705756B (zh) * | 2023-08-03 | 2023-12-12 | 之江实验室 | 一种晶圆集成系统基板及直流压降优化方法 |
| CN116845047B (zh) * | 2023-08-30 | 2024-01-09 | 之江实验室 | 晶圆基板布线方法、装置及可读存储介质 |
| CN117331422A (zh) * | 2023-09-05 | 2024-01-02 | 无锡芯光互连技术研究院有限公司 | 一种晶上系统及其电源状态配置、反馈、控制方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101944525A (zh) * | 2009-07-06 | 2011-01-12 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN111540735A (zh) * | 2020-05-09 | 2020-08-14 | 安徽省东科半导体有限公司 | 一种提升芯片硬宏供电能力的方法 |
| CN112289697A (zh) * | 2020-10-20 | 2021-01-29 | 上海兆芯集成电路有限公司 | 验证方法 |
| CN115985862A (zh) * | 2023-01-12 | 2023-04-18 | 之江实验室 | 用于晶上系统的集成基板结构及晶上系统 |
| CN116011394A (zh) * | 2023-01-04 | 2023-04-25 | 之江实验室 | 一种异常检测方法、装置、设备及存储介质 |
| CN116050343A (zh) * | 2022-12-16 | 2023-05-02 | 上海盈方微电子有限公司 | 一种电源网络布线方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5125768B2 (ja) * | 2008-05-29 | 2013-01-23 | 富士通株式会社 | 電源網解析装置、電源網解析方法及び電源網解析プログラム |
| US10748894B2 (en) * | 2019-01-18 | 2020-08-18 | Sandisk Technologies Llc | Three-dimensional memory device containing bond pad-based power supply network for a source line and methods of making the same |
-
2023
- 2023-05-17 CN CN202310557253.8A patent/CN116314183B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101944525A (zh) * | 2009-07-06 | 2011-01-12 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN111540735A (zh) * | 2020-05-09 | 2020-08-14 | 安徽省东科半导体有限公司 | 一种提升芯片硬宏供电能力的方法 |
| CN112289697A (zh) * | 2020-10-20 | 2021-01-29 | 上海兆芯集成电路有限公司 | 验证方法 |
| CN116050343A (zh) * | 2022-12-16 | 2023-05-02 | 上海盈方微电子有限公司 | 一种电源网络布线方法 |
| CN116011394A (zh) * | 2023-01-04 | 2023-04-25 | 之江实验室 | 一种异常检测方法、装置、设备及存储介质 |
| CN115985862A (zh) * | 2023-01-12 | 2023-04-18 | 之江实验室 | 用于晶上系统的集成基板结构及晶上系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116314183A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116314183B (zh) | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 | |
| Braunisch et al. | Electrical performance of bumpless build-up layer packaging | |
| Mahajan et al. | Embedded multidie interconnect bridge—A localized, high-density multichip packaging interconnect | |
| Lim | Physical design for 3D system on package | |
| Huang et al. | Wafer level system integration of the fifth generation CoWoS®-S with high performance Si interposer at 2500 mm2 | |
| US9106229B1 (en) | Programmable interposer circuitry | |
| US8856710B2 (en) | Tool and method for modeling interposer RC couplings | |
| US20130285739A1 (en) | Methods, apparatus and system to support large-scale micro- systems including embedded and distributed power supply, thermal regulation, multi-distributedsensors and electrical signal propagation | |
| CN115985862A (zh) | 用于晶上系统的集成基板结构及晶上系统 | |
| US20240012969A1 (en) | System on Chip (SOC) Current Profile Model for Integrated Voltage Regulator (IVR) Co-design | |
| US7216324B2 (en) | Method for designing chip package by re-using existing mask designs | |
| CA2704023C (en) | Reduction of jitter in a semiconductor device by controlling printed circuit board and package substrate stackup | |
| CN111797586A (zh) | 半导体封装的设计方法和半导体封装设计系统 | |
| Knechtel et al. | Physical design automation for 3D chip stacks: challenges and solutions | |
| Graening et al. | Chiplets: How small is too small? | |
| Healy et al. | Power-supply-network design in 3D integrated systems | |
| CN115828822A (zh) | 集成电路及封装结构寄生参数提取方法 | |
| Drewniak | Power integrity concepts for high-speed design on multi-layer PCBs | |
| US20070234261A1 (en) | Design support device for semiconductor device, design support method for semiconductor device, and design support program for semiconductor device | |
| KR20130070643A (ko) | 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법 | |
| Wang et al. | A clustering based area I/O planning for flip-chip technology | |
| Uematsu et al. | Chip-package-PCB co-simulation for power integrity design at the early design stage | |
| Franzon | Multichip module technology | |
| Lin et al. | Physical Design Flow for 3D/CoWoS® Stacked IC s | |
| Horst et al. | Design methodologies and co-design options for novel 3D technologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |