CN111540735A - 一种提升芯片硬宏供电能力的方法 - Google Patents
一种提升芯片硬宏供电能力的方法 Download PDFInfo
- Publication number
- CN111540735A CN111540735A CN202010387501.5A CN202010387501A CN111540735A CN 111540735 A CN111540735 A CN 111540735A CN 202010387501 A CN202010387501 A CN 202010387501A CN 111540735 A CN111540735 A CN 111540735A
- Authority
- CN
- China
- Prior art keywords
- power supply
- metal
- wiring
- hard macro
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 169
- 238000013461 design Methods 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 6
- 238000012300 Sequence Analysis Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种提升芯片硬宏供电能力的方法,所述方法包括:确定芯片的硬宏hard micro中的供电引脚PG PIN所在金属层上,走线轨道track的金属线覆盖率;当所述金属线覆盖率小于预设覆盖率时,根据所述供电引脚所在金属层的走线轨道的间距对供电引脚所在金属层进行单元划分,得到多个重复的待加密单元;每个待加密单元具有至少一条被金属覆盖的走线轨道和至少两条未被被金属覆盖的空置走线轨道;在不超过第一预设铺设比例条件下,在所述待加密单元中选择至少一条空置走线轨道进行金属线加密布线,每个所述待加密单元中加密布线的金属线位置相同;在所述加密布线的金属线与芯片电源网络之间通过叠层孔stack via进行连通。
Description
技术领域
本发明涉及微电子技术领域,尤其涉及一种提升芯片硬宏供电能力的方法。
背景技术
数字后端集成电路(IC)设计中,宏单元(Macro)是设计中最常见的单元。Macro是一个宽泛的概念,通常我们把它分为硬宏(Hard Macro)和软宏(Soft Macro)。硬宏是指特定的功能模块,例如包括存储器(Memory)、锁相环PLL、锁相环DLL等各种IP核,即用于专用集成电路(ASIC)或现场可编程逻辑阵列(FPGA)中的预先设计好的电路功能模块,硬宏的逻辑在其本身内部已经集成好,根据工艺库进行调用即可。
在常规的数字电路设计中,通常是采用芯片本身的芯片电源网络(power mesh)对硬宏进行供电,芯片电源网络平铺整个芯片,硬宏上方位置的芯片电源网络通过叠层孔(stack via)与硬宏的供电引脚PG PIN相连通。
但有些硬宏本身供电引脚PG PIN的设计比较稀疏,导致硬宏的供电能力较弱,在苛刻条件下,硬宏的供电无法满足需求,可能会因此影响整个芯片性能。
发明内容
本发明的目的是针对现有技术的缺陷,提供一种提升芯片硬宏供电能力的方法,主要针对硬宏本身供电引脚PG PIN的设计比较稀疏的情况,通过在硬宏内部对PG PIN层的金属线布线结构进行优化,以及在硬宏上方的芯片内部构建硬宏专用电源网络,来提升芯片硬宏供电能力。
有鉴于此,本发明实施例提供了一种提升芯片硬宏供电能力的方法,包括:
确定芯片的硬宏hard micro中的供电引脚PG PIN所在金属层上,走线轨道track的金属线覆盖率;
当所述金属线覆盖率小于预设覆盖率时,根据所述供电引脚所在金属层的走线轨道的间距对供电引脚所在金属层进行单元划分,得到多个重复的待加密单元;每个待加密单元具有至少一条被金属覆盖的走线轨道和至少两条未被被金属覆盖的空置走线轨道;
在不超过第一预设铺设比例条件下,在所述待加密单元中选择至少一条空置走线轨道进行金属线加密布线,每个所述待加密单元中加密布线的金属线位置相同;
在所述加密布线的金属线与芯片电源网络之间通过叠层孔stack via进行连通。
优选的,所述预设覆盖率不大于30%。
优选的,所述方法还包括:
基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构;所述芯片具有多层金属层,相邻金属层的金属线方向相互垂直;所述芯片电源网络的拓扑结构包括:金属层的层数、通用布线层的层数、通用布线层所在金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距;
确定芯片的硬宏中的供电引脚所在金属层的层号;
在所述硬宏中供电引脚所在金属层上方,除通用布线层以外的一层或多层金属层中,进行硬宏专用电源网络的金属线布线;
根据硬宏的供电逻辑,在所述硬宏专用电源网络中相邻两层的金属线之间、所述硬宏专用电源网络的金属线与所述供电引脚之间、以及所述硬宏专用电源网络的金属线与所述芯片电源网络之间,设置叠层孔stack via,并通过叠层孔进行不同层金属线之间的连通。
优选的,所述在所述硬宏中供电引脚所在金属层上方,除通用布线层以外的一层或多层金属层中,进行硬宏专用电源网络的金属线布线具体包括:
在所述硬宏中所在金属层上方选定通用布线层以外的一层或多层金属层用于硬宏专用电源网络的专用布线层;
确定每层专用布线层的走线轨道;所述走线轨道等间距排布;
对于每一层专用布线层,根据所述芯片电源网络的拓扑结构中金属线的间距和所述走线轨道的间距将所述硬宏专用电源网络的专用布线层划分为多个布线单元;每个布线单元具有至少两条走线轨道;
对于每一层专用布线层,在不超过预设的铺设比例条件下,在所述布线单元中选定至少一条走线轨道进行金属线布线;所述多个布线单元中的金属线布线位置相同。
优选的,所述硬宏专用电源网络中相邻的专用布线层的金属线方向相互垂直,并且所述硬宏专用电源网络中最接近供电引脚所在金属层的专用布线层的金属线方向与所述供电引脚所在金属层的金属线方向相互垂直。
优选的,不同专用布线层的金属线布线的数量相同或不同。
优选的,不同专用布线层的金属线布线的位置相同或不同。
优选的,相邻的专用布线层之间具有未进行金属线布线的金属层。
本发明提供了一种提升芯片硬宏供电能力的方法,主要针对硬宏本身供电引脚PGPIN的设计比较稀疏的情况,通过在硬宏内部对PG PIN层的金属线布线结构进行优化,并且在硬宏中PG PIN所在金属层上方的一层或多层金属层中进行硬宏专用电源网络的金属线布线,再通过叠层孔stack via实现与电源地引脚PG PIN之间以及芯片电源网络之间的连接,增强芯片硬宏的供电驱动能力,有效提升芯片硬宏供电能力。
附图说明
下面通过附图和实施例,对本发明实施例的技术方案做进一步详细描述。
图1为一种芯片电源网络的拓扑结构示意图;
图2为本发明实施例提供的通过加密PG PIN的金属布线提升芯片硬宏供电能力的方法流程图;
图3为本发明实施例提供的提升芯片硬宏供电能力的方法过程示意图之一;
图4为本发明实施例提供的通过建立硬宏专用电源网络提升芯片硬宏供电能力的方法流程图;
图5为本发明实施例提供的提升芯片硬宏供电能力的方法过程示意图之二。
具体实施方式
在集成电路设计中,随着芯片面积不断减小和芯片设计在时序、逻辑复杂性要求的不断提升,芯片的特征尺寸不断减小,采用不同的工艺下,芯片的可用金属层数也有所不同,例如典型的,在0.18um工艺下,可用金属层数通常为4、5、6层,0.13um工艺下,一般为4-8层可选,而到了65nm工艺,可供选择的金属层达到了11层。通常情况下,芯片电源网络的会占据芯片顶层的几层金属层。
芯片电源网络的拓扑结构是个复杂的金属网络。图1给出了一个芯片电源网络的例子。可以看到,从最上面的封装接触点(C4 BUMP)到最下面的晶体管电路(Logic)之间共有11层金属。每两层金属线中间有通孔(Via)连接,当然其连接关系是根据芯片布线设计需求而定。
芯片电源网络的拓扑结构具有多层金属层,相邻金属层的金属线方向相互垂直;芯片电源网络的拓扑结构包括:金属层的层数、通用布线层的层数、通用布线层所在金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距。
例如在图1中,金属层为11层,通用布线层的层数为3层,占据9-11层的金属层,M9、M10、M11就是通用布线层所在金属层的层号。通用布线层用于对整个芯片提供全局电源供应。
不同硬宏有其自己单独的LEF文件,也就是布局布线根据使用的单元几何信息库的文件格式文件,里面会定义硬宏的形状以及管脚的位置等等信息,其中包括了供电引脚的位置信息。
在芯片中,硬宏的逻辑在其本身内部已经集成好,根据工艺库进行调用即可。硬宏内部本身占据一层或几层金属层,例如一个硬宏内部最高占用到了金属层M4,那么在硬宏位置上M4以下的M1-M3的也被硬宏占据。在这4层金属中,会根据LEF文件规定其中供电引脚的引出层,例如M4。M4引出的引脚,通过通孔(通常选用叠层孔)与M9、M10、M11中的一层或几层的通用布线层的金属连通。
本发明实施例提供了一种提升芯片硬宏供电能力的方法,主要针对硬宏本身供电引脚(PG PIN)的设计比较稀疏的情况,在不增加芯片面积的情况下,通过在硬宏内部对PGPIN层的金属线布线结构进行优化,以及充分利用硬宏上方空置的一层或几层金属层进行硬宏专用电源网络的构建来提升硬宏的供电能力。
本发明实施例提供的提升芯片硬宏供电能力的方法,其主要步骤流程如图2所示,包括如下步骤:
步骤110,确定芯片的硬宏(hard micro)中的供电引脚(PG PIN)所在金属层上,走线轨道(track)的金属线覆盖率;
具体的,因为本方案主要针对硬宏本身供电引脚PG PIN的设计比较稀疏,容易造成硬宏供电能力不足的情况进行供电能力提升改进,因此需要先确认硬宏本身的设计。对于芯片设计来说,硬宏直接根据工艺库进行调用,所调用的硬宏不止一种,因此对每个硬宏单独执行本发明的方法,进行供电能力的优化,同一芯片中不同的硬宏可能需要提升优化供电能力或不需要提升优化供电能力。
在数字后端芯片设计中,track是指走线轨道,可以约束走线器的走线方向。信号线通常必须走在track上。走线轨道(track)的间距通常会大于设计规则中允许的金属线最小间距,金属线最小间距是基于物理设计检查(Design Rule Checking,DRC)规则决定的,走线轨道(track)的间距具体结合所选用的工艺确定。
步骤120,当金属线覆盖率小于预设覆盖率时,根据供电引脚所在金属层的走线轨道的间距对供电引脚所在金属层进行单元划分,得到多个重复的待加密单元;
优选的,预设覆盖率不大于30%。我们认为在PG PIN这一层金属线覆盖track的比例不大于30%的情况下,PG PIN较为稀疏,硬宏的供电能力是比较弱的,在这种情况下,需要按本方法进行供电能力的提升。
待加密单元以PG PIN这一层track的整数倍为宽度进行划分,划分后的每个待加密单元具有至少一条被金属覆盖的走线轨道和至少两条未被被金属覆盖的空置走线轨道;
步骤130,在不超过第一预设铺设比例条件下,在待加密单元中选择至少一条空置走线轨道进行金属线加密布线,每个待加密单元中加密布线的金属线位置相同;
优选的,第一预设铺设比例优选为80%。
步骤140,在加密布线的金属线与芯片电源网络之间通过叠层孔(stack via)进行连通。
图3给出了一个具体的例子,示出了对PG PIN所在M4层执行上述方法的过程。在图3的左侧图中,虚直线为track,虚线框内为单元划分后得到的一个待加密单元,实线框打斜线的部分为PG PIN本身的金属线。经过执行上述方法后,如图3的右侧图中所示,在每个待加密单元中空置的三条track上,占用其中两条用作加密布线的金属线。最后通过叠层孔与芯片电源网络进行连通,在图3上没有体现。
本发明通过在硬宏内部对PG PIN层的金属线布线结构进行优化,增强芯片硬宏的供电驱动能力,有效提升芯片硬宏供电能力。
在上述方法基础上,还可以进行进一步的优化,在执行完上述步骤后,再进一步的通过建立硬宏专用电源网络提升芯片硬宏供电能力。
图4为本发明实施例提供的通过建立硬宏专用电源网络提升芯片硬宏供电能力的方法流程图,如图3所示,包括如下步骤:
步骤210,基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构;
具体的,在芯片设计前,芯片的设计需求就会被确定,这些需求会被转化为芯片的各项重要参数指标,并基于设计需求形成芯片的设计架构。通过寄存器转换级电路(Register Transfer Level,RTL)代码设计和验证,工艺库的选择确定,再进行综合和时序分析,生成基于所采用的工艺的电路网表,用于自动布局布线。
根据不同的工艺库,具有不同的走线资源约束,例如确定不同区域、不同层金属走线的线宽、间距、走线形式等。
因此根据芯片的设计需求和走线资源约束能够确定出芯片的芯片电源网络的拓扑结构。例如前述图1所示。
步骤220,确定芯片的硬宏(hard macro)中的供电引脚(PG PIN)所在金属层的层号;
根据硬宏的LEF文件可知供电引脚的引出层。
步骤230,在硬宏中供电引脚所在金属层上方,除通用布线层以外的一层或多层金属层中,进行硬宏专用电源网络的金属线布线;
具体的,本步骤可以具体按照如下流程执行。
步骤231,在硬宏中供电引脚(PG PIN)所在金属层上方选定通用布线层以外的一层或多层金属层用于硬宏专用电源网络的专用布线层;
步骤232,确定每层专用布线层的走线轨道(track);
步骤233,对于每一层专用布线层,根据芯片电源网络的拓扑结构中金属线的间距和走线轨道(track)的间距将硬宏专用电源网络的专用布线层划分为多个布线单元;
其中,每个布线单元具有至少两条走线轨道。
步骤234,对于每一层专用布线层,在不超过预设的铺设比例条件下,在布线单元中选定至少一条走线轨道进行金属线布线;
其中,多个布线单元中的金属线布线位置相同。
不同专用布线层的金属线布线的数量相同或不同。
不同专用布线层的金属线布线的位置相同或不同。
相邻的专用布线层之间可以具有未进行金属线布线的金属层。
硬宏专用电源网络中相邻的专用布线层的金属线方向相互垂直,并且硬宏专用电源网络中最接近供电引脚(PG PIN)所在金属层的专用布线层的金属线方向与供电引脚(PGPIN)所在金属层的金属线方向相互垂直。从金属层中进行专用布线层的选定按照上述约束执行。
图5给出了一个具体的例子,展示了一个具体的提升芯片硬宏供电可靠性的方法过程示意图,用以对以上过程进行直观的说明,此例仅是为了更清楚的说明上述过程进行的举例。
在本例中,从M1到M11的金属线依次沿纵向、横向、纵向、横向……方向排布。选定金属层M5、M6用于硬宏专用电源网络的金属线布线。走线轨道(track)如图中虚直线所示,每个布线单元具有三条走线轨道。预设的铺设比例为不大于80%,在设计中选择其中两条走线轨道用于金属线布线。布线后的M5、M6上的金属线布线如图5中在这两层上的长方形框体所示。M7、M8在硬宏对应位置上没有金属线,在这里用虚线框标记仅为说明这两层的位置所在,并不表示有金属线布线。
步骤240,根据硬宏的供电逻辑,在硬宏专用电源网络中相邻两层的金属线之间、硬宏专用电源网络的金属线与供电引脚之间、以及硬宏专用电源网络的金属线与芯片电源网络之间,设置叠层孔(stack via),并通过叠层孔(stack via)进行不同层金属线之间的连通。
本发明通过在硬宏中PG PIN所在金属层上方的一层或多层金属层中进行硬宏专用电源网络的金属线布线,再通过叠层孔stack via实现与电源地引脚PG PIN之间以及芯片电源网络之间的连接,能够进一步的增强芯片硬宏的供电驱动能力,提升芯片硬宏供电能力。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种提升芯片硬宏供电能力的方法,其特征在于,所述方法包括:
确定芯片的硬宏hard micro中的供电引脚PG PIN所在金属层上,走线轨道track的金属线覆盖率;
当所述金属线覆盖率小于预设覆盖率时,根据所述供电引脚所在金属层的走线轨道的间距对供电引脚所在金属层进行单元划分,得到多个重复的待加密单元;每个待加密单元具有至少一条被金属覆盖的走线轨道和至少两条未被被金属覆盖的空置走线轨道;
在不超过第一预设铺设比例条件下,在所述待加密单元中选择至少一条空置走线轨道进行金属线加密布线,每个所述待加密单元中加密布线的金属线位置相同;
在所述加密布线的金属线与芯片电源网络之间通过叠层孔stack via进行连通。
2.根据权利要求1所述的提升芯片硬宏供电能力的方法,其特征在于,所述预设覆盖率不大于30%。
3.根据权利要求1所述的提升芯片硬宏供电能力的方法,其特征在于,所述方法还包括:
基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构;所述芯片具有多层金属层,相邻金属层的金属线方向相互垂直;所述芯片电源网络的拓扑结构包括:金属层的层数、通用布线层的层数、通用布线层所在金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距;
确定芯片的硬宏中的供电引脚所在金属层的层号;
在所述硬宏中供电引脚所在金属层上方,除通用布线层以外的一层或多层金属层中,进行硬宏专用电源网络的金属线布线;
根据硬宏的供电逻辑,在所述硬宏专用电源网络中相邻两层的金属线之间、所述硬宏专用电源网络的金属线与所述供电引脚之间、以及所述硬宏专用电源网络的金属线与所述芯片电源网络之间,设置叠层孔stack via,并通过叠层孔进行不同层金属线之间的连通。
4.根据权利要求3所述的提升芯片硬宏供电能力的方法,其特征在于,所述在所述硬宏中供电引脚所在金属层上方,除通用布线层以外的一层或多层金属层中,进行硬宏专用电源网络的金属线布线具体包括:
在所述硬宏中所在金属层上方选定通用布线层以外的一层或多层金属层用于硬宏专用电源网络的专用布线层;
确定每层专用布线层的走线轨道;所述走线轨道等间距排布;
对于每一层专用布线层,根据所述芯片电源网络的拓扑结构中金属线的间距和所述走线轨道的间距将所述硬宏专用电源网络的专用布线层划分为多个布线单元;每个布线单元具有至少两条走线轨道;
对于每一层专用布线层,在不超过预设的铺设比例条件下,在所述布线单元中选定至少一条走线轨道进行金属线布线;所述多个布线单元中的金属线布线位置相同。
5.根据权利要求3所述的提升芯片硬宏供电能力的方法,其特征在于,所述硬宏专用电源网络中相邻的专用布线层的金属线方向相互垂直,并且所述硬宏专用电源网络中最接近供电引脚所在金属层的专用布线层的金属线方向与所述供电引脚所在金属层的金属线方向相互垂直。
6.根据权利要求3所述的提升芯片硬宏供电可靠性的方法,其特征在于,不同专用布线层的金属线布线的数量相同或不同。
7.根据权利要求3所述的提升芯片硬宏供电可靠性的方法,其特征在于,不同专用布线层的金属线布线的位置相同或不同。
8.根据权利要求3所述的提升芯片硬宏供电可靠性的方法,其特征在于,相邻的专用布线层之间具有未进行金属线布线的金属层。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010387501.5A CN111540735B (zh) | 2020-05-09 | 2020-05-09 | 一种提升芯片硬宏供电能力的方法 |
PCT/CN2020/123585 WO2021227372A1 (zh) | 2020-05-09 | 2020-10-26 | 一种提升芯片硬宏供电能力的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010387501.5A CN111540735B (zh) | 2020-05-09 | 2020-05-09 | 一种提升芯片硬宏供电能力的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111540735A true CN111540735A (zh) | 2020-08-14 |
CN111540735B CN111540735B (zh) | 2021-03-19 |
Family
ID=71979169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010387501.5A Active CN111540735B (zh) | 2020-05-09 | 2020-05-09 | 一种提升芯片硬宏供电能力的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111540735B (zh) |
WO (1) | WO2021227372A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112242375A (zh) * | 2020-10-19 | 2021-01-19 | Oppo广东移动通信有限公司 | 芯片和电子设备 |
CN112257206A (zh) * | 2020-09-30 | 2021-01-22 | 上海兆芯集成电路有限公司 | 电源网络设计方法及电源网络模型 |
WO2021227372A1 (zh) * | 2020-05-09 | 2021-11-18 | 东科半导体(安徽)股份有限公司 | 一种提升芯片硬宏供电能力的方法 |
CN113778216A (zh) * | 2021-09-17 | 2021-12-10 | 东科半导体(安徽)股份有限公司 | 一种降低芯片功耗的方法 |
CN114781318A (zh) * | 2022-06-16 | 2022-07-22 | 飞腾信息技术有限公司 | 芯片的模块引脚布线方法、装置、电子设备及存储介质 |
CN116314183A (zh) * | 2023-05-17 | 2023-06-23 | 之江实验室 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114742009B (zh) | 2022-06-13 | 2022-09-02 | 成都复锦功率半导体技术发展有限公司 | 一种功率器件版图设计方法、芯片及终端 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0974139A (ja) * | 1995-09-06 | 1997-03-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその配置配線方法 |
JP2001189386A (ja) * | 1999-12-28 | 2001-07-10 | Nec Corp | 半導体集積回路のレイアウト方法 |
CN1313635A (zh) * | 2000-03-15 | 2001-09-19 | 国际商业机器公司 | 用于容纳越过宏的芯片级连线电路放置的宏设计技术 |
US20100169851A1 (en) * | 2008-12-25 | 2010-07-01 | Fujitsu Microelectronics Limited | Support method and design support apparatus |
CN104063558A (zh) * | 2014-07-08 | 2014-09-24 | 领佰思自动化科技(上海)有限公司 | 基于线性规划的大规模集成电路通道布线方法 |
CN106250596A (zh) * | 2016-07-25 | 2016-12-21 | 北京工业大学 | 一种基于布线轨道的SoC芯片供电带设计优化方法 |
CN109983461A (zh) * | 2016-11-18 | 2019-07-05 | 高通股份有限公司 | 用于集成电路的自适应多层配电电网 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6792578B1 (en) * | 2001-06-11 | 2004-09-14 | Lsi Logic Corporation | Hard macro having an antenna rule violation free input/output ports |
JP2006269604A (ja) * | 2005-03-23 | 2006-10-05 | Nec Electronics Corp | ハードマクロの電源端子構造 |
CN101145169A (zh) * | 2007-06-14 | 2008-03-19 | 上海芯域微电子有限公司 | SoC 集成电路自动布局设计中的模组、宏单元、标准单元同步布局的收敛方法和系统 |
CN101908080B (zh) * | 2009-06-03 | 2012-06-27 | 复旦大学 | 快速设计电源网络的方法 |
CN111540735B (zh) * | 2020-05-09 | 2021-03-19 | 安徽省东科半导体有限公司 | 一种提升芯片硬宏供电能力的方法 |
-
2020
- 2020-05-09 CN CN202010387501.5A patent/CN111540735B/zh active Active
- 2020-10-26 WO PCT/CN2020/123585 patent/WO2021227372A1/zh active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0974139A (ja) * | 1995-09-06 | 1997-03-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその配置配線方法 |
JP2001189386A (ja) * | 1999-12-28 | 2001-07-10 | Nec Corp | 半導体集積回路のレイアウト方法 |
CN1313635A (zh) * | 2000-03-15 | 2001-09-19 | 国际商业机器公司 | 用于容纳越过宏的芯片级连线电路放置的宏设计技术 |
US20100169851A1 (en) * | 2008-12-25 | 2010-07-01 | Fujitsu Microelectronics Limited | Support method and design support apparatus |
CN104063558A (zh) * | 2014-07-08 | 2014-09-24 | 领佰思自动化科技(上海)有限公司 | 基于线性规划的大规模集成电路通道布线方法 |
CN106250596A (zh) * | 2016-07-25 | 2016-12-21 | 北京工业大学 | 一种基于布线轨道的SoC芯片供电带设计优化方法 |
CN109983461A (zh) * | 2016-11-18 | 2019-07-05 | 高通股份有限公司 | 用于集成电路的自适应多层配电电网 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021227372A1 (zh) * | 2020-05-09 | 2021-11-18 | 东科半导体(安徽)股份有限公司 | 一种提升芯片硬宏供电能力的方法 |
CN112257206A (zh) * | 2020-09-30 | 2021-01-22 | 上海兆芯集成电路有限公司 | 电源网络设计方法及电源网络模型 |
CN112242375A (zh) * | 2020-10-19 | 2021-01-19 | Oppo广东移动通信有限公司 | 芯片和电子设备 |
CN113778216A (zh) * | 2021-09-17 | 2021-12-10 | 东科半导体(安徽)股份有限公司 | 一种降低芯片功耗的方法 |
CN113778216B (zh) * | 2021-09-17 | 2022-07-05 | 东科半导体(安徽)股份有限公司 | 一种降低芯片功耗的方法 |
CN114781318A (zh) * | 2022-06-16 | 2022-07-22 | 飞腾信息技术有限公司 | 芯片的模块引脚布线方法、装置、电子设备及存储介质 |
CN116314183A (zh) * | 2023-05-17 | 2023-06-23 | 之江实验室 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
CN116314183B (zh) * | 2023-05-17 | 2023-08-29 | 之江实验室 | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 |
Also Published As
Publication number | Publication date |
---|---|
WO2021227372A1 (zh) | 2021-11-18 |
CN111540735B (zh) | 2021-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111540735B (zh) | 一种提升芯片硬宏供电能力的方法 | |
CN111581908B (zh) | 一种提升芯片硬宏供电可靠性的方法 | |
US8516428B2 (en) | Methods, systems, and media to improve manufacturability of semiconductor devices | |
US10503859B2 (en) | Integrated circuit design and/or fabrication | |
US7426707B2 (en) | Layout design method for semiconductor integrated circuit, and semiconductor integrated circuit | |
US9064077B2 (en) | 3D floorplanning using 2D and 3D blocks | |
US6938226B2 (en) | 7-tracks standard cell library | |
US6857107B2 (en) | LSI layout method and apparatus for cell arrangement in which timing is prioritized | |
JP2001127161A (ja) | 集積回路 | |
US6505333B1 (en) | Automatic placement and routing of semiconductor integrated circuits | |
EP1548538A2 (en) | Integrated circuit, and design and manufacture thereof | |
KR102527749B1 (ko) | 3d 집적 회로용 폴딩 블록들 및 복제 핀들을 갖는 지적 재산 블록 설계 | |
US6075934A (en) | Method for optimizing contact pin placement in an integrated circuit | |
JP3747968B2 (ja) | 集積回路装置 | |
Minz et al. | Block-level 3-D global routing with an application to 3-D packaging | |
US20060129962A1 (en) | Cell builder for different layer stacks | |
JP2007103579A (ja) | 半導体集積回路装置、並びに半導体集積回路装置における電源及びグランド配線レイアウト方法 | |
US20050116738A1 (en) | Integrated circuits, and design and manufacture thereof | |
JP4800586B2 (ja) | 半導体集積回路の設計方法 | |
JP2000022084A (ja) | 半導体集積回路のパターン設計方法 | |
JP3130891B2 (ja) | 配線方法 | |
JP2000332117A (ja) | 半導体集積回路の設計方法 | |
Pangracious et al. | Three-Dimensional FPGAs: Configuration and CAD Development | |
JP2003099492A (ja) | 半導体集積回路のレイアウト方法 | |
JP2004304197A (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101-401, building 38, digital Silicon Valley Industrial Park, No. 999, Yinhuang East Road, Maanshan economic and Technological Development Zone, 243000, Anhui Province Patentee after: Dongke semiconductor (Anhui) Co.,Ltd. Address before: Building 38, digital Silicon Valley International Industrial Park, 999 Yinhuang East Road, Dangtu County, Ma'anshan City, Anhui Province 243100 Patentee before: ANHUI DONGKE SEMICONDUCTOR Co.,Ltd. |