CN114781318A - 芯片的模块引脚布线方法、装置、电子设备及存储介质 - Google Patents
芯片的模块引脚布线方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114781318A CN114781318A CN202210677419.5A CN202210677419A CN114781318A CN 114781318 A CN114781318 A CN 114781318A CN 202210677419 A CN202210677419 A CN 202210677419A CN 114781318 A CN114781318 A CN 114781318A
- Authority
- CN
- China
- Prior art keywords
- routing
- target
- pin
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种芯片的模块引脚布线方法、装置、电子设备及存储介质，涉及芯片技术领域。该方法包括：获取目标模块中引脚的走线；根据各走线层的走线轨道的特征信息，确定引脚的走线的目标走线层；按照目标走线层、引脚金属信息以及引脚过孔信息，生成引脚的走线的实际布线结果；根据实际布线结果的验证结果，确定目标模块的目标布线结果。本方法通过宏模块和标准单元在各层的走线轨道的特性确定目标走线层，以使得SRAM出PIN绕线时按照目标走线层进行绕线时，由于在目标走线层，SRAM宏模块和标准单元的走线轨道是一致的，从而以目标走线层进行SRAM出PIN绕线时，可降低设计规则违反的概率。
Description
技术领域
本申请涉及芯片技术领域，具体而言，涉及一种芯片的模块引脚布线方法、装置、电子设备及存储介质。
背景技术
随着半导体工艺精度越来越高，物理设计规则也越来越复杂。而静态随机存取存储器（Static Random-Access Memory，SRAM）作为一个宏模块，其有着成百上千个输入输出PIN。而出于设计本身需求以及成本考虑，SRAM和标准单元常会采用不同的工艺，而对于14nm以下工艺，极易引发设计规则违反（design rule check，简称DRC）设计规则违反，使得设计收敛的难度加大。
SRAM在改善系统性能、提高芯片可靠性、降低成本方面都起到了非常积极地作用，其集成度也越来越高，在这种情况下，解决SRAM出PIN的DRC是亟待解决的问题。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种芯片的模块引脚布线方法、装置、电子设备及存储介质，以便于解决现有技术中存在的SRAM出PIN存在设计规则违反的问题。
为实现上述目的，本申请实施例采用的技术方案如下：
第一方面，本申请实施例提供了一种芯片的模块引脚布线方法，包括：
获取目标模块中引脚的走线；
根据各走线层的走线轨道的特征信息，确定所述引脚的走线的目标走线层；
按照所述目标走线层、引脚金属信息以及引脚过孔信息，生成所述引脚的走线的实际布线结果；
根据所述实际布线结果的验证结果，确定所述目标模块的目标布线结果。
可选地，所述根据各走线层的走线轨道的特征信息，确定所述引脚的走线的目标走线层，包括：
根据各走线层的走线轨道的特征信息，确定所述目标模块所在芯片的可用最低走线层，其中，在所述最低走线层以及所述最低走线层之上的走线层中，宏模块和标准模块的走线轨道保持一致；
根据所述可用最低走线层，确定所述目标走线层。
可选地，所述根据所述可用最低走线层，确定所述目标走线层，包括：
将所述最低走线层作为所述目标走线层。
可选地，所述按照所述目标走线层、引脚金属信息以及引脚过孔信息，生成所述引脚的走线的实际布线结果之前，还包括：
确定所述引脚的金属宽度以及金属区域；
根据所述金属区域确定待叠加的同层金属的信息；
确定所述引脚的走线对应的至少一个目标过孔，其中，所述目标过孔的形状以及数量满足预设条件；
所述按照所述目标走线层、引脚金属信息以及引脚过孔信息，生成所述引脚的走线的实际布线结果，包括：
按照所述金属宽度、所述金属区域、所述待叠加的同层金属的信息、所述至少一个目标过孔以及所述目标走线层，生成所述引脚的走线的实际布线结果。
可选地，所述确定所述引脚的金属宽度以及金属区域，包括：
获取所述引脚的位置坐标；
根据所述引脚的位置坐标，计算得到所述引脚的金属宽度以及金属区域。
可选地，所述根据所述金属区域确定待叠加的同层金属的信息，包括：
根据所述金属区域以及预设的宽度约束信息，确定所述同层金属的覆盖区域以及尺寸。
可选地，所述根据所述实际布线结果的验证结果，确定所述目标模块的目标布线结果，包括：
对所述实际布线结果进行设计规则违反验证；
若所述设计规则违反验证的验证结果为存在设计规则违反，则进行布线调整处理，并按照布线调整处理的结果重新生成新的实际布线结果，迭代执行，直至新的实际布线结果的设计规则违反验证的验证结果为不存在设计规则违反，其中，所述布线调整处理包括如下至少一项：调整所述目标走线层、调整所述金属宽度以及所述金属区域、调整所述同层金属的信息、调整所述目标过孔；
若所述设计规则违反验证的验证结果为不存在设计规则违反，则对所述实际布线结果进行引脚的转换时间违反验证，并在所述转换时间违反的验证结果为不存在转换时间违反时，将所述实际布线结果作为所述目标布线结果。
可选地，所述目标走线层为M4层或M4层以上的走线层。
第二方面，本申请实施例还提供了一种芯片的模块引脚布线装置，包括：获取模块、确定模块、生成模块，验证模块；
所述获取模块，用于获取目标模块中引脚的走线；
所述确定模块，用于根据各走线层的走线轨道的特征信息，确定所述引脚的走线的目标走线层；
所述生成模块，用于按照所述目标走线层、引脚金属信息以及引脚过孔信息，生成所述引脚的走线的实际布线结果；
所述验证模块，用于根据所述实际布线结果的验证结果，确定所述目标模块的目标布线结果。
可选地，所述确定模块，具体用于根据各走线层的走线轨道的特征信息，确定所述目标模块所在芯片的可用最低走线层，其中，在所述最低走线层以及所述最低走线层之上的走线层中，宏模块和标准模块的走线轨道保持一致；
根据所述可用最低走线层，确定所述目标走线层。
可选地，所述确定模块，具体用于将所述最低走线层作为所述目标走线层。
可选地，所述获取模块，还用于确定所述引脚的金属宽度以及金属区域；
根据所述金属区域确定待叠加的同层金属的信息；
确定所述引脚的走线对应的至少一个目标过孔，其中，所述目标过孔的形状以及数量满足预设条件；
可选地，所述生成模块，具体用于按照所述金属宽度、所述金属区域、所述待叠加的同层金属的信息、所述至少一个目标过孔以及所述目标走线层，生成所述引脚的走线的实际布线结果。
可选地，所述确定模块，具体用于获取所述引脚的位置坐标；
根据所述引脚的位置坐标，计算得到所述引脚的金属宽度以及金属区域。
可选地，所述确定模块，具体用于根据所述金属区域以及预设的宽度约束信息，确定所述同层金属的覆盖区域以及尺寸。
可选地，所述确定模块，具体用于对所述实际布线结果进行设计规则违反验证；
若所述设计规则违反验证的验证结果为存在设计规则违反，则进行布线调整处理，并按照布线调整处理的结果重新生成新的实际布线结果，迭代执行，直至新的实际布线结果的设计规则违反验证的验证结果为不存在设计规则违反，其中，所述布线调整处理包括如下至少一项：调整所述目标走线层、调整所述金属宽度以及所述金属区域、调整所述同层金属的信息、调整所述目标过孔；
若所述设计规则违反验证的验证结果为不存在设计规则违反，则对所述实际布线结果进行引脚的转换时间违反验证，并在所述转换时间违反的验证结果为不存在转换时间违反时，将所述实际布线结果作为所述目标布线结果。
可选地，所述目标走线层为M4层或M4层以上的走线层。
第三方面，本申请实施例提供了一种电子设备，包括：处理器、存储介质和总线，存储介质存储有处理器可执行的机器可读指令，当电子设备运行时，处理器与存储介质之间通过总线通信，处理器执行机器可读指令，以执行时执行如第一方面中提供的方法的步骤。
第四方面，本申请实施例提供了一种存储介质，该存储介质上存储有计算机程序，该计算机程序被处理器运行时执行如第一方面提供的方法的步骤。
本申请的有益效果是：
本申请提供了一种芯片的模块引脚布线方法、装置、电子设备及存储介质，该方法包括：获取目标模块中引脚的走线；根据各走线层的走线轨道的特征信息，确定引脚的走线的目标走线层；按照目标走线层、引脚金属信息以及引脚过孔信息，生成引脚的走线的实际布线结果；根据实际布线结果的验证结果，确定目标模块的目标布线结果。本方法通过SRAM宏模块和标准单元在各层的走线轨道的特性确定目标走线层，以使得SRAM出PIN绕线时按照目标走线层进行绕线时，由于在目标走线层，SRAM宏模块和标准单元的走线轨道是一致的，从而以目标走线层进行SRAM出PIN绕线时，可降低设计规则违反的概率。另外，通过确定的引脚金属信息进行布线，可满足SRAM在不同工艺之间的出PIN，达到不同工艺的出PIN适配性，且以确定的引脚过孔信息进行布线，可更加充分的利用走线资源。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种半导体器件的结构示意图；
图2为本申请实施例提供的一种芯片的模块引脚布线方法的流程示意图；
图3本申请实施例提供的另一种芯片的模块引脚布线方法的流程示意图；
图4本申请实施例提供的又一种芯片的模块引脚布线方法的流程示意图；
图5本申请实施例提供的另一种芯片的模块引脚布线方法的流程示意图；
图6本申请实施例提供的又一种芯片的模块引脚布线方法的流程示意图；
图7为本申请实施例提供的一种芯片的模块引脚布线方法的完整流程示意图；
图8为本申请实施例提供的一种芯片的模块引脚布线装置的示意图；
图9为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。
另外，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请实施例中将会用到术语“包括”，用于指出其后所声明的特征的存在，但并不排除增加其它的特征。
在介绍本申请的技术方案之前，首先对本申请方案的应用场景进行简单说明，本实施例可应用于芯片布局布线场景中，在布局布线阶段，需要对芯片中宏模块出PIN走线进行布局，以根据布局结果进行工具绕线。
本实施例中所说的目标模块可以指芯片中的宏模块，宏模块例如可以是：SRAM宏模块，静态随机存取存储器（Static Random-Access Memory，SRAM）是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。宏模块也可以是模拟模块，还可以是层次化设计时单独布局布线的子模块。
在布局布线阶段，还可对标准单元进行布局，标准单元可包括反相器、与门、寄存器、选择器、全加器等多种基本单元，每一个标准单元对应着多个不同尺寸（W/L）、不同驱动能力的单元电路，而且不同驱动强度电路都是基本尺寸或最小尺寸的整数倍。可以是预先通过工艺厂商提供的标准单元库获知可以布局的标准单元。
本申请以下实施例中可以SRAM宏模块的出PIN设计进行方法的详细介绍，当然，本方法应用于其他宏模块时，所执行的方法的步骤与应用于SRAM宏模块时类似，可参考对SRAM宏模块的出PIN说明进行理解。
SRAM作为一个宏模块，其有着成百上千个输入输出PIN，这里PIN也即指信号引脚。出于设计本身需求以及成本考虑，SRAM和标准单元常会采用不同的工艺。
对于14nm以下工艺，由于M4以下金属走线track不一致，（track也即指走线轨道，可以约束走线器的走线方向，信号线通常必须走在track上），大量的M1和M2层出PIN连线在有限的空间（SRAM边界到标准单元区域边界）内绕线，极易引发DRC（design rule check，设计规则违反），使得设计收敛的难度加大。
值得说明的是，SRAM出PIN，在物理上，具体是指一段金属从SRAM里面连接到SRAM外面。这一小段金属层，即SRAM出PIN层。
本方法通过提供一种布线方法，布线方法可通过脚本实现，通过将布线方法运行到布局布线工具中，相当于给布局布线工具增加了一些布线上的指向性约束，从而使得运行布局布线工具进行SRAM出PIN绕线时，可减少绕线发生DRC的概率。
如下通过多个实施例对本申请所提供的布线方法进行说明。
图1为本申请实施例提供的一种芯片的结构示意图，如图1所示，该芯片可包括：SRAM宏模块和标准单元，M2、M3、M4均指的为金属层，不同的金属层之间通过过孔连通，虚线1指的为M2层的走线轨道，虚线2指的为M4层的走线轨道，在进行SRAM出PIN时，可基于本方法预先设置好出PIN的目标走线层、以及PIN引脚的金属信息及过孔信息，从而按照所设置好的目标走线层、引脚的金属信息及过孔信息，可完成SRAM出PIN。
图2为本申请实施例提供的一种芯片的模块引脚布线方法的流程示意图；本方法可应用于布局布线工具中，方法的执行主体可以是安装有布局布线工具的电子设备。如图2所示，该方法包括：
S101、获取目标模块中引脚的走线。
可选地，这里的目标模块可以指上述所列举的可能的宏模块，或者也可以是标准单元。可应用本申请实施例的方法进行宏模块出PIN走线的设计，以根据设计的走线方式进行宏模块出PIN绕线时，减少设计规则的违反。
下面具体实施例中将以SRAM宏模块的出PIN布线设计为例进行方法的说明。可选地，可响应用户通过布局布线工具输入的走线抓取指令，获取目标模块中引脚的走线，这里的目标模块可以指一个半导体器件中的一个SRAM宏模块。
然而实际应用中，用于实现某个逻辑的半导体器件可以是由多个SRAM宏模块组成，对于每个SRAM宏模块，均需要设计其出PIN的走线方式，故对每个SRAM均可获取其引脚的走线，其中，可以是获取所有SRAM全部PIN的走线名称。
对于任一SRAM宏模块的布线设计，其所采用的方式是相同的，本实施例中可以是以一个SRAM宏模块出PIN走线的设计进行说明，其他SRAM宏模块出PIN走线设计可参照其实现。
S102、根据各走线层的走线轨道的特征信息，确定引脚的走线的目标走线层。
可选地，这里引脚的走线的目标走线层可以是根据各走线层的走线轨道的特征信息确定，各走线层可包括多种特征信息，例如：走线层的阻抗特性、走线层的金属特性、走线层的地磁吸收能力、走线层的走线轨道特性等。
本实施例中，以各走线层的走线轨道特性来确定目标走线层，通常，不同的走线层其走线轨道特性是不同的，例如：M4层以下的走线层中，SRAM宏模块和标准单元的走线轨道是不一致的，M4层及以上的走线层中，SRAM宏模块和标准单元的走线轨道是一致的，当走线轨道不一致时，走线在SRAM宏模块和标准单元之间绕线时，则容易导致设计规则违反。
基于上述走线层的走线轨道特性，则可确定引脚的走线的目标走线层。
这里的目标走线层可以是多次设置并实际绕线后进行检验调整后所最终确定的走线层。当进行SRAM出PIN绕线时，从所选取的目标走线层进行绕线，可以最大程度上降低绕线违反设计规则的概率，提高了绕线成功率。
S103、按照目标走线层、引脚金属信息以及引脚过孔信息，生成引脚的走线的实际布线结果。
可选地，引脚金属信息可以指引脚区域内所要添加的金属信息以及金属的具体添加方式。引脚过孔信息可以指引脚金属的过孔，这里主要用来约束引脚过孔的形状。通常，集成电路不同金属层之间是由绝缘物质隔开的，不同层金属之间靠金属过孔连接。
上述引脚金属信息以及引脚过孔信息均可以是预先确定的，通过设置引脚金属信息，可满足SRAM在不同工艺之间的出PIN，达到不同工艺的出PIN适配性，而通过设置引脚过孔信息，可充分利用走线资源，在从而可基于上述确定的目标走线层、引脚金属信息以及引脚过孔信息，进行工具绕线，生成引脚的走线的实际布线结果。
S104、根据实际布线结果的验证结果，确定目标模块的目标布线结果。
为了提高方法执行的精确性，上述在得到实际布线结果后，可对实际布线结果进行验证，当验证结果通过时，则可确定当前的实际布线结果即为目标模块的目标布线结果，而当验证结果不通过时，可重复执行上述步骤，也即重新确定目标走线层、引脚金属信息以及引脚过孔信息，并基于新的目标走线层、引脚金属信息以及引脚过孔信息，重新进行绕线，并对绕线结果进行验证，直至验证通过，确定目标模块的目标布线结果。
综上，本实施例提供的芯片的模块引脚布线方法，包括：获取目标模块中引脚的走线；根据各走线层的走线轨道的特征信息，确定引脚的走线的目标走线层；按照目标走线层、引脚金属信息以及引脚过孔信息，生成引脚的走线的实际布线结果；根据实际布线结果的验证结果，确定目标模块的目标布线结果。本方法通过SRAM宏模块和标准单元在各层的走线轨道的特性确定目标走线层，以使得SRAM出PIN绕线时按照目标走线层进行绕线时，由于在目标走线层，SRAM宏模块和标准单元的走线轨道是一致的，从而以目标走线层进行SRAM出PIN绕线时，可降低设计规则违反的概率。另外，通过确定的引脚金属信息进行布线，可满足SRAM在不同工艺之间的出PIN，达到不同工艺的出PIN适配性，且以确定的引脚过孔信息进行布线，可更加充分的利用走线资源。
图3本申请实施例提供的另一种芯片的模块引脚布线方法的流程示意图；可选地，步骤S102中，根据各走线层的走线轨道的特征信息，确定引脚的走线的目标走线层，可以包括：
S201、根据各走线层的走线轨道的特征信息，确定目标模块所在芯片的可用最低走线层，其中，在最低走线层以及最低走线层之上的走线层中，宏模块和标准模块的走线轨道保持一致。
在一种可实现的方式中，所确定的最低走线层可以满足使得SRAM宏模块和标准模块（标准单元）在该最低走线层中的走线轨道保持一致，且最低走线层之上的走线层中SRAM宏模块和标准单的走线轨道也均保持一致。
这里通过举例对走线层的上下关系进行说明。假设SRAM宏模块所在的半导体器件中包括M1、M2、M3、M4、M5五个金属层，那么，以M2层为例，M2以下的金属层则为M1，M2以上的金属层则为M3、M4、M5。
S202、根据可用最低走线层，确定目标走线层。
可选地，在一些情况下，目标走线层可以为该最低走线层，而在另一些情况下，目标走线层也可以为该最低走线层之上的一金属层。具体可根据当前所确定的目标走线层进行绕线后，对绕线结果进行验证，根据验证结果确定最终的目标走线层。
可选地，步骤S202中，根据可用最低走线层，确定目标走线层，可以包括：将最低走线层作为目标走线层。
可选地，当确定最低走线层为目标走线层后，可按照该最低走线层进行出PIN绕线，得到实际布线结果，若对实际布线结果验证成功，则可将最低走线层作为目标走线层。
图4本申请实施例提供的又一种芯片的模块引脚布线方法的流程示意图；可选地，步骤S103中，按照目标走线层、引脚金属信息以及引脚过孔信息，生成引脚的走线的实际布线结果之前，还可包括：
S301、确定引脚的金属宽度以及金属区域。
可选地，用户可通过布局布线工具界面输入坐标抓取指令，以抓取目标SRAM宏模块中所有PIN的位置坐标，通过所抓取的坐标计算可得到PIN引脚的金属宽度和金属长度、以及金属区域。
S302、根据金属区域确定待叠加的同层金属的信息。
这里，同层金属的信息也即指与出PIN层金属属性相同的金属，假设目标出PIN金属为铁金属，那么目标出PIN金属所对应的同层金属信息即为铁金属，也即，需要确定在目标出PIN金属区域内叠加所确定的同层金属。
另外，还可根据上述所确定的出PIN金属的长度信息，确定在出PIN金属区域叠加同层金属的叠加方式，从而将同层金属按照所确定的方式叠加至出PIN金属区域内。
S303、确定引脚的走线对应的至少一个目标过孔，其中，目标过孔的形状以及数量满足预设条件。
可选地，引脚的走线在不同金属层之间进行走线时，可通过设置于不同金属层之间的过孔进行走线，这里可设置目标过孔为预设形状，本实施例中预设形状可以为正方形，且目标过孔的尺寸也需满足一定要求，可设置目标过孔为最小宽度的正方形过孔，且目标过孔的数量在能满足走线需求的前提下尽可能达到最少，以减小孔电阻。
通过上述目标过孔的设置，可充分利用走线资源。
步骤S103中，按照目标走线层、引脚金属信息以及引脚过孔信息，生成引脚的走线的实际布线结果，可以包括：
S304、按照金属宽度、金属区域、待叠加的同层金属的信息、至少一个目标过孔以及目标走线层，生成引脚的走线的实际布线结果。
可选地，可按照上述所确定的出PIN金属的金属宽度、金属区域，在金属区域内叠加该同层金属，同时，不同走线层之间按照所确定的目标过孔设置多个过孔。
在一些实施例中，上述所确定的金属宽度、金属区域、待叠加的同层金属的信息、至少一个目标过孔以及目标走线层可作为布局布线工具的约束性参数，上述参数设置完成后，运行布局布线工具，在出PIN绕线时优先从所确定的目标走线层进行走线，同时，走线过程中各走线在不同走线层之间按照所设置的目标过孔进行走线，从而实现SRAM出PIN。
图5本申请实施例提供的另一种芯片的模块引脚布线方法的流程示意图；可选地，步骤S301中，确定引脚的金属宽度以及金属区域，可以包括：
S401、获取引脚的位置坐标。
这里，可通过布局布线工具输入引脚坐标抓取指令，抓取出PIN金属所占区域的左下角和右上角的坐标。
S402、根据引脚的位置坐标，计算得到引脚的金属宽度以及金属区域。
假设出PIN金属所占区域的左下角坐标为（a1，b1），右上角坐标为（a2，b2），那么，可计算出PIN金属的金属宽度为：b2减去b1，金属长度为：a2减去a1，那么，可进一步计算得到金属区域为：（a2-a1）*（b2-b1）。
可选地，步骤S302中，根据金属区域确定待叠加的同层金属的信息，可以包括：根据金属区域以及预设的宽度约束信息，确定同层金属的覆盖区域以及尺寸。
通常，在出PIN金属的金属区域内叠加同层金属的目的在于，使得出PIN金属可满足SRAM宏模块和标准单元两种不同工艺的最小宽度要求，并完全覆盖出PIN金属。从而在添加可同层金属之后，可满足各种不同工艺之间能够正常走线，以起到不同工艺的适配。
在一种可实现的方式中，在得到的出PIN金属区域上根据同层金属的信息叠加同层金属时，可设置该同层金属的名字为该PIN的走线名字，宽度为SRAM宏模块和标准单元两种不同工艺的最小宽度，长度和出PIN金属长度保持一致，使得可以完全覆盖出PIN金属。
其中，可以通过布局布线工具，输入同层金属添加指令，指定起始点和金属层数、金属宽度，运行指令即可。
图6本申请实施例提供的又一种芯片的模块引脚布线方法的流程示意图；可选地，步骤S104中，根据实际布线结果的验证结果，确定目标模块的目标布线结果，可以包括：
S501、对实际布线结果进行设计规则违反验证。
可选地，基于上述布线约束条件的设置，在设置完成后，运行布局布线工具可自动按照上述所确定的金属宽度、金属区域、待叠加的同层金属的信息、至少一个目标过孔以及目标走线层，进行出PIN绕线。
当绕线完成后，可进行绕线结果检测，其中，可以是对绕线的设计规则违反进行检测，检查按照上述约束条件进行绕线后，是否存在设计规则违反的发生。
S502、若设计规则违反验证的验证结果为存在设计规则违反，则进行布线调整处理，并按照布线调整处理的结果重新生成新的实际布线结果，迭代执行，直至新的实际布线结果的设计规则违反验证的验证结果为不存在设计规则违反。
若存在设计规则违反，则可对上述多个约束条件进行调整，并再次进行绕线。其中，布线调整处理可包括如下至少一项：调整目标走线层、调整金属宽度以及金属区域、调整同层金属的信息、调整目标过孔。
在一些实施例中，调整目标走线层时，可以是由所确定的最低走线层依次向上调整，当前在目标走线层为最低走线层时，验证不通过，那么，可调整目标走线层为最低走线层的上一层，也即，假设最低走线层为M4，则可调整目标走线层为M5，依次执行。
而对于金属宽度及金属区域的调整，可以是适应性的调整出PIN金属的坐标，从而改变金属宽度及金属区域，基于金属宽度及金属区域的改变，同层金属的叠加方式也会适应性改变，而目标过孔的调整可以是调整目标过孔的形状尺寸以及数量。
可选地，基于调整后的各项参数，可重新进行绕线，得到新的绕线结果并再次进行验证，直到验证结果不存在设计规则违反即可验证通过。
S503、若设计规则违反验证的验证结果为不存在设计规则违反，则对实际布线结果进行引脚的转换时间违反验证，并在转换时间违反的验证结果为不存在转换时间违反时，将实际布线结果作为目标布线结果。
另外，在设计规则违反验证通过的情况下，还可进一步地进行引脚转换时间违反，可以利用时序分析工具，检测SRAM出PIN的transition（引脚的转换时间）是否有违反，这主要是因为相对常用方案，增加了较多的过孔，而过孔的电阻一般都比较大。当引脚转换时间违反验证同样通过后，则可结束绕线，SRAM出PIN结束。
可选地，目标走线层为M4层或M4层以上的走线层。
在不同工艺下，由于M3层及以下，SRAM宏模块和标准单元区域的走线轨道并不一致，直接从M3层以下接线出来，在临近标准单元区域位置处，极易产生设计规则违反。而M4层及以上，SRAM宏模块和标准单元的走线轨道是一致的，金属走线不易产生设计规则违反。
基于此，本申请方案中，所确定的最低走线层可以为M4层，那么，目标走线层则可以为M4层或M4层以上的走线层。
图7为本申请实施例提供的一种芯片的模块引脚布线方法的完整流程示意图；如图7所示，方法可包括：
S701、获取目标模块中引脚的走线；
S702、确定引脚的金属宽度以及金属区域；
S703、根据金属区域以及预设的宽度约束信息，确定同层金属的覆盖区域以及尺寸，并在引脚的金属区域内叠加同层金属；
S704、确定目标走线层以及引脚的过孔信息；
S705、按照目标走线层以及过孔信息进行工具绕线；
S706、对绕线结果进行验证，检测是否有设计规则违反，若是，则执行步骤S703；若否则执行步骤S707；
S707、检测是否有引脚的转换时间违反，若是，则执行步骤S708，若否则结束；
S708、修复引脚的转换时间。
需要说明的是，上述步骤S701- S708的具体执行方式均以在前述实施例中进行了详细说明，此处不再赘述。
综上所述，本申请提供的芯片的模块引脚布线方法，包括：获取目标模块中引脚的走线；根据各走线层的走线轨道的特征信息，确定引脚的走线的目标走线层；按照目标走线层、引脚金属信息以及引脚过孔信息，生成引脚的走线的实际布线结果；根据实际布线结果的验证结果，确定目标模块的目标布线结果。本方法通过SRAM宏模块和标准单元在各层的走线轨道的特性确定目标走线层，以使得SRAM出PIN绕线时按照目标走线层进行绕线时，由于在目标走线层，SRAM宏模块和标准单元的走线轨道是一致的，从而以目标走线层进行SRAM出PIN绕线时，可降低设计规则违反的概率。另外，通过确定的引脚金属信息进行布线，可满足SRAM在不同工艺之间的出PIN，达到不同工艺的出PIN适配性，且以确定的引脚过孔信息进行布线，可更加充分的利用走线资源。
下述对用以执行本申请所提供的芯片的模块引脚布线方法的装置、设备及存储介质等进行说明，其具体的实现过程以及技术效果参见上述，下述不再赘述。
图8为本申请实施例提供的一种芯片的模块引脚布线装置的示意图，该芯片的模块引脚布线装置实现的功能对应上述方法执行的步骤。该装置可以理解为终端设备，或者服务器，或服务器的处理器，也可以理解为独立于上述服务器或处理器之外的在服务器控制下实现本申请功能的组件，如图8所示，该装置可包括：获取模块810、确定模块820、生成模块830，验证模块840；
获取模块810，用于获取目标模块中引脚的走线；
确定模块820，用于根据各走线层的走线轨道的特征信息，确定引脚的走线的目标走线层；
生成模块830，用于按照目标走线层、引脚金属信息以及引脚过孔信息，生成引脚的走线的实际布线结果；
验证模块840，用于根据实际布线结果的验证结果，确定目标模块的目标布线结果。
可选地，确定模块820，具体用于确定目标模块所在芯片的可用最低走线层，其中，在最低走线层以及最低走线层之上的走线层中，宏模块和标准模块的走线轨道保持一致；
根据可用最低走线层，确定目标走线层。
可选地，确定模块820，具体用于将最低走线层作为目标走线层。
可选地，获取模块810，还用于确定引脚的金属宽度以及金属区域；
根据金属区域确定待叠加的同层金属的信息；
确定引脚的走线对应的至少一个目标过孔，其中，目标过孔的形状以及数量满足预设条件；
可选地，生成模块830，具体用于按照金属宽度、金属区域、待叠加的同层金属的信息、至少一个目标过孔以及目标走线层，生成引脚的走线的实际布线结果。
可选地，确定模块820，具体用于获取引脚的位置坐标；
根据引脚的位置坐标，计算得到引脚的金属宽度以及金属区域。
可选地，确定模块820，具体用于根据金属区域以及预设的宽度约束信息，确定同层金属的覆盖区域以及尺寸。
可选地，确定模块820，具体用于对实际布线结果进行设计规则违反验证；
若设计规则违反验证的验证结果为存在设计规则违反，则进行布线调整处理，并按照布线调整处理的结果重新生成新的实际布线结果，迭代执行，直至新的实际布线结果的设计规则违反验证的验证结果为不存在设计规则违反，其中，布线调整处理包括如下至少一项：调整目标走线层、调整金属宽度以及金属区域、调整同层金属的信息、调整目标过孔；
若设计规则违反验证的验证结果为不存在设计规则违反，则对实际布线结果进行引脚的转换时间违反验证，并在转换时间违反的验证结果为不存在转换时间违反时，将实际布线结果作为目标布线结果。
可选地，目标走线层为M4层或M4层以上的走线层。
上述装置用于执行前述实施例提供的方法，其实现原理和技术效果类似，在此不再赘述。
以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路（Application Specific Integrated Circuit，简称ASIC），或，一个或多个微处理器（digital singnal processor，简称DSP），或，一个或者多个现场可编程门阵列（Field Programmable Gate Array，简称FPGA）等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器（CentralProcessing Unit，简称CPU）或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统（system-on-a-chip，简称SOC）的形式实现。
上述模块可以经由有线连接或无线连接彼此连接或通信。有线连接可以包括金属线缆、光缆、混合线缆等，或其任意组合。无线连接可以包括通过LAN、WAN、蓝牙、ZigBee、或NFC等形式的连接，或其任意组合。 两个或更多个模块可以组合为单个模块，并且任何一个模块可以分成两个或更多个单元。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考方法实施例中的对应过程，本申请中不再赘述。
图9为本申请实施例提供的一种电子设备的结构示意图，该设备可以是具备数据处理功能的计算设备。
该设备可包括：处理器801、存储器802。
存储器802用于存储程序，处理器801调用存储器802存储的程序，以执行上述方法实施例。具体实现方式和技术效果类似，这里不再赘述。
其中，存储器802存储有程序代码，当程序代码被处理器801执行时，使得处理器801执行本说明书上述“示例性方法”部分中描述的根据本申请各种示例性实施方式的方法中的各种步骤。
处理器801可以是通用处理器，例如中央处理器（CPU）、数字信号处理器（DigitalSignal Processor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器802作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器可以包括至少一种类型的存储介质，例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器（Random Access Memory，RAM）、静态随机访问存储器（Static Random Access Memory，SRAM）、可编程只读存储器（Programmable Read Only Memory，PROM）、只读存储器（Read Only Memory，ROM）、带电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）、磁性存储器、磁盘、光盘等等。存储器是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。本申请实施例中的存储器802还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序指令和/或数据。
可选地，本申请还提供一种程序产品，例如计算机可读存储介质，包括程序，该程序在被处理器执行时用于执行上述方法实施例。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器（英文：processor）执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（英文：Read-Only Memory，简称：ROM）、随机存取存储器（英文：Random Access Memory，简称：RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
Claims (11)
1.一种芯片的模块引脚布线方法，其特征在于，包括：
获取目标模块中引脚的走线；
根据各走线层的走线轨道的特征信息，确定所述引脚的走线的目标走线层；
按照所述目标走线层、引脚金属信息以及引脚过孔信息，生成所述引脚的走线的实际布线结果；
根据所述实际布线结果的验证结果，确定所述目标模块的目标布线结果。
2.根据权利要求1所述的方法，其特征在于，所述根据各走线层的走线轨道的特征信息，确定所述引脚的走线的目标走线层，包括：
根据各走线层的走线轨道的特征信息，确定所述目标模块所在芯片的可用最低走线层，其中，在所述最低走线层以及所述最低走线层之上的走线层中，宏模块和标准模块的走线轨道保持一致；
根据所述可用最低走线层，确定所述目标走线层。
3.根据权利要求2所述的方法，其特征在于，所述根据所述可用最低走线层，确定所述目标走线层，包括：
将所述最低走线层作为所述目标走线层。
4.根据权利要求1所述的方法，其特征在于，所述按照所述目标走线层、引脚金属信息以及引脚过孔信息，生成所述引脚的走线的实际布线结果之前，还包括：
确定所述引脚的金属宽度以及金属区域；
根据所述金属区域确定待叠加的同层金属的信息；
确定所述引脚的走线对应的至少一个目标过孔，其中，所述目标过孔的形状以及数量满足预设条件；
所述按照所述目标走线层、引脚金属信息以及引脚过孔信息，生成所述引脚的走线的实际布线结果，包括：
按照所述金属宽度、所述金属区域、所述待叠加的同层金属的信息、所述至少一个目标过孔以及所述目标走线层，生成所述引脚的走线的实际布线结果。
5.根据权利要求4所述的方法，其特征在于，所述确定所述引脚的金属宽度以及金属区域，包括：
获取所述引脚的位置坐标；
根据所述引脚的位置坐标，计算得到所述引脚的金属宽度以及金属区域。
6.根据权利要求4所述的方法，其特征在于，所述根据所述金属区域确定待叠加的同层金属的信息，包括：
根据所述金属区域以及预设的宽度约束信息，确定所述同层金属的覆盖区域以及尺寸。
7.根据权利要求4-6任一项所述的方法，其特征在于，所述根据所述实际布线结果的验证结果，确定所述目标模块的目标布线结果，包括：
对所述实际布线结果进行设计规则违反验证；
若所述设计规则违反验证的验证结果为存在设计规则违反，则进行布线调整处理，并按照布线调整处理的结果重新生成新的实际布线结果，迭代执行，直至新的实际布线结果的设计规则违反验证的验证结果为不存在设计规则违反，其中，所述布线调整处理包括如下至少一项：调整所述目标走线层、调整所述金属宽度以及所述金属区域、调整所述同层金属的信息、调整所述目标过孔；
若所述设计规则违反验证的验证结果为不存在设计规则违反，则对所述实际布线结果进行引脚的转换时间违反验证，并在所述转换时间违反的验证结果为不存在转换时间违反时，将所述实际布线结果作为所述目标布线结果。
8.根据权利要求7所述的方法，其特征在于，所述目标走线层为M4层或M4层以上的走线层。
9.一种芯片的模块引脚布线装置，其特征在于，包括：获取模块、确定模块、生成模块，验证模块；
所述获取模块，用于获取目标模块中引脚的走线；
所述确定模块，用于根据各走线层的走线轨道的特征信息，确定所述引脚的走线的目标走线层；
所述生成模块，用于按照所述目标走线层、引脚金属信息以及引脚过孔信息，生成所述引脚的走线的实际布线结果；
所述验证模块，用于根据所述实际布线结果的验证结果，确定所述目标模块的目标布线结果。
10.一种电子设备，其特征在于，包括：处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的程序指令，当电子设备运行时，所述处理器与所述存储介质之间通过总线通信，所述处理器执行所述程序指令，以执行时执行如权利要求1至8任一所述的芯片的模块引脚布线方法的步骤。
11.一种计算机可读存储介质，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行如权利要求1至8任一所述的芯片的模块引脚布线方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210677419.5A CN114781318B (zh) | 2022-06-16 | 2022-06-16 | 芯片的模块引脚布线方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210677419.5A CN114781318B (zh) | 2022-06-16 | 2022-06-16 | 芯片的模块引脚布线方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114781318A true CN114781318A (zh) | 2022-07-22 |
| CN114781318B CN114781318B (zh) | 2022-09-13 |
Family
ID=82421404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210677419.5A Active CN114781318B (zh) | 2022-06-16 | 2022-06-16 | 芯片的模块引脚布线方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114781318B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115081386A (zh) * | 2022-08-11 | 2022-09-20 | 飞腾信息技术有限公司 | 一种集成电路的布线优化方法、优化装置和相关设备 |
| CN115329713A (zh) * | 2022-10-13 | 2022-11-11 | 飞腾信息技术有限公司 | 一种布局模块、生成布线文件以及布线的方法、装置 |
| CN115496028A (zh) * | 2022-09-23 | 2022-12-20 | 北京百度网讯科技有限公司 | 尺寸信息输出方法、装置及电子设备 |
| CN115758983A (zh) * | 2022-11-14 | 2023-03-07 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
| CN116011388A (zh) * | 2023-03-22 | 2023-04-25 | 苏州浪潮智能科技有限公司 | 电路板的绕线方法、装置、存储介质及电子设备 |
| CN116976272A (zh) * | 2023-09-21 | 2023-10-31 | 华芯巨数(杭州)微电子有限公司 | 一种集成电路设计优化布线方法、电子设备及存储介质 |
| CN117038667A (zh) * | 2023-08-18 | 2023-11-10 | 合芯科技(苏州)有限公司 | 用于提高引线引出效能的版图结构和布线方法 |
| CN117391038A (zh) * | 2023-10-23 | 2024-01-12 | 北京市合芯数字科技有限公司 | 芯片版图的金属栈空间信息划分方法及芯片 |
| CN117422042A (zh) * | 2023-11-08 | 2024-01-19 | 广芯微电子（广州）股份有限公司 | 一种梳齿状绕线阻挡层的设计方法及装置 |
| CN118265228A (zh) * | 2024-05-31 | 2024-06-28 | 苏州元脑智能科技有限公司 | 背板pcb设计方法、装置、背板pcb、设备及介质 |
| CN118504511A (zh) * | 2024-07-16 | 2024-08-16 | 芯行纪科技有限公司 | 走线位置调整方法、计算机设备及存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190332738A1 (en) * | 2018-04-25 | 2019-10-31 | International Business Machines Corporation | Semiconductor process modeling to enable skip via in place and route flow |
| CN111540735A (zh) * | 2020-05-09 | 2020-08-14 | 安徽省东科半导体有限公司 | 一种提升芯片硬宏供电能力的方法 |
| CN111581908A (zh) * | 2020-05-09 | 2020-08-25 | 安徽省东科半导体有限公司 | 一种提升芯片硬宏供电可靠性的方法 |
| CN113591430A (zh) * | 2021-08-04 | 2021-11-02 | 北京华大九天科技股份有限公司 | 检测版图布线线网违例的方法 |
| CN114386356A (zh) * | 2020-10-16 | 2022-04-22 | Oppo广东移动通信有限公司 | 芯片设计的布线方法及装置、设备、存储介质 |
| CN114417771A (zh) * | 2020-10-28 | 2022-04-29 | Oppo广东移动通信有限公司 | 芯片电路的布局方法、电路设计方法、装置、设备及介质 |
-
2022
- 2022-06-16 CN CN202210677419.5A patent/CN114781318B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190332738A1 (en) * | 2018-04-25 | 2019-10-31 | International Business Machines Corporation | Semiconductor process modeling to enable skip via in place and route flow |
| CN111540735A (zh) * | 2020-05-09 | 2020-08-14 | 安徽省东科半导体有限公司 | 一种提升芯片硬宏供电能力的方法 |
| CN111581908A (zh) * | 2020-05-09 | 2020-08-25 | 安徽省东科半导体有限公司 | 一种提升芯片硬宏供电可靠性的方法 |
| WO2021227372A1 (zh) * | 2020-05-09 | 2021-11-18 | 东科半导体(安徽)股份有限公司 | 一种提升芯片硬宏供电能力的方法 |
| CN114386356A (zh) * | 2020-10-16 | 2022-04-22 | Oppo广东移动通信有限公司 | 芯片设计的布线方法及装置、设备、存储介质 |
| CN114417771A (zh) * | 2020-10-28 | 2022-04-29 | Oppo广东移动通信有限公司 | 芯片电路的布局方法、电路设计方法、装置、设备及介质 |
| CN113591430A (zh) * | 2021-08-04 | 2021-11-02 | 北京华大九天科技股份有限公司 | 检测版图布线线网违例的方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115081386A (zh) * | 2022-08-11 | 2022-09-20 | 飞腾信息技术有限公司 | 一种集成电路的布线优化方法、优化装置和相关设备 |
| CN115496028A (zh) * | 2022-09-23 | 2022-12-20 | 北京百度网讯科技有限公司 | 尺寸信息输出方法、装置及电子设备 |
| CN115329713A (zh) * | 2022-10-13 | 2022-11-11 | 飞腾信息技术有限公司 | 一种布局模块、生成布线文件以及布线的方法、装置 |
| CN115329713B (zh) * | 2022-10-13 | 2023-02-03 | 飞腾信息技术有限公司 | 一种布局模块、生成布线文件以及布线的方法、装置 |
| CN115758983A (zh) * | 2022-11-14 | 2023-03-07 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
| CN115758983B (zh) * | 2022-11-14 | 2023-10-20 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
| CN116011388A (zh) * | 2023-03-22 | 2023-04-25 | 苏州浪潮智能科技有限公司 | 电路板的绕线方法、装置、存储介质及电子设备 |
| WO2024193088A1 (zh) * | 2023-03-22 | 2024-09-26 | 苏州元脑智能科技有限公司 | 电路板的绕线方法、装置、非易失性可读存储介质及电子设备 |
| CN117038667A (zh) * | 2023-08-18 | 2023-11-10 | 合芯科技(苏州)有限公司 | 用于提高引线引出效能的版图结构和布线方法 |
| CN117038667B (zh) * | 2023-08-18 | 2024-01-26 | 合芯科技(苏州)有限公司 | 用于提高引线引出效能的版图结构和布线方法 |
| CN116976272B (zh) * | 2023-09-21 | 2023-12-22 | 华芯巨数(杭州)微电子有限公司 | 一种集成电路设计优化布线方法、电子设备及存储介质 |
| CN116976272A (zh) * | 2023-09-21 | 2023-10-31 | 华芯巨数(杭州)微电子有限公司 | 一种集成电路设计优化布线方法、电子设备及存储介质 |
| CN117391038A (zh) * | 2023-10-23 | 2024-01-12 | 北京市合芯数字科技有限公司 | 芯片版图的金属栈空间信息划分方法及芯片 |
| CN117391038B (zh) * | 2023-10-23 | 2024-05-14 | 北京市合芯数字科技有限公司 | 芯片版图的金属栈空间信息划分方法及芯片 |
| CN117422042A (zh) * | 2023-11-08 | 2024-01-19 | 广芯微电子（广州）股份有限公司 | 一种梳齿状绕线阻挡层的设计方法及装置 |
| CN118265228A (zh) * | 2024-05-31 | 2024-06-28 | 苏州元脑智能科技有限公司 | 背板pcb设计方法、装置、背板pcb、设备及介质 |
| CN118504511A (zh) * | 2024-07-16 | 2024-08-16 | 芯行纪科技有限公司 | 走线位置调整方法、计算机设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114781318B (zh) | 2022-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114781318B (zh) | 芯片的模块引脚布线方法、装置、电子设备及存储介质 | |
| WO2022266906A1 (zh) | 一种集成电路的版图生成方法及装置 | |
| US10553574B2 (en) | Standard cell for removing routing interference between adjacent pins and device including the same | |
| US8418115B1 (en) | Routability based placement for multi-die integrated circuits | |
| US9740815B2 (en) | Electromigration-aware integrated circuit design methods and systems | |
| US20190034578A1 (en) | System for manufacturing a semiconductor device | |
| US9454633B2 (en) | Via placement within an integrated circuit | |
| WO2024193088A1 (zh) | 电路板的绕线方法、装置、非易失性可读存储介质及电子设备 | |
| US20220215152A1 (en) | Generation of layout including power delivery network | |
| CN115989576A (zh) | 电路版图的识别方法及识别设备 | |
| US20130212549A1 (en) | Cell routability prioritization | |
| CN114444426A (zh) | 芯片设计方法、装置、存储介质及电子设备 | |
| US8667454B1 (en) | System, method, and computer program product for optimizing pins | |
| CN106897504B (zh) | 对ip模块进行开发形成参数化单元的方法 | |
| CN115828801A (zh) | 一种功率器件版图的设计方法和系统 | |
| JP2006155119A (ja) | Ｌｓｉ物理設計方法、プログラム及び装置 | |
| JPH10173058A (ja) | 配置配線方法 | |
| JP2001257265A (ja) | 配線設計方法及び設計支援装置 | |
| CN111950228A (zh) | 布线方法、装置、设备及存储介质 | |
| US8448125B2 (en) | Method and apparatus for checking current density limitation | |
| JP2000057175A (ja) | 半導体集積回路装置の自動配線方式 | |
| CN112859982B (zh) | 用于芯片的自适应电压与频率调节的测试电路的实现方法 | |
| CN103164565A (zh) | 一种自动生成天线规则测试向量的方法 | |
| CN116976272B (zh) | 一种集成电路设计优化布线方法、电子设备及存储介质 | |
| US8966418B2 (en) | Priority based layout versus schematic (LVS) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |