CN112859982B - 用于芯片的自适应电压与频率调节的测试电路的实现方法 - Google Patents

Abstract

一种用于芯片的自适应电压与频率调节的测试电路的实现方法，测试电路包括至少一个金属绕线路径，至少一个金属绕线路径包括第一金属绕线路径，该实现方法包括：在芯片的测试区域中创建第一金属绕线路径包括的第一中心单元；在第一中心单元的周围创建第一金属绕线路径包括的多个第一中间单元；从第一中心单元出发经过多个第一中间单元后再回到第一中心单元，以围绕第一中心单元完成对第一金属绕线路径的绕线操作，从而创建用于连接第一金属绕线路径包括的各个单元的多条金属走线；第一金属绕线路径经过芯片的多个金属层。本公开的实施例提供的实现方法可以提高在芯片中实现测试电路的效率。

Description

用于芯片的自适应电压与频率调节的测试电路的实现方法

技术领域

本公开的实施例涉及一种用于芯片的自适应电压与频率调节的测试电路的实现方法、用于芯片的自适应电压与频率调节方法、用于芯片的自适应电压与频率调节的测试电路的实现装置、用于芯片的自适应电压与频率调节装置、用于芯片的自适应电压与频率调节设备以及存储介质。

背景技术

CMOS(Complementary Metal Oxide Semiconductor)工艺为芯片制造带来了性能和功耗的大幅提升，但随着晶体管尺寸的逐步缩减，靠缩小晶体管提升芯片性能的方式已经接近极限，并且会导致研发费用的大幅提高。为了使得芯片的性能与功耗的平衡达到最佳效果，越来越多的制造商开始采用自适应电压与频率调节方法来动态调整芯片的工作电压。

发明内容

本公开至少一实施例提供一种用于芯片的自适应电压与频率调节的测试电路的实现方法，所述测试电路包括至少一个金属绕线路径，所述至少一个金属绕线路径包括第一金属绕线路径，所述实现方法包括：在所述芯片的测试区域中创建所述第一金属绕线路径包括的第一中心单元；在所述第一中心单元的周围创建所述第一金属绕线路径包括的多个第一中间单元；从所述第一中心单元出发经过所述多个第一中间单元后再回到所述第一中心单元，以围绕所述第一中心单元完成对所述第一金属绕线路径的绕线操作，从而创建用于连接所述第一金属绕线路径包括的各个单元的多条金属走线；所述第一金属绕线路径经过所述芯片的多个金属层。

例如，在本公开至少一实施例提供的实现方法中，在所述第一中心单元的周围创建所述多个第一中间单元，包括：获取所述第一金属绕线路径的总绕线长度以及总绕线圈数；根据所述总绕线长度以及所述总绕线圈数计算最靠近所述第一中心单元的第一圈绕线的边长并记为第一边长，以及计算相邻的两圈绕线之间在第一方向上的距离并记为第一距离；以及根据所述第一边长以及所述第一距离自动创建所述多个第一中间单元；所述第一方向为在所述绕线操作中用于创建所述多条金属走线所采用的横向方向或纵向方向。

例如，在本公开至少一实施例提供的实现方法中，获取所述第一金属绕线路径的总绕线长度以及总绕线圈数，包括：根据绕线规则、所述第一金属绕线路径的绕线总延时以及所述多个金属层的电学参数计算获得所述第一金属绕线路径的总绕线长度；以及获取预先设置的总绕线圈数。

例如，在本公开至少一实施例提供的实现方法中，所述绕线规则包括：所述第一金属绕线路径需要经过的金属层以及所述第一金属绕线路径分别在不同金属层中的绕线宽度。

例如，在本公开至少一实施例提供的实现方法中，在所述第一中心单元的周围创建所述多个第一中间单元，还包括：响应于所述多个第一中间单元在所述测试区域中所围成的面积大于预设值，调整所述总绕线圈数直到使得所述多个第一中间单元的在所述测试区域中所围成的面积小于等于所述预设值。

例如，在本公开至少一实施例提供的实现方法中，所述多个第一中间单元围绕所述第一中心单元呈菱形分布，所述多个第一中间单元中相邻连接的两个第一中间单元的连线与所述第一方向相交。

例如，在本公开至少一实施例提供的实现方法中，所述至少一个金属绕线路径还包括第二金属绕线路径，所述实现方法还包括：在所述测试区域中创建所述第二金属绕线路径包括的第二中心单元；在所述第二中心单元的周围创建所述第二金属绕线路径包括的多个第二中间单元；从所述第二中心单元出发经过所述多个第二中间单元后再回到所述第二中心单元，以围绕所述第二中心单元完成对所述第二金属绕线路径的绕线操作，从而创建用于连接所述第二金属绕线路径包括的各个单元的多条金属走线；所述第二金属绕线路径经过所述芯片的多个金属层，所述第一金属绕线路径包括的多条金属走线分别在对应的金属层中的长度之间的比例为第一比例，所述第二金属绕线路径包括的多条金属走线分别在对应的金属层中的长度之间的比例为第二比例，所述第一比例与所述第二比例不同。

例如，本公开至少一实施例提供的实现方法还包括：在所述芯片中选取一个绕线资源空闲的区域作为所述测试区域。

例如，在本公开至少一实施例提供的实现方法中，在完成所述绕线操作后，所述实现方法还包括：固定所述多条金属走线以避免其它操作对所述多条金属走线造成影响。

本公开至少一实施例还提供一种用于芯片的自适应电压与频率调节方法，包括：采用本公开的实施例提供的任一实现方法在所述芯片中实现测试电路；对所述测试电路进行延时测试以获得所述芯片的工作频率；以及根据所述芯片的工作频率对所述芯片的工作电压进行调节。

例如，在本公开至少一实施例提供的方法中，对所述测试电路进行延时测试以获得所述芯片的工作频率，包括：对所述测试电路中的多条金属绕线路径进行延时测试以获得多个延时数据，并对多个延时数据取平均值，然后根据所述平均值确定所述芯片的工作频率。

本公开至少一实施例还提供一种用于芯片的自适应电压与频率调节的测试电路的实现装置，所述测试电路包括至少一个金属绕线路径，所述至少一个金属绕线路径包括第一金属绕线路径，所述实现装置包括：第一创建模块，被配置为在所述芯片的测试区域中创建所述第一金属绕线路径包括的第一中心单元；第二创建模块，被配置为在所述第一中心单元的周围创建所述第一金属绕线路径包括的多个第一中间单元；以及绕线模块，被配置为从所述第一中心单元出发经过所述多个第一中间单元后再回到所述第一中心单元，以围绕所述第一中心单元完成对所述第一金属绕线路径的绕线操作，从而创建用于连接所述第一金属绕线路径包括的各个单元的多条金属走线；所述第一金属绕线路径经过所述芯片的多个金属层。

例如，在本公开至少一实施例提供的实现装置中，所述第二创建模块包括：获取模块，被配置为获取所述第一金属绕线路径的总绕线长度以及总绕线圈数；计算模块，被配置为根据所述总绕线长度以及所述总绕线圈数计算最靠近所述第一中心单元的第一圈绕线的边长并记为第一边长，以及计算相邻的两圈绕线之间在第一方向上的距离并记为第一距离；以及创建子模块，被配置为根据所述第一边长以及所述第一距离自动创建所述多个第一中间单元；所述第一方向为在所述绕线操作中用于创建所述多条金属走线所采用的横向方向或纵向方向。

本公开至少一实施例还提供一种用于芯片的自适应电压与频率调节装置，包括：实现模块，被配置为采用本公开的实施例提供的任一实现方法在所述芯片中实现测试电路；测试模块，被配置为对所述测试电路进行延时测试以获得所述芯片的工作频率；以及调节模块，被配置为根据所述芯片的工作频率对所述芯片的工作电压进行调节。

本公开至少一实施例还提供一种用于芯片的自适应电压与频率调节设备，包括：处理器；存储器，包括一个或多个计算机程序模块；所述一个或多个计算机程序模块被存储在所述存储器中并被配置为由所述处理器执行，所述一个或多个计算机程序模块包括用于实现本公开的实施例提供的任一方法。

本公开至少一实施例还提供一种存储介质，用于存储非暂时性计算机可读指令，当所述非暂时性计算机可读指令由计算机执行时可以实现本公开的实施例提供的任一方法。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种芯片设计的流程图；

图2为本公开的至少一实施例提供的一种用于芯片的自适应电压与频率调节的测试电路的实现方法的流程图；

图3为本公开的至少一实施例中的一种芯片的示意图；

图4为本公开的至少一实施例提供的一种第一金属绕线路径的示意图；

图5为本公开的至少一实施例提供的一种关于图2中的实现方法的步骤S102的流程图；

图6为本公开的至少一实施例提供的一种关于金属走线布局的示意图；

图7为本公开的至少一实施例提供的另一种第一金属绕线路径的示意图；

图8为本公开的至少一实施例提供的关于菱形分布与矩形分布的对比示意图；

图9为本公开的至少一实施例提供的另一种用于芯片的自适应电压与频率调节的测试电路的实现方法的流程图；

图10为本公开的至少一实施例提供的一种第二金属绕线路径的示意图；

图11为本公开的至少一实施例提供的一种用于芯片的自适应电压与频率调节方法的流程图；

图12为本公开的至少一实施例提供的一种用于芯片的自适应电压与频率调节的测试电路的实现装置的示意框图；

图13为本公开的至少一实施例提供的一种第二创建模块的示意框图；

图14为本公开的至少一实施例提供的一种用于芯片的自适应电压与频率调节装置的示意框图；

图15为本公开的至少一实施例提供的一种用于芯片的自适应电压与频率调节设备的示意框图；

图16为本公开的至少一实施例提供的一种用于芯片的自适应电压与频率调节设备的示意框图；以及

图17为本公开的至少一实施例提供的一种存储介质的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

通常集成电路设计(芯片设计)是基于电子设计自动化工具(EDA)实现的，也就是说集成电路设计的各个步骤都是由芯片设计人员在计算机上使用各种EDA工具来完成的。集成电路设计的流程分为前端设计和后端设计两大阶段，前端设计包括系统级设计、寄存器传输级(Register Transfer Level，RTL)设计、RTL仿真、硬件原型验证、电路综合等步骤，而后端设计则包括版图设计、物理验证以及后仿真等步骤。

图1为一种芯片设计流程的示意图。如图1所示，芯片设计流程包括步骤S01至步骤S11。

步骤S01：架构定义。架构定义包括系统描述以及行为级(Behavioral)描述。通常会采用高级计算机语言(例如C语言和专门用于集成电路系统设计的System C语言)对整个系统进行建模，此时考虑对各个模块的功能进行描述，以反映该模块的行为功能。

步骤S02：RTL设计。RTL设计利用硬件描述语言(能够描述逻辑器件的语言，如Verilog HDL语言)对组合逻辑器件和时序逻辑器件进行以寄存器之间的传输为基础的描述。例如，可以将复杂系统划分为子系统，然后分别处理。

步骤S03：RTL仿真调试。为了保证RTL设计的功能正确，进行RTL级仿真波形调试。

步骤S04：判断RTL仿真波形调试过程中是否发生功能错误。

步骤S05：物理实现。在物理实现过程中，对RTL设计进行物理设计，包括逻辑综合，布局布线等。在物理设计后会得到最终的门级网表。

步骤S06：门级网表仿真调试。

步骤S07：判断门级网表仿真波形调试过程中是否发生功能错误或时序错误。

步骤S08：原型设计(FPGA/Emulation)。将RTL设计放到FPGA(Field ProgrammableGate Array，现场可编程门阵列)或者Emulator(模拟器)上做原型设计验证。例如，RTL设计放到FPGA做原型设计验证可以利用FPGA编程加载多个独立的基本元器件(例如晶体管、电阻、电感、电容等)，这些元器件之间相互连接，形成所需的实际硬件电路，从而验证是否可以实现设计预期的功能。

步骤S09：原型设计仿真调试。

步骤S10：判断原型设计仿真调试过程中是否发生功能错误。

步骤S11：流片。流片过程包括当原型设计仿真和门级网表仿真都通过后，将芯片设计文件交由集成电路制造工厂进行制版、生产。例如，后端物理实现工具(例如Place&Route(PR)工具)将门级网表作为输入生成GDSII文件，GDSII文件用于芯片制造。

由于芯片在制造过程中存在工艺误差，所以即使是同一批次制造出来的芯片也都有自己独特的特性，从而导致多个芯片要达到相同的工作频率，有的芯片所需要的工作电压可能会比其它芯片低；或者，在相同的工作电压条件下，有的芯片能达到更高的工作频率，而有的芯片可能无法正常工作。因此，为了补偿芯片制造过程中的工艺误差以使得芯片的性能与功耗的平衡达到最佳效果，例如，可以采用一种自适应电压与频率调节方法来动态调整芯片的工作电压。

自适应电压与频率调节方法的目标是通过芯片上的硬件机制对芯片的工作电压进行动态调整，例如，在芯片工作时对节点温度和工作频率进行实时测量，然后根据测量结果实时调整工作电压，从而确保芯片工作在最佳状态；这种方法通过减小不必要的高范围的工作电压从而降低不需要的功耗开销，达到这一效果的实质是降低了芯片在制造过程中的工艺误差带来的影响。

实施上述自适应电压与频率调节方法需要在芯片工作的过程中获得芯片的工作频率，例如，一种方法是在芯片的部分区域内实现一个测试电路，然后在芯片工作时可以对该测试电路进行测试从而获得该芯片对应的工作频率，从而实施上述自适应电压与频率调节方法。

例如，芯片中的各个模块中的路径均是由逻辑单元以及连接逻辑单元的金属走线构成的，一个路径的延时包括了逻辑单元的延时以及金属走线的延时。随着芯片制造的工艺尺寸不断缩小，金属走线的延时在路径的延时中所占的比重越来越大。所以，如果想获得更接近于芯片真实的工作频率，则上述测试电路需要包括可以测试金属走线延时的金属绕线路径，例如，该金属绕线路径可以包括芯片的多个金属层中的多条金属走线，通过对该金属绕线路径进行测试可以提取不同的金属层在芯片工作时的特性，从而可以更准确地获得芯片的工作频率。

在一种金属绕线路径的实现方法中，设计人员需要根据经验进行绕线操作，而且可能需要多次绕线操作才能实现满足设计要求的金属绕线路径；当需要实现多个金属绕线路径时，上述实现方法的效率比较低，而且该实现方法的不确定性比较大。

本公开至少一实施例提供一种用于芯片的自适应电压与频率调节的测试电路的实现方法，测试电路包括至少一个金属绕线路径，至少一个金属绕线路径包括第一金属绕线路径，该实现方法包括：在芯片的测试区域中创建第一金属绕线路径包括的第一中心单元；在第一中心单元的周围创建第一金属绕线路径包括的多个第一中间单元；从第一中心单元出发经过多个第一中间单元后再回到第一中心单元，以围绕第一中心单元完成对第一金属绕线路径的绕线操作，从而创建用于连接第一金属绕线路径包括的各个单元的多条金属走线；第一金属绕线路径经过芯片的多个金属层。

本公开的实施例还提供一种用于芯片的自适应电压与频率调节方法、用于芯片的自适应电压与频率调节的测试电路的实现装置、用于芯片的自适应电压与频率调节装置、用于芯片的自适应电压与频率调节设备以及存储介质。

本公开的实施例提供的方法、装置、设备以及存储介质在芯片中实现测试电路时可以不依赖设计人员的经验，而是采用统一的方法，从而可以提高实现测试电路的效率。在一些实施例中，使得多个中间单元呈菱形分布还可以进一步减少需要采用的中间单元的数量，从而使得实现的金属绕线路径中金属走线的延时所占的比重更大，从而使得根据该测试电路进行测试所得的测试结果更准确。

本公开的至少一实施例提供一种用于芯片的自适应电压与频率调节的测试电路的实现方法10，该实现方法10可以用于在芯片中实现测试电路，从而为后续进行的自适应电压与频率调节方法打下基础。例如，可以在芯片的设计阶段中(例如上述步骤S05中)实施上述实现方法10，后续随着芯片流片的完成即可以真正的在物理上实现该测试电路。

例如，该测试电路包括至少一个金属绕线路径，至少一个金属绕线路径包括第一金属绕线路径，如图2所示，该实现方法10包括以下操作步骤。

步骤S101：在芯片的测试区域中创建第一金属绕线路径包括的第一中心单元。

步骤S102：在第一中心单元的周围创建第一金属绕线路径包括的多个第一中间单元。

步骤S103：从第一中心单元出发经过多个第一中间单元后再回到第一中心单元，以围绕第一中心单元完成对第一金属绕线路径的绕线操作，从而创建用于连接第一金属绕线路径包括的各个单元的多条金属走线。第一金属绕线路径经过芯片的多个金属层。

例如，如图3所示，芯片100包括工作区域WR以及不同于工作区域WR的测试区域TR。例如，工作区域WR为芯片100完成自身功能所需的区域，例如在工作区域WR中设置有多个模块，每个模块中都设置有一个或多个单元(例如功能单元)以及多个单元之间的金属走线，多个模块之间相互配合以实现芯片的自身功能。而测试区域TR为芯片100中除了工作区域WR以外的其它区域，该测试区域TR用于实现测试电路。

例如，在至少一个实施例中，上述实现方法10还包括：在芯片100中选取一个绕线资源空闲的区域作为测试区域TR。

如图3所示，在测试区域TR中实现的测试电路包括第一金属绕线路径WP1，本公开的实施例包括但不限于此，该测试电路还可以包括其它更多个金属绕线路径。需要说明的是，图3中示出的工作区域WR、测试区域TR以及第一金属绕线路径WP1的大小仅是示意性地，不代表真实比例。下面首先以第一金属绕线路径WP1为例，结合图3和图4对上述实现方法10进行说明。

例如，在步骤S101中，在芯片100的测试区域TR中创建第一金属绕线路径WP1包括的第一中心单元CC1。例如，该第一中心单元CC1可以包括输出端和输入端，在需要对该第一金属绕线路径WP1进行测试时，可以使得该第一中心单元CC1从输出端输出测试信号，该测试信号经过其它单元(例如下面所述的多个第一中间单元MC1)以及金属走线的传输后再回到输入端，从而可以对该测试信号的延时进行测试。

例如，在步骤S102中，在第一中心单元CC1的周围创建第一金属绕线路径WP1包括的多个第一中间单元MC1。

例如，在一些实施例中，如图5所示，上述步骤S102的一个示例可以包括以下操作步骤。

步骤S1021：获取第一金属绕线路径的总绕线长度以及总绕线圈数。

步骤S1022：根据总绕线长度以及总绕线圈数计算最靠近第一中心单元的第一圈绕线的边长并记为第一边长，以及计算相邻的两圈绕线之间在第一方向上的距离并记为第一距离。

步骤S1023：根据第一边长以及第一距离自动创建多个第一中间单元。

例如，在一些实施例中，获取第一金属绕线路径WP1的总绕线长度包括：根据绕线规则、第一金属绕线路径WP1的绕线总延时以及多个金属层的电学参数计算获得第一金属绕线路径WP1的总绕线长度。

例如，第一金属绕线路径WP1的绕线总延时可以是预先设置并存储在存储介质中的，在需要时直接访问存储介质即可以获得。例如，将芯片100工作的时钟周期记为T，将绕线总延时记为TD，则在一个示例中，绕线总延时TD需要满足的条件为：T-10％≤TD≤T+10％；又例如，在另一个示例中，绕线总延时TD需要满足的条件为：T-5％≤TD≤T+5％。

另外，芯片中的多个金属层的电学参数也可以存储在存储介质中，在需要时直接访问存储介质即可以获得。例如，该多个金属层的电学参数包括各个金属层对应的电容参数和电阻参数等。

例如，在一些实施例中，上述绕线规则包括：第一金属绕线路径WP1需要经过的金属层以及第一金属绕线路径WP1分别在不同金属层中的绕线宽度。例如，第一金属绕线路径WP1可以经过芯片100全部的金属层中的部分金属层，也可以经过芯片100的全部金属层，本公开的实施例对此不进行限定。

需要说明的是，上述绕线规则可以是预先设置并存储在存储介质中的，也可以是根据要实现的第一金属绕线路径WP1需要满足的设计要求进行设置的，本公开的实施例对此不作限定。

例如，根据绕线规则可以获得第一金属绕线路径WP1需要经过的金属层，并且可以获得第一金属绕线路径WP1分别在不同金属层中的绕线宽度，然后再根据金属层对应的电学参数以及第一金属绕线路径WP1需要满足的绕线总延时，就可以计算出第一金属绕线路径WP1的总绕线长度。

另外，在一些实施例中，获取第一金属绕线路径WP1的总绕线圈数可以包括：获取预先设置的总绕线圈数。例如，该总绕线圈数也可以存储在存储介质中，在需要时直接访问存储介质即可以获得。

至此，通过步骤S1021即可以获取第一金属绕线路径WP1的总绕线长度以及总绕线圈数。

然后，在步骤S1022中，如图4所示，根据总绕线长度以及总绕线圈数计算最靠近第一中心单元CC1的第一圈绕线的边长并记为第一边长L1，以及计算相邻的两圈绕线之间在第一方向R1上的距离并记为第一距离D1。

在本公开的实施例中，第一方向为在对第一金属绕线路径WP1进行的绕线操作中用于创建多条金属走线所采用的横向方向或纵向方向，关于绕线操作将在下文中进行描述，这里不再赘述。也就是说，在芯片100中的金属层中设置金属走线时，金属走线可能的走线方向为横向方向或纵向方向。在本公开的实施例的附图中，是以第一方向R1为横向方向为例进行示意的，在这种情形下，第二方向R2为纵向方向。

如图4所示，通过步骤S1022获得第一边长L1和第一距离D1后，在步骤S1023中，就可以根据第一边长L1以及第一距离D1自动创建多个第一中间单元MC1，即根据第一边长L1以及第一距离D1确定多个第一中间单元MC1的位置并放置多个第一中间单元MC1。

例如，第一中间单元MC1可以采用具有驱动信号能力的驱动单元。例如第一中心单元CC1输出的测试信号(例如脉冲信号)在通过金属走线传输时可能会衰减导致信号变形，所以要设置多个第一中间单元MC1以在传输的路径上驱动测试信号。

在一些实施例中，如图5所示，上述步骤S102还还可以包括以下操作步骤。

步骤S1024：响应于多个第一中间单元MC1在测试区域TR中所围成的面积大于预设值，调整总绕线圈数直到使得多个第一中间单元MC1的在测试区域TR中所围成的面积小于等于预设值。

在上述通过步骤S1021、S1022、S1023创建多个第一中间单元MC1的过程中，例如第一金属绕线路径WP1的总绕线圈数是预先设置的，如图4所示，该多个第一中间单元MC1所在的区域会占用一定的面积，即多个第一中间单元MC1在测试区域TR中所围成的面积。根据该总绕线圈数创建的多个第一中间单元MC1在测试区域TR中所围成的面积可能不满足设计要求，例如大于预设值，即创建的多个第一中间单元MC1在测试区域TR中占用了太多的面积，在这种情形下，可以调整步骤S1021中获取的总绕线圈数，例如增大总绕线圈数，然后重新再执行上述步骤S1022以及S1023，直到使得多个第一中间单元MC1的在测试区域TR中所围成的面积小于等于预设值。

例如，上述预设值是根据芯片实际的设计需求预先设置的，例如该预设值可以存储在存储介质中，在需要时直接访问存储介质即可以获得。

在本公开的实施例提供的实现方法10中，通过上述步骤S1024的操作可以使得创建的多个第一中间单元MC1在测试区域TR中不会占用太多的面积，从而可以在测试区域TR中的尽可能小的区域面积内实现测试电路包括的第一金属绕线路径WP1。

通过步骤S102在第一中心单元CC1的周围创建多个第一中间单元MC1后，在步骤S103中，如图4所示，从第一中心单元CC1出发经过多个第一中间单元MC1后再回到第一中心单元CC1，以围绕第一中心单元CC1完成对第一金属绕线路径WP1的绕线操作，从而创建用于连接第一金属绕线路径WP1包括的各个单元的多条金属走线ML。例如，第一金属绕线路径WP1经过芯片100的多个金属层。

例如，在芯片100中进行的绕线操作需要满足的要求包括：任意一条金属走线ML只设置在芯片100的多个金属层中的一层；任意一条金属走线ML在对应金属层中的走线方向只有一个方向，例如为第一方向R1(横向方向)或第二方向R2(纵向方向)；以及绕线操作围绕第一中心单元CC1沿顺时针方向或逆时针方向进行。本公开的实施例均是以围绕第一中心单元CC1沿逆时针方向进行绕线操作为例进行说明的，本公开的实施例包括但不限于此，例如绕线操作还可以沿顺时针方向进行。

如图4所示，第一金属绕线路径WP1包括一个第一中心单元CC1以及八个第一中间单元MC1，在图4所示的示例中，多个第一中间单元MC1围绕第一中心单元CC1呈矩形分布。

例如，八个第一中间单元MC1之间的七条金属走线ML分别设置在芯片100的七个不同的金属层。在进行上述绕线操作时，每次换到下一个金属层时，金属走线ML的走线方向就变一次，从而围绕第一中心单元CC1完成绕线操作。

需要说明的是，图4中两个第一中间单元MC1之间是用带箭头的实线表示用于连接的金属走线ML，这些金属走线ML的走线方向是第一方向R1或者第二方向R2；而图4中第一中心单元CC1与第一中间单元MC1之间是以带箭头的虚线示出的，因为这里仅是一种绕线操作的示意，并不表示真实的用于连接的金属走线。另外，需要说明的是，图3以及图4均是对芯片100的俯视图。

例如，如图6所示，对于图6左侧示出的第一中心单元CC1与第一中间单元MC1，自动布局布线工具会根据第一中心单元CC1与第一中间单元MC1的位置自动创建用于连接第一中心单元CC1和第一中间单元MC1的两条金属走线ML(如图6右侧所示)。需要说明的是，图6右侧采用两条金属走线ML用于连接第一中心单元CC1和第一中间单元MC1，这仅是一种示例，还可以采用更多条金属走线例如四条、六条等进行连接。

本公开的实施例提供的实现方法10在芯片100的测试区域TR中实现金属绕线路径时可以不依赖设计人员的经验，而是采用统一的实现方法，从而可以提高实现测试电路的效率。

在上述实施例提供的实现方法10中，例如如图4所示，是以多个第一中间单元MC1围绕第一中心单元CC1呈矩形分布为例进行说明的，本公开的实施例包括但不限于此。在至少一实施例提供的实现方法10中，如图7所示，多个第一中间单元MC1还可以围绕第一中心单元CC1呈菱形分布，多个第一中间单元MC1中相邻连接的两个第一中间单元MC1的连线与第一方向R1相交。关于图7中的绕线操作可以参考上述对图4的描述，这里不再赘述。

在本公开的实施例提供的实现方法10中，在其它条件相同的情形下，采用图7所示菱形分布相对于图4所示的矩形分布可以减少第一金属绕线路径WP1所需要设置的第一中间单元MC1的个数。测试信号在第一金属绕线路径WP1传输时，不仅金属走线会产生延时，第一中间单元MC1本身也会产生延时，而对测试电路进行延时测试时，主要关心的是在不同金属层中的金属走线所产生的延时，所以就要减少第一金属绕线路径WP1中的第一中间单元MC1的个数，使得实现的第一金属绕线路径WP1中金属走线的延时所占的比重更大，从而使得根据该第一金属绕线路径WP1进行测试所得的测试结果更准确。

下面结合图8说明相对于矩形分布，采用菱形分布可以减少第一中间单元MC1的个数的原因。

如图8所示，对于左侧示出的两个第一中间单元MC1(1)和MC1(2)，如果采用菱形分布，则在绕线操作时这两个第一中间单元MC1(1)和MC1(2)之间的连线是与第一方向R1相交的，后续例如自动布局布线工具会根据第一中间单元MC1(1)与第一中间单元MC1(2)的位置自动创建用于连接第一中间单元MC1(1)与第一中间单元MC1(2)之间的四条金属走线ML(这里以四条为例进行说明，还可以采用两条、六条或更多条)。也就是说，这两个第一中间单元MC1(1)和MC1(2)之间的金属走线可以经过四个金属层。

相对地，如图8右侧所示，对于同样的金属走线长度(即第一金属绕线路径WP1的总绕线长度)，如果采用矩形分布，则在第一中间单元MC1(1)和MC1(2)之间会增加一个第一中间单元MC1(3)。所以，图8左侧所示的菱形分布相对于图8右侧所示的矩形分布可以减少第一金属绕线路径WP1中所采用的第一中间单元MC1的个数。

从另一个角度来看，在实现第一金属绕线路径WP1时，该第一金属绕线路径WP1需要经过的金属层的数量是一个比较重要的设计指标，采用菱形分布可以实现覆盖更多的金属层，而在金属走线的长度相同的情形下，如果采用矩形分布则需要更大的总绕线圈数才能实现，总绕线圈数越大意味着需要采用的第一中间单元更多。

在上述实施例提供的实现方法10中，均是以第一金属绕线路径WP1为例进行说明的，本公开的实施例包括但不限于此，例如，在至少一个实施例提供的实现方法10中，至少一个金属绕线路径还可以进一步包括一个或多个其它的金属绕线路径，例如还包括第二金属绕线路径WP2，图10为第二金属绕线路径WP2的一个示例的示意图。如图9和图10所示，上述实现方法10还包括以下操作步骤。

步骤S104：在测试区域TR中创建第二金属绕线路径WP2包括的第二中心单元CC2。

步骤S105：在第二中心单元CC2的周围创建第二金属绕线路径WP2包括的多个第二中间单元MC2。

步骤S106：从第二中心单元CC2出发经过多个第二中间单元MC2后再回到第二中心单元CC2，以围绕第二中心单元CC2完成对第二金属绕线路径WP2的绕线操作，从而创建用于连接第二金属绕线路径WP2包括的各个单元的多条金属走线。第二金属绕线路径经过芯片的多个金属层。

例如，第一金属绕线路径WP1包括的多条金属走线分别在对应的金属层中的长度之间的比例为第一比例，第二金属绕线路径WP2包括的多条金属走线分别在对应的金属层中的长度之间的比例为第二比例，第一比例与第二比例不同。

例如，上述步骤S104、S105、S106分别与步骤S101、S102、S103的操作类似，这里不再赘述。例如，步骤S104与步骤S101可以同时被执行，步骤S105与步骤S102可以同时被执行，步骤S106与步骤S103可以同时被执行，即同时实现第一金属绕线路径WP1和第二金属绕线路径WP2。当然，也可以依次实现第一金属绕线路径WP1和第二金属绕线路径WP2，本公开的实施例对此不进行限定。另外，第二金属绕线路径WP2除了可以采用图10所示的矩形分布外，还可以采用与图7类似的菱形分布，关于菱形分布的具体描述可以参考关于第一金属绕线路径WP1的相应描述，这里不再赘述。

在本公开的一些实施例提供的实现方法10中，实现的测试电路包括第一金属绕线路径WP1和第二金属绕线路径WP2，并且使得第一金属绕线路径WP1对应的第一比例与第二金属绕线路径WP2对应的第二比例不同，采用这种方式可以使得实现的测试电路可以包括更多关于芯片100中的金属层的特性的信息，从而使得后续根据该测试电路所获得的测试结果更准确。

在本公开的一些实施例提供的实现方法10中，如图9所示，在上述步骤S103或步骤S106完成后，实现方法10还可以包括以下操作步骤。

步骤S107：固定多条金属走线以避免其它操作对多条金属走线造成影响。

例如，如果测试电路只包括第一金属绕线路径WP1，则步骤S107是对第一金属绕线路径WP1对应的多条金属走线进行固定；如果测试电路包括多个金属绕线路径，每个金属绕线路径完成对应的绕线操作后都会创建多条金属走线，则步骤S107即是对上述所有金属绕线路径对应的多条金属走线进行固定。

在本公开的一些实施例提供的实现方法10中，通过固定(冻结)已经创建的多条金属走线，可以避免后续的其它可能的操作对该多条金属走线造成影响，从而可以避免实现方法10出现差错。

例如，上述操作步骤S101-S107均是在芯片的设计阶段进行的。例如，在完成上述操作步骤后，就在芯片的测试区域中实现了一个测试电路，然后随着芯片流片完成后，即可以真正的在物理上实现该测试电路。

本公开的至少一实施例还提供一种用于芯片的自适应电压与频率调节方法20，如图11所示，该方法20包括以下操作步骤。

步骤S210：采用本公开的实施例提供的任一实现方法10在芯片100中实现测试电路。

步骤S220：对测试电路进行延时测试以获得芯片100的工作频率。

步骤S230：根据芯片100的工作频率对芯片100的工作电压进行调节。

例如，芯片100在工作时，在步骤S220中，对测试电路进行延时测试例如包括对测试电路中包括的所有金属绕线路径进行延时测试以获得每个金属绕线路径的延时数据，然后采用一定的算法对所有延时数据进行处理从而获得芯片100的工作频率。

例如，在本公开的至少一实施例提供的自适应电压与频率调节方法20中，上述步骤S220可以包括以下操作步骤。

步骤S221：对测试电路中的多条金属绕线路径进行延时测试以获得多个延时数据，并对多个延时数据取平均值，然后根据该平均值确定芯片100的工作频率。

在本公开的实施例提供的自适应电压与频率调节方法20中，通过对多条金属绕线路径进行延时测试并对所获得的多个延时数据进行处理，例如取平均值，可以使得最终确定的芯片100的工作频率更接近于真实值。

然后，在步骤S230中，根据步骤S220获得的芯片100的工作频率对芯片100的工作电压进行调节，例如，还可以同时结合芯片100的工作频率以及节点温度对芯片100的工作电压进行调节。例如，如果芯片100的工作频率已经超过需求，则可以降低芯片100的工作电压；如果芯片100的工作频率没有达到要求，则可以提高芯片100的工作电压。另外，如果芯片100的节点温度超过了设定阈值，则可以减低芯片100的工作电压以避免芯片100温度过高而损伤芯片100。

本公开的实施例提供的用于芯片的自适应电压与频率调节方法20可以在芯片工作时对芯片的工作电压进行动态调整，从而使得芯片的性能与功耗的平衡达到最佳效果。

本公开至少一个实施例还提供一种用于芯片的自适应电压与频率调节的测试电路的实现装置300，该测试电路包括至少一个金属绕线路径，至少一个金属绕线路径包括第一金属绕线路径，如图12所示，该实现装置300包括第一创建模块310，第二创建模块320以及绕线模块330。

例如，该第一创建模块310被配置为在芯片的测试区域中创建第一金属绕线路径包括的第一中心单元。即该第一创建模块310被配置为执行上述步骤S101。

该第二创建模块320被配置为在第一中心单元的周围创建第一金属绕线路径包括的多个第一中间单元。即该第二创建模块320被配置为执行上述步骤S102。

该绕线模块330被配置为从第一中心单元出发经过多个第一中间单元后再回到第一中心单元，以围绕第一中心单元完成对第一金属绕线路径的绕线操作，从而创建用于连接第一金属绕线路径包括的各个单元的多条金属走线；第一金属绕线路径经过芯片的多个金属层。即该绕线模块330被配置为执行上述步骤S103。

在至少一个实施例中，如图13所示，上述第二创建模块320包括获取模块321、计算模块322以及创建子模块323。

例如，该获取模块321被配置为获取第一金属绕线路径的总绕线长度以及总绕线圈数。即该获取模块321被配置为执行上述步骤S1021。

该计算模块322被配置为根据总绕线长度以及总绕线圈数计算最靠近第一中心单元的第一圈绕线的边长并记为第一边长，以及计算相邻的两圈绕线之间在第一方向上的距离并记为第一距离。即该计算模块322被配置为执行上述步骤S1022。

该创建子模块323被配置为根据第一边长以及第一距离自动创建多个第一中间单元；第一方向为在绕线操作中用于创建多条金属走线所采用的横向方向或纵向方向。即该创建子模块323被配置为执行上述步骤S1023。

本公开至少一个实施例还提供一种用于芯片的自适应电压与频率调节装置400，例如，如图14所示，该装置400包括实现模块410、测试模块420以及调节模块430。

例如，该实现模块410被配置为采用本公开的实施例提供的任一实现方法10在芯片中实现测试电路。

该测试模块420被配置为对测试电路进行延时测试以获得芯片的工作频率。

该调节模块430被配置为根据芯片的工作频率对芯片的工作电压进行调节。

由于在上述描述实现方法10以及方法20的过程中，已经对上述装置300、400操作所涉及的内容的细节进行了介绍，因此这里为简洁起见不再赘述，相关细节可参照以上关于图1至图11的描述。

需要说明的是，图12-图14所示的装置中的各个模块可被分别配置为执行特定功能的软件、硬件、固件或上述项的任意组合。例如，这些模块可对应于专用的集成电路，也可对应于纯粹的软件代码，还可对应于软件与硬件相结合的模块。作为示例，参照图12-图14描述的装置可以是PC计算机、平板装置、个人数字助理、智能手机、web应用或其它能够执行程序指令的装置，但不限于此。

另外，尽管以上在描述装置300、400时将其划分为用于分别执行相应处理的模块，然而，本领域技术人员清楚的是，各模块执行的处理也可以在装置中不进行任何具体模块划分或者各模块之间并无明确划界的情况下执行。此外，以上参照图12-图14描述的装置并不限于包括以上描述的模块，而是还可以根据需要增加一些其它模块(例如，存储模块、数据处理模块等)，或者以上模块也可被组合。

本公开的至少一实施例还提供一种用于芯片的自适应电压与频率调节设备，该自适应电压与频率调节设备包括处理器和存储器；该存储器包括一个或多个计算机程序模块；一个或多个计算机程序模块被存储在存储器中并被配置为由处理器执行，一个或多个计算机程序模块包括用于实现上文所述的本公开的实施例提供的实现方法10和20。

图15为本公开至少一实施例提供的一种自适应电压与频率调节设备的示意框图。如图15所示，该自适应电压与频率调节设备500包括处理器510和存储器520。存储器520用于存储非暂时性计算机可读指令(例如一个或多个计算机程序模块)。处理器510用于运行非暂时性计算机可读指令，非暂时性计算机可读指令被处理器510运行时可以执行上文所述的实现方法10以及20中的一个或多个步骤。存储器520和处理器510可以通过总线系统和/或其它形式的连接机构(未示出)互连。

例如，处理器510可以是中央处理单元(CPU)、数字信号处理器(DSP)或者具有数据处理能力和/或程序执行能力的其它形式的处理单元，例如现场可编程门阵列(FPGA)等；例如，中央处理单元(CPU)可以为X86或ARM架构等。处理器510可以为通用处理器或专用处理器，可以控制自适应电压与频率调节设备500中的其它组件以执行期望的功能。

例如，存储器520可以包括一个或多个计算机程序产品的任意组合，计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序模块，处理器510可以运行一个或多个计算机程序模块，以实现设备500的各种功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据以及应用程序使用和/或产生的各种数据等。

需要说明的是，本公开的实施例中，自适应电压与频率调节设备500的具体功能和技术效果可以参考上文中关于实现方法10以及方法20的描述，此处不再赘述。

图16为本公开一些实施例提供的另一种自适应电压与频率调节设备的示意框图。该自适应电压与频率调节设备800例如适于用来实施本公开实施例提供的实现方法10以及方法20。需要注意的是，图16示出的自适应电压与频率调节设备800仅仅是一个示例，其不会对本公开实施例的功能和使用范围带来任何限制。

如图16所示，自适应电压与频率调节设备800可以包括处理装置(例如中央处理器、图形处理器等)810，其可以根据存储在只读存储器(ROM)820中的程序或者从存储装置880加载到随机访问存储器(RAM)830中的程序而执行各种适当的动作和处理。在RAM 830中，还存储有自适应电压与频率调节设备800操作所需的各种程序和数据。处理装置810、ROM 820以及RAM 830通过总线840彼此相连。输入/输出(I/O)接口850也连接至总线840。

通常，以下装置可以连接至I/O接口850：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置860；包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置870；包括例如磁带、硬盘等的存储装置880；以及通信装置890。通信装置890可以允许自适应电压与频率调节设备800与其他电子设备进行无线或有线通信以交换数据。虽然图16示出了具有各种装置的自适应电压与频率调节设备800，但应理解的是，并不要求实施或具备所有示出的装置，自适应电压与频率调节设备800可以替代地实施或具备更多或更少的装置。

例如，本公开实施例提供的实现方法10以及方法20可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在非暂态计算机可读介质上的计算机程序，该计算机程序包括用于执行实现方法10以及方法20的程序代码。在这样的实施例中，该计算机程序可以通过通信装置890从网络上被下载和安装，或者从存储装置880安装，或者从ROM 820安装。在该计算机程序被处理装置810执行时，可以执行本公开实施例提供的实现方法10以及方法20。

本公开至少一个实施例还提供一种存储介质，用于存储非暂时性计算机可读指令，当该非暂时性计算机可读指令由计算机执行时可以实现本公开的实施例提供的任一实现方法10以及方法20。

图17为本公开一些实施例提供的一种存储介质的示意图。如图17所示，存储介质600用于存储非暂时性计算机可读指令610。例如，当非暂时性计算机可读指令610由计算机执行时可以执行根据上文所述的实现方法10以及方法20中的一个或多个步骤。

例如，该存储介质600可以应用于上述自适应电压与频率调节设备500中。例如，存储介质600可以为图17所示的自适应电压与频率调节设备500中的存储器520。例如，关于存储介质600的相关说明可以参考图17所示的自适应电压与频率调节设备500中的存储器520的相应描述，此处不再赘述。

有以下几点需要说明：

(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种用于芯片的自适应电压与频率调节的测试电路的实现方法，其中，所述测试电路包括至少一个金属绕线路径，所述至少一个金属绕线路径包括第一金属绕线路径，所述实现方法包括：

在所述芯片的测试区域中创建所述第一金属绕线路径包括的第一中心单元；

在所述第一中心单元的周围创建所述第一金属绕线路径包括的多个第一中间单元；

从所述第一中心单元出发经过所述多个第一中间单元后再回到所述第一中心单元，以围绕所述第一中心单元完成对所述第一金属绕线路径的绕线操作，从而创建用于连接所述第一金属绕线路径包括的各个单元的多条金属走线；

其中，所述第一金属绕线路径经过所述芯片的多个金属层。

2.根据权利要求1所述的实现方法，其中，在所述第一中心单元的周围创建所述多个第一中间单元，包括：

获取所述第一金属绕线路径的总绕线长度以及总绕线圈数；

根据所述总绕线长度以及所述总绕线圈数计算最靠近所述第一中心单元的第一圈绕线的边长并记为第一边长，以及计算相邻的两圈绕线之间在第一方向上的距离并记为第一距离；以及

根据所述第一边长以及所述第一距离自动创建所述多个第一中间单元；

其中，所述第一方向为在所述绕线操作中用于创建所述多条金属走线所采用的横向方向或纵向方向。

3.根据权利要求2所述的实现方法，其中，获取所述第一金属绕线路径的总绕线长度以及总绕线圈数，包括：

根据绕线规则、所述第一金属绕线路径的绕线总延时以及所述多个金属层的电学参数计算获得所述第一金属绕线路径的总绕线长度；以及

获取预先设置的总绕线圈数。

4.根据权利要求3所述的实现方法，其中，所述绕线规则包括：所述第一金属绕线路径需要经过的金属层以及所述第一金属绕线路径分别在不同金属层中的绕线宽度。

5.根据权利要求3所述的实现方法，其中，在所述第一中心单元的周围创建所述多个第一中间单元，还包括：

响应于所述多个第一中间单元在所述测试区域中所围成的面积大于预设值，调整所述总绕线圈数直到使得所述多个第一中间单元的在所述测试区域中所围成的面积小于等于所述预设值。

6.根据权利要求2所述的实现方法，其中，所述多个第一中间单元围绕所述第一中心单元呈菱形分布，所述多个第一中间单元中相邻连接的两个第一中间单元的连线与所述第一方向相交。

7.根据权利要求1-6任一所述的实现方法，其中，所述至少一个金属绕线路径还包括第二金属绕线路径，所述实现方法还包括：

在所述测试区域中创建所述第二金属绕线路径包括的第二中心单元；

在所述第二中心单元的周围创建所述第二金属绕线路径包括的多个第二中间单元；

从所述第二中心单元出发经过所述多个第二中间单元后再回到所述第二中心单元，以围绕所述第二中心单元完成对所述第二金属绕线路径的绕线操作，从而创建用于连接所述第二金属绕线路径包括的各个单元的多条金属走线；

其中，所述第二金属绕线路径经过所述芯片的多个金属层，所述第一金属绕线路径包括的多条金属走线分别在对应的金属层中的长度之间的比例为第一比例，所述第二金属绕线路径包括的多条金属走线分别在对应的金属层中的长度之间的比例为第二比例，所述第一比例与所述第二比例不同。

8.根据权利要求1-6任一所述的实现方法，还包括：

在所述芯片中选取一个绕线资源空闲的区域作为所述测试区域。

9.根据权利要求1-6任一所述的实现方法，在完成所述绕线操作后，所述实现方法还包括：

固定所述多条金属走线以避免其它操作对所述多条金属走线造成影响。

10.一种用于芯片的自适应电压与频率调节方法，包括：

采用权利要求1-9任一所述的实现方法在所述芯片中实现测试电路；

对所述测试电路进行延时测试以获得所述芯片的工作频率；以及

根据所述芯片的工作频率对所述芯片的工作电压进行调节。

11.根据权利要求10所述的自适应电压与频率调节方法，其中，对所述测试电路进行延时测试以获得所述芯片的工作频率，包括：

对所述测试电路中的多条金属绕线路径进行延时测试以获得多个延时数据，并对多个延时数据取平均值，然后根据所述平均值确定所述芯片的工作频率。

12.一种用于芯片的自适应电压与频率调节的测试电路的实现装置，其中，所述测试电路包括至少一个金属绕线路径，所述至少一个金属绕线路径包括第一金属绕线路径，所述实现装置包括：

第一创建模块，被配置为在所述芯片的测试区域中创建所述第一金属绕线路径包括的第一中心单元；

第二创建模块，被配置为在所述第一中心单元的周围创建所述第一金属绕线路径包括的多个第一中间单元；以及

绕线模块，被配置为从所述第一中心单元出发经过所述多个第一中间单元后再回到所述第一中心单元，以围绕所述第一中心单元完成对所述第一金属绕线路径的绕线操作，从而创建用于连接所述第一金属绕线路径包括的各个单元的多条金属走线；

其中，所述第一金属绕线路径经过所述芯片的多个金属层。

13.根据权利要求12所述的实现装置，其中，所述第二创建模块包括：

获取模块，被配置为获取所述第一金属绕线路径的总绕线长度以及总绕线圈数；

计算模块，被配置为根据所述总绕线长度以及所述总绕线圈数计算最靠近所述第一中心单元的第一圈绕线的边长并记为第一边长，以及计算相邻的两圈绕线之间在第一方向上的距离并记为第一距离；以及

创建子模块，被配置为根据所述第一边长以及所述第一距离自动创建所述多个第一中间单元；

其中，所述第一方向为在所述绕线操作中用于创建所述多条金属走线所采用的横向方向或纵向方向。

14.一种用于芯片的自适应电压与频率调节装置，包括：

实现模块，被配置为采用权利要求1-9任一所述的实现方法在所述芯片中实现测试电路；

测试模块，被配置为对所述测试电路进行延时测试以获得所述芯片的工作频率；以及

调节模块，被配置为根据所述芯片的工作频率对所述芯片的工作电压进行调节。

15.一种用于芯片的自适应电压与频率调节设备，包括：

处理器；

存储器，包括一个或多个计算机程序模块；

其中，所述一个或多个计算机程序模块被存储在所述存储器中并被配置为由所述处理器执行，所述一个或多个计算机程序模块包括用于实现权利要求1-9任一所述的实现方法或者权利要求 10-11任一所述的自适应电压与频率调节方法。

16.一种存储介质，存储有非暂时性计算机可读指令，当所述非暂时性计算机可读指令由计算机执行时可以实现权利要求1-9任一所述的实现方法或者权利要求 10-11任一所述的自适应电压与频率调节方法。

Images