CN107563202B - 基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置 - Google Patents

基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置 Download PDF

Info

Publication number
CN107563202B
CN107563202B CN201710636669.3A CN201710636669A CN107563202B CN 107563202 B CN107563202 B CN 107563202B CN 201710636669 A CN201710636669 A CN 201710636669A CN 107563202 B CN107563202 B CN 107563202B
Authority
CN
China
Prior art keywords
vout
operational amplifier
switch
capacitor
vref
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710636669.3A
Other languages
English (en)
Other versions
CN107563202A (zh
Inventor
赵毅强
辛睿山
王佳
李跃辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201710636669.3A priority Critical patent/CN107563202B/zh
Publication of CN107563202A publication Critical patent/CN107563202A/zh
Application granted granted Critical
Publication of CN107563202B publication Critical patent/CN107563202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及芯片抗聚焦离子束攻击领域，为提出一种顶层金属防护层完整性检测方法，判断攻击者是否利用FIB对防护层进行修改。本发明，基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置，由电容C、运放AMP、开关S以及防护层走线AB构成，防护层走线AB的B端接输入电压VIN，A端接运放AMP的负向输入端，电容C的一端接运放AMP的负向输入端，另一端接运放AMP的输出端VOUT，开关S与电容C并联，运放AMP的正向输入端接参考电压VREF，开关S由周期为T的时钟信号CLK控制，当时钟CLK处于高电平时，开关闭合；当CLK处于低电平时，开关打开。本发明主要应用于芯片抗聚焦离子束攻击检测场合。

Description

基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置
技术领域
本发明涉及芯片抗聚焦离子束攻击领域，尤其涉及一种采用电容反馈跨阻放大器作为检测结构的芯片顶层金属防护层完整性检测方法。具体讲,涉及基于电容反馈跨阻放大器芯片顶层防护层完整性检测方法。
背景技术
聚焦离子束(Focused Ion beam,FIB)攻击通过切断原有走线、生成新的走线、生成芯片内部测试节点等方式修改芯片，使得攻击者能够轻易获取芯片内部信息、屏蔽芯片安全模块，对芯片的信息安全构成了严重的威胁。
针对聚焦离子束攻击，目前主要采用顶层金属防护层作为攻击检测结构。如图1所示，顶层金属防护层采用顶层金属走线，遮蔽防护层下方器件及连线，同时，采用一些检测结构，检测金属走线的某些物理特征，或者在金属走线中通入某些检测信号，以此来确定金属走线是否完整。当金属走线发生变化时，即可知道攻击者通过FIB对金属线进行了修改。
金属走线一般较长，用于检测的物理特征一般为其电阻量与延时量。电阻量检测结构易于实现，故采用较多。整个金属走线电阻与其长度成正比。当FIB采用断路攻击时，金属走线被切断，电阻值变为无穷。当FIB对金属线进行短路攻击时，长金属线的中间某处被短接，电阻值减小。因此，可以通过检测金属走线电阻值是否变化来检测走线是否完整，即是否受到FIB攻击。
发明内容
为克服现有技术的不足，本发明旨在提出一种基于电容反馈跨阻放大器(CapacitiveTrans-impedance Amplifier，CTIA)的顶层金属防护层完整性检测方法，该方法通过检测金属走线电阻值是否改变来检测防护层是否完整，进而判断攻击者是否利用FIB对防护层进行修改。本发明采用的技术方案是，基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置，由电容C、运放AMP、开关S以及防护层走线AB构成，防护层走线AB的B端接输入电压VIN，A端接运放AMP的负向输入端，电容C的一端接运放AMP的负向输入端，另一端接运放AMP的输出端VOUT，开关S与电容C并联，运放AMP的正向输入端接参考电压VREF，开关S由周期为T的时钟信号CLK控制，当时钟CLK处于高电平时，开关闭合，CTIA处于复位状态，VOUT＝VREF，当CLK处于低电平时，开关打开，CTIA处于积分状态，输出VOUT与输入有关。
积分结束时刻，输出表达式(1)为：
Figure BDA0001365005200000011
对于固定的输入电压VIN、参考电压VREF、电容值C以及时钟周期T，当防护层走线确定后，即RAB确定，积分过程中，VOUT将由VREF降至某一固定值VC，若攻击者通过FIB修改走线，会使得等效电阻RAB发生改变，从而使得VOUT改变，因此，一旦识别出积分结束时刻，VOUT相比设计值发生了变化，即可判断受到了FIB攻击；
积分结束时刻，一旦检测到跨阻放大器输出VOUT保持VREF不变，则证明受到FIB断路攻击；一旦跨阻放大器输出VOUT小于固定值VC，则证明受到FIB短路攻击。
在带隙基准输出级电阻R3的上方，再串接一个电阻R2，用以产生VIN，设流过输出级的电流为I，且I为恒定值，则VREF＝I*R3，VIN＝I*(R2+R3)，故VIN-VREF＝I*R2，将上式代入式(1)可得式(2)：
Figure BDA0001365005200000021
本发明的特点及有益效果是：
本发明提出的基于电容反馈跨阻放大器的顶层金属防护层完整性检测方法，可以适用于任意图形拓扑结构的顶层金属防护层，并且无需对防护层进行修改。该完整性检测方法检测精度高，可以实现大面积防护层的完整性检测。
附图说明：
图1顶层金属防护层示意图。
图2螺旋形拓扑结构布线图。
图3基于电容反馈跨阻放大器的完整性检测结构示意图。
图4完整性检测结构抽象示意图。
图5经典带隙基准及改进结构示意图。
具体实施方式
本发明提出一种基于电容反馈跨阻放大器(Capacitive Trans-impedanceAmplifier，CTIA)的顶层金属防护层完整性检测方法，该检测方法适用于任意图形拓扑结构的顶层金属防护层，本发明将以螺旋形拓扑结构为例，对该完整性检测方法进行阐述。螺旋形拓扑结构可被替换为任意其他结构。
如图2所示，为螺旋形拓扑结构的顶层金属防护层布线图。该防护层由金属线AB构成。金属线AB由顶层金属构成，A与B分别为其两个端口。金属线AB的总阻值由其方块电阻R、金属线宽度W、金属线总长度L决定，总阻值大小RAB＝RL/W。一旦金属线AB从中间某处被短路，则总阻值RAB将减小。一旦金属线AB从中间某处切断，则RAB将趋近于无穷。
如图3所示，为本发明提出的完整性检测结构示意图。该完整性检测结构主要由电容C、运放AMP、开关S以及防护层走线AB构成。防护层走线AB的B端接输入电压VIN，A端接运放AMP的负向输入端。电容C的一端接运放AMP的负向输入端，另一端接运放AMP的输出端VOUT。开关S与电容C并联。运放AMP的正向输入端接参考电压VREF。开关S由周期为T的时钟信号CLK控制，当时钟CLK处于高电平时，开关闭合，CTIA处于复位状态，VOUT＝VREF。当CLK处于低电平时，开关打开，CTIA处于积分状态，输出VOUT与输入有关。
由于防护层走线AB可以抽象为阻值RAB的电阻，因此该完整性检测结构又可以抽象为图4所示的结构。该结构可看成是一个电容反馈跨阻放大器(CTIA)。CTIA由电容C、运放AMP、开关S以及等效电阻RAB构成。
对抽象的完整性检测结构进行分析，可以得出积分结束时刻，其输出表达式(1)为：
Figure BDA0001365005200000031
对于固定的输入电压VIN、参考电压VREF、电容值C以及时钟周期T，当防护层走线确定后，即RAB确定，积分过程中，VOUT将由VREF降至某一固定值VC。若攻击者通过FIB修改走线，会使得等效电阻RAB发生改变，从而使得VOUT改变。因此，一旦识别出积分结束时刻，VOUT相比设计值发生了变化，即可判断受到了FIB攻击。
若攻击者通过FIB使得金属线AB断开，则会使得RAB趋近于无穷，即CTIA输出VOUT会保持VREF不变。若攻击者通过FIB使得金属线AB中的某处短路，则使得总阻值RAB减小，积分过程中，VOUT将由VREF降至低于固定值VC的某个值。因此，积分结束时刻，一旦检测到跨阻放大器输出VOUT保持VREF不变，则证明受到FIB断路攻击；一旦跨阻放大器输出VOUT小于固定值VC，则证明受到FIB短路攻击。
输入电压VIN和参考电压VREF可由带隙基准电压源提供。如图5(a)所示，为经典的电流模带隙基准电压源。由于本发明仅借助该结构产生VIN和VREF，该结构不为本发明的重点，故此处并不对其进行详细说明。本发明所用的带隙基准结构，需对该经典结构进行改进，如图5(b)所示。在带隙基准输出级电阻R3的上方，再串接一个电阻R2，用以产生VIN。设流过输出级的电流为I，且I为恒定值，则VREF＝I*R3，VIN＝I*(R2+R3)，故VIN-VREF＝I*R2，将上式代入式(1)可得式(2)：
Figure BDA0001365005200000032
由式(2)可知，积分结束时刻的VOUT与电阻R2和等效阻值RAB的比值有关。金属走线AB的电阻与温度相关，即等效阻值RAB是与温度有关的量。因此，温度改变会影响VOUT输出，从而造成误差。采用图5(b)方式提供VIN和VREF，可以通过选取适当的电阻R2，使得其温度系数与金属走线AB温度系数接近，从而可以近似抵消温度对电阻的影响，增加检测精度。
使用时，依据图3所示连接防护层与检测结构，并依据图5(b)所示，选择合适的R2，提供输入电压VIN和参考电压VREF，即可实现防护层完整性检测。本发明的保护范围并不以上述实施方式为限，本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入保护范围。

Claims (2)

1.一种基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置，其特征是，由电容C、运放AMP、开关S以及防护层走线AB构成，防护层走线AB的B端接输入电压VIN，A端接运放AMP的负向输入端，电容C的一端接运放AMP的负向输入端，另一端接运放AMP的输出端VOUT，开关S与电容C并联，运放AMP的正向输入端接参考电压VREF，开关S由周期为T的时钟信号CLK控制，当时钟CLK处于高电平时，开关闭合，CTIA处于复位状态，VOUT＝VREF，当CLK处于低电平时，开关打开，CTIA处于积分状态，输出VOUT与输入有关，其中，积分结束时刻，输出表达式(1)为：
Figure FDA0002692150200000011
对于固定的输入电压VIN、参考电压VREF、电容值C以及时钟周期T，当防护层走线确定后，即RAB确定，积分过程中，VOUT将由VREF降至某一固定值VC，若攻击者通过FIB修改走线，会使得等效电阻RAB发生改变，从而使得VOUT改变，因此，一旦识别出积分结束时刻，VOUT相比设计值发生了变化，即可判断受到了FIB攻击；
积分结束时刻，一旦检测到跨阻放大器输出VOUT保持VREF不变，则证明受到FIB断路攻击；一旦跨阻放大器输出VOUT小于固定值VC，则证明受到FIB短路攻击。
2.如权利要求1所述的基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置，其特征是，在带隙基准输出级电阻R3的上方，再串接一个电阻R2，用以产生VIN，设流过输出级的电流为I，且I为恒定值，则VREF＝I*R3，VIN＝I*(R2+R3)，故VIN-VREF＝I*R2，将上式代入式(1)可得式(2)：
Figure FDA0002692150200000012
CN201710636669.3A 2017-07-31 2017-07-31 基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置 Active CN107563202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710636669.3A CN107563202B (zh) 2017-07-31 2017-07-31 基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710636669.3A CN107563202B (zh) 2017-07-31 2017-07-31 基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置

Publications (2)

Publication Number Publication Date
CN107563202A CN107563202A (zh) 2018-01-09
CN107563202B true CN107563202B (zh) 2020-12-01

Family

ID=60974111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710636669.3A Active CN107563202B (zh) 2017-07-31 2017-07-31 基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置

Country Status (1)

Country Link
CN (1) CN107563202B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112859982B (zh) * 2020-12-15 2022-06-21 成都海光微电子技术有限公司 用于芯片的自适应电压与频率调节的测试电路的实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103344874A (zh) * 2013-06-28 2013-10-09 清华大学 一种有源屏蔽布线的检测电路
CN103439645A (zh) * 2013-09-05 2013-12-11 中国电子科技集团公司第四十四研究所 Ctia型cmos焦平面读出电路及测试方法
CN106503780A (zh) * 2016-10-31 2017-03-15 天津大学 用于芯片顶层金属防护层的完整性检测方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10111027C1 (de) * 2001-03-07 2002-08-08 Infineon Technologies Ag Schaltung für FIB-Sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103344874A (zh) * 2013-06-28 2013-10-09 清华大学 一种有源屏蔽布线的检测电路
CN103439645A (zh) * 2013-09-05 2013-12-11 中国电子科技集团公司第四十四研究所 Ctia型cmos焦平面读出电路及测试方法
CN106503780A (zh) * 2016-10-31 2017-03-15 天津大学 用于芯片顶层金属防护层的完整性检测方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
抗物理攻击安全芯片关键技术研究;徐敏;《中国优秀硕士学位论文全文数据库信息科技辑》;20140731;全文 *

Also Published As

Publication number Publication date
CN107563202A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
CN107329074B (zh) 芯片顶层防护层完整性检测装置
DE102007002252B4 (de) Temperatursensor und Temperaturbereichsdetektionsverfahren
CN107563202B (zh) 基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置
CN107121587A (zh) 峰值及过峰时刻跟踪检测电路
CN101067973A (zh) 用于侦测与修复存储器的熔丝电路系统
CN105548641A (zh) 波形触发装置、用于波形触发的示波器及波形触发方法
CN107748523A (zh) 一种激光告警控制系统
US11280646B2 (en) Method and sensor system with integrated calibration mechanism
CN106680575B (zh) 电压突变检测电路及方法
CN207502976U (zh) 一种激光告警控制系统
US10340957B2 (en) Methods and devices for monitoring optical signals
KR20150123716A (ko) 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로
CN104122282B (zh) 采用聚焦离子束的电路跟踪
CN105116022A (zh) 一种基于单电源四运算放大器设计的水质检测电路
US20140240080A1 (en) Fuse circuit and semiconductor integrated circuit device
Jiri et al. A Full-Wave Rectifier Based on Memristive Systems
Ateşavcı et al. Degradation Sensor Circuits for Indirect Measurements in Re-configurable Analog Circuit Design
CN208797555U (zh) 过电流保护电路
CN113689635B (zh) 一种防止误触发的防拆电路结构及方法
CN109343645B (zh) 一种程控功率信号源输出电压倍增电路
CN105548671A (zh) 电压阀值检测输出电路
CN112747797B (zh) 流量计量电路
CN114200190B (zh) 电压差值检测电路
CA2932555C (en) Wide temperature range peak hold circuit
CN207164126U (zh) 峰值及过峰时刻跟踪检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant