DE102007002252B4

DE102007002252B4 - Temperatursensor und Temperaturbereichsdetektionsverfahren

Info

Publication number: DE102007002252B4
Application number: DE102007002252A
Authority: DE
Inventors: Chan-kyung Suwon Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-01-11
Filing date: 2007-01-11
Publication date: 2009-04-16
Anticipated expiration: 2027-01-12
Also published as: KR100712545B1; TWI313458B; JP2007187661A; JP5106861B2; US20070160114A1; TW200735100A; DE102007002252A1; US7534035B2

Abstract

Temperatursensor zur Erzeugung einer Temperaturbereichsinformation, gekennzeichnet durch
– eine Mehrzahl von seriell geschalteten Verzögerungseinheiten (411 bis 414) mit temperaturunabhängiger Verzögerung, welche ein zugeführtes Temperaturdetektionssignal (T_det) temperaturunabhängig verzögern,
– eine Verzögerungseinheit (420) mit temperaturabhängig variabler Verzögerung zur temperaturabhängigen Verzögerung des Temperaturdetektionssignals (T_det) und
– eine Temperaturbereichsunterscheidungslogikeinheit (440) zur Zwischenspeicherung von Ausgangssignalen der Verzögerungseinheften (411 bis 414) mit temperaturunabhängiger Verzögerung in Reaktion auf ein Ausgangssignal der Verzögerungseinheit (420) mit temperaturabhängiger Verzögerung und zur Erzeugung einer entsprechenden Temperaturbereichsinformation.

Description

Die Erfindung bezieht sich auf einen Temperatursensor, der eine Temperaturbereichsinformation liefert, und auf ein zugehöriges Temperaturbereichsdetektionsverfahren, insbesondere zum Einsatz in Halbleiterbauelementen.
Halbleiterbauelemente weisen bekanntermaßen temperaturabhängige Betriebseigenschaften auf, z. B. hinsichtlich Stromverbrauch und Betriebsgeschwindigkeit. So veranschaulicht 1 in Diagrammform schematisch ein übliches Temperaturverhalten eines Halbleiterbauelements, demgemäß die Betriebsgeschwindigkeit t_ACCESS mit steigender Temperatur zunimmt, siehe die Kennlinie A, und der Stromverbrauch I_DD mit steigender Temperatur abnimmt, siehe die Kennlinie B. Diese Temperatureigenschaften sind besonders für flüchtig speichernde Speicherbauelemente von großer Bedeutung, wie dynamische Speicher mit wahlfreiem Zugriff (DRAM). Da DRAM-Zellen mit steigender Temperatur einen erhöhten Leckstrom zeigen, können sich die Datenhalteeigenschaften dadurch verschlechtern, was die Datenhaltezeit reduziert. Um dem zu begegnen, benötigen DRAM-Bauelemente dann schnellere Wieder auffrischzyklen. Demgemäß besteht ein Bedarf nach einem Verfahren zur temperaturabhängigen Änderung der Wiederauffrischperiode von DRAM-Bauelementen, um den Effekt geringerer Datenhaltefähigkeit bei höheren Temperaturen zu kompensieren. Zu diesem Zweck wird innerhalb des DRAM-Bauelements ein Temperatursensor zur Temperaturerfassung benötigt.
2 veranschaulicht im Schaltbild einen hierzu gebräuchlichen, herkömmlichen Temperatursensor 200 mit einem proportional zur absoluten Temperatur arbeitenden Stromgenerator (PTAT-Stromgenerator) 210, einem komplementär zur absoluten Temperatur arbeitenden Stromgenerator (CTAT-Stromgenerator) 220 und einem Komparator 230. Der PTAT-Stromgenerator 210 beinhaltet einen ersten und einen zweiten PMOS-Transistor MP1, MP2, einen ersten und einen zweiten NMOS-Transistor MN1, MN2, einen Widerstand R sowie eine erste und eine zweite Diode D1, D2. Die beiden PMOS-Transistoren MP1 und MP2 sind von gleicher Größe und bilden einen ersten Stromspiegel. Die beiden NMOS-Transistoren MN1 und MN2 sind von gleicher Größe und bilden einen zweiten Stromspiegel. Die erste und die zweite Diode D1, D2 weisen ein Größenverhältnis von 1:M auf, mit einer vorgebbaren Größenverhältniszahl M.
Da der erste Stromspiegel mit den beiden PMOS-Transistoren MP1 und MP2 symmetrisch zum zweiten Stromspiegel mit den beiden NMOS-Transistoren MN1 und MN2 ist, sind die zugehörigen Stromstärken I_a1 und I_a2 identisch, d. h. es gilt für das Verhältnis I_a1:I_a2 = 1:1. Allgemein gilt für einen Durchlassstrom ID einer Diode die Beziehung ID = Is·(eVD/VT – 1) = Is·(eVD/VT), (1)wobei Is einen Sättigungssperrstrom der Diode, Vd eine Diodenspannung und VT eine Temperaturspannung gleich kT/q bezeichnen. Daher ist der durch die erste Diode D1 fließende Strom I_a1 gegeben durch folgende Gleichung 2: Ia1 = Is·(eVD1/VT) (2)
Die Diodenspannung VD1 der ersten Diode D1 ist demgemäß gegeben durch folgende Gleichung 3: VD1 = VT·In(Ia1/Is) (3)Analog ist die Diodenspannung VD2 der zweiten Diode D2 durch folgende Gleichung 4 gegeben: VD2 = VT·In(Ia2/(Is·M)) (4)
Da die Stromstärken I_a1 und I_a2 identisch sind, ist die Spannung VD1 der ersten Diode D1 praktisch gleich einer momentanen Temperaturspannung V(NOC0), d. h. es gilt die nachstehende Gleichung 5: V(NOC0) = VD1 = VD2 + Ia2·R (5)
Durch Einsetzen der Gleichungen 3 und 4 in die Gleichung 5 ergibt sich folgende Gleichung 6: VT·In(Ia1/Is) = VT·In(Ia2/(Is·M))+ Ia2·R (6)Daher ergibt sich für den Strom I_a2 folgende Gleichung 7: Ia2 = VT·In(M)/R (7)
Somit ist der Strom I_a2 und damit auch der Strom I_a1 proportional zur Temperatur, d. h. der PTAT-Stromgenerator 210 erzeugt den Strom I_a1 proportional zur momentanen Temperatur.
Der CTAT-Stromgenerator 220 beinhaltet einen dritten PMOS-Transistor MP3, einen dritten NMOS-Transistor MN3, mehrere Widerstände Raa, RU1 bis RU5 und RD1 bis RD5 sowie mehrere Schalttransistoren TU1 bis TU5 und TD1 bis TD5. Der dritte NMOS-Transistor MN3 ist mit dem ersten und dem zweiten NMOS-Transistor MN1, MN2 und mit einem Stromspiegel gekoppelt. Ein zugehöriger Strom I_b ist praktisch gleich den Strömen I_a1 und I_a2. Die Schalttransistoren TU1 bis TU5 und TD1 bis TD5 werden in Reaktion auf Auslösetemperatursteuersignale AU1 bis AU5 und AD1 bis AD5 leitend bzw. sperrend geschaltet, so dass die Widerstände RU1 bis RU5 und RD1 bis RD5, die mit den Schalttransistoren TU1 bis TU5 und TD1 bis TD5 in der gezeigten Weise gekoppelt sind, selektiv kurzgeschlossen werden.
Wenn die Stromstärken I_b, I_a1 und I_a2 praktisch identisch sind, sind Knotenspannungen VA und VB des PTAT-Stromgenerators 210 praktisch gleich einer Knotenspannung VC des CTAT-Stromgenerators 220. In den obigen Gleichungen 3 und 4 erhöht sich die Spannung VT mit ansteigender Temperatur, jedoch steigt die Stromstärke Is stärker an als die Spannung VT. Mit abnehmender Temperatur reduziert sich die Diodenspannung, so dass die über die Widerstände Raa, RU1 bis RU5 und RD1 bis RD5 fließende Stromstärke I_b mit ansteigender Temperatur abnimmt, d. h. der vom CTAT-Stromgenerator 220 erzeugte Strom ist umgekehrt proportional zur Temperatur.
Der Komparator 230 vergleicht die momentane Temperaturspannung V(NOCO), nachstehend auch als NOCO bezeichnet, mit einer abgetasteten Temperaturspannung NOC1. Die momentane Temperaturspannung NOCO und die abgetastete Temperaturspannung NOC1 sind durch den Strom I_a1 bzw. den Strom I_b bestimmt. Der Temperatursensor 200 detektiert somit eine an einem Punkt vorhandene Temperatur, an dem die Stromstärken I_a1 und I_b zueinander identisch sind, wie in 3 veranschaulicht, die in Diagrammform das zugehörige Temperaturdetektionsverfahren unter Verwendung des Temperatursensors von 2 illustriert.
Wie aus 3 ersichtlich, ist der Strom I_a1 proportional zur Temperatur, während der Strom I_b umgekehrt proportional zur Temperatur ist. Es sei beispielsweise angenommen, dass eine in einem den Temperatursensor 200 enthaltenden Halbleiterchip herrschende Temperatur gleich 45°C ist. Wenn die Stromstärke I_b kleiner als die Stromstärke I_a1 ist, werden die Auslösetemperatursteuersignale AU1 bis AU5 und AD1 bis AD5 des CTAT-Stromgenerators 220 selektiv freigegeben, um den Widerstandswert des CTAT-Stromgenerators 220 zu steuern und so die Stromstärke I_b zu steigern, siehe Pfeil C in 3, so dass die Stromstärken I_b und I_a1 wieder im wesentlichen identisch werden. Wenn andererseits der Strom I_b größer als der Strom I_a1 ist, werden die Auslösetemperatursteuersignale AO1 bis AO5 und AD1 bis AD5 des CTAT-Stromgenerators 220 selektiv deaktiviert, um den Widerstandswert des CTAT-Stromgenerators 220 so zu steuern, dass die Stromstärke I_b abnimmt, so dass die Stromstärken I_b und I_a1 wieder identisch zueinander werden, siehe Pfeil D von 3. Wenn die Stromstärken I_b und I_a1 identisch sind, sensiert der Temperatursensor 200 die vorhandene Temperatur des Chips, d. h. 45°C.
Im Temperatursensor 200 sind die erste und die zweite Diode D1, D2 durch einen Bipolartransistor vom NPN-Typ oder PNP-Typ realisiert. NPN- oder PNP-Bipolartransistoren besitzen analoge Betriebscharakteristika, wobei der Temperatursensor 200 eventuell eine nichtlineare Änderung der Temperatur des Chips sensiert. Da die Transistoren vom NPN- bzw. PNP-Typ relativ große Abmessungen aufweisen, erhöht deren Anwesenheit den Flächenbedarf des betreffenden Halbleiterchips.
Die Patentschrift DE 101 26 300 C1 offenbart einen Temperatursensor und ein zugehöriges Verfahren zum Messen der Temperatur in einem integrierten Halbleiterbauelement, wozu der Temperatursensor ein phasensensitives Schaltungselement aus einem Phasendetektor und einem daran ausgangsseitig angekoppelten Tiefpassfilter beinhaltet. An einem ersten Eingang des Phasendetektors liegt ein externes Taktsignal an, das von einer Testervorrichtung dem integrierten Halbleiterbauelement zugeführt wird. An einen zweiten Eingang des Phasendetektors wird ein vom integrierten Halbleiterbauelement abgegebenes periodisches Signal angelegt. Der Phasendetektor ermittelt die von der Temperatur des integrierten Halbleiterbauelements abhängige Phasenverschiebung zwischen seinen beiden Eingangssignalen als gepulstes Ausgangssignal, und das Tiefpassfilter liefert einen Mittelwert dieses gepulsten Ausgangssignals, der ein Maß für die zu detektierende Temperatur ist.
Weitere herkömmliche Temperatursensoren und zugehörige Temperaturmessverfahren sind in den Offenlegungsschriften DE 101 33 736 A1 und DE 10 2004 049 252 A1 sowie in der Patentschrift DE 103 36 294 B4 offenbart.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Temperatursensors und eines zugehörigen Temperaturbereichsdetektionsverfahrens zugrunde, die in der Lage sind, die oben erwähnten Schwierigkeiten des Standes der Technik zu verringern oder zu beseitigen, und insbesondere eine Bestimmung, in welchem von mehreren vorgegebenen Temperaturbereichen eine zu erfassende Temperatur liegt, mit relativ geringem Aufwand und relativ geringem Chipflächenbedarf zur Realisierung des Temperatursensors ermöglichen.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Temperatursensors mit den Merkmalen des Anspruchs 1 und eines Temperaturbereichsdetektionsverfahrens mit den Merkmalen des Anspruchs 11.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu derem besseren Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
1 ein Diagramm zur schematischen Darstellung von Temperatureigenschaften üblicher Halbleiterbauelemente,
2 ein Schaltbild eines herkömmlichen Temperatursensors,
3 ein Diagramm zur Veranschaulichung eines den Temperatursensor von 2 verwendenden, herkömmlichen Temperaturdetektionsverfahrens,
4 ein Blockdiagramm eines Temperatursensors gemäß der Erfindung,
5 ein Schaltbild einer ersten Einheit mit fester Verzögerung für den Temperatursensor von 4,
6 ein Diagramm mit Simulationsergebnissen des Temperaturverhaltens der ersten Einheit mit fester Verzögerung von 5,
7 ein Schaltbild einer Einheit mit variabler Verzögerung für den Temperatursensor von 4,
8 ein Diagramm mit Simulationsergebnissen des Temperaturverhaltens der Einheit mit variabler Verzögerung von 7,
9 ein Diagramm zur Veranschaulichung der Betriebsweise einer Temperaturbereichsunterscheidungslogik für den Temperatursensor von 4 und
10 ein Zeitablaufdiagramm zur Veranschaulichung der Betriebsweise des Temperatursensors von 4.
Ein in 4 dargestellter, erfindungsgemäßer Temperatursensor 400 beinhaltet eine Mehrzahl von Einheiten bzw. Zellen 411, 412, 413, 414 mit fester Verzögerung, eine Einheit bzw. Zelle 420 mit variabler Verzögerung, mehrere Zwischenspeichereinheiten 431, 432, 433, 434 und eine Temperaturbereichsunterscheidungslogikeinheit 440.
5 zeigt im Schaltbild eine vorteilhafte schaltungstechnische Realisierung für eine erste Zelle 411 mit fester Verzögerung der mehreren Zellen 411 bis 414 mit fester Verzögerung des Temperatursensors 400. Im Beispiel von 5 umfasst die erste Zelle 411 mit fester Verzögerung eine erste Vorspanneinheit (biss unit) 510 und mehrere Verzögerungseinheiten 520, 530, 540, 550, denen ein Temperaturdetektionssignal T_det zugeführt wird.
Die erste Vorspanneinheit 510 umfasst einen ersten PMOS-Transistor 511 und einen ersten NMOS-Transistor 512, die seriell zwischen eine Versorgungsspannung VCC und eine Massespannung VSS eingeschleift sind. Gate und Drain des ersten NMOS-Transistors 512 sind miteinander verbunden, um ein zweites Vorspannsignal VB2 zu liefern. Des weiteren umfasst die erste Vorspanneinheit 510 einen zweiten PMOS-Transistor 513 sowie einen zweiten und dritten NMOS-Transistor 514, 515, die seriell zwischen die Versorgungsspannung VCC und die Massespannung VSS eingeschleift sind. Gate und Drain des zweiten PMOS-Transistors 513 sind miteinander verbunden, und ein Gate des zweiten PMOS-Transistors 513 ist mit einem Gate des ersten PMOS-Transistors 511 verbunden, um ein erstes Vorspannsignal VB1 zu liefern. Ein Gate des dritten NMOS-Transistors 515 ist mit dem Gate des ersten NMOS-Transistors 512 verbunden. Weiter beinhaltet die erste Vorspanneinheit 510 einen dritten PMOS-Transistor 516 und einen vierten NMOS-Transistor 517, die ebenfalls seriell zwischen die Versorgungsspannung VCC und die Massespannung VSS eingeschleift sind. Ein Gate des dritten PMOS-Transistors 516 ist mit dem Gate des ersten PMOS-Transistors 511 verbunden. Gate und Drain des vierten NMOS-Transistors 517 sind miteinander verbunden.
In der ersten Vorspanneinheit 510 bilden der erste, zweite und dritte PMOS-Transistor 511, 513, 516 einen ersten Stromspiegel, der erste und dritte NMOS-Transistor 512, 515 bilden einen zweiten Stromspiegel, und der zweite und vierte NMOS-Transistor 514, 515 bilden einen dritten Stromspiegel. Dadurch besitzt die erste Vorspanneinheit 510 ein praktisch temperaturunabhängiges Stromflussverhalten, bei dem ein im We sentlichen temperaturunabhängiger, fester Strombetrag über die Stromspiegel fließt.
Die Verzögerungseinheiten 520 bis 550 sind seriell gekoppelt und empfangen eingangsseitig das Temperaturdetektionssignal T_det, um in Reaktion darauf ein erstes Signal CD1 mit fester Verzögerung zu erzeugen. Dazu weist eine erste Verzögerungseinheit 520 der Verzögerungseinheiten 520 bis 550 einen ersten und zweiten PMOS-Transistor 521, 522 sowie einen ersten und zweiten NMOS-Transistor 523, 524 auf, die seriell zwischen die Versorgungsspannung VCC und die Massespannung VSS eingeschleift sind. Ein Gate des ersten PMOS-Transistors 521 ist vom ersten Vorspannsignal VB1 beaufschlagt, und ein Gate des zweiten NMOS-Transistors 524 ist vom zweiten Vorspannsignal VB2 beaufschlagt. Gates des zweiten PMOS-Transistors 522 und des ersten NMOS-Transistors 523 sind vom Temperaturdetektionssignal T_det beaufschlagt. Drains des zweiten PMOS-Transistors 522 und des ersten NMOS-Transistors 523 bilden Ausgangsanschlüsse der ersten Verzögerungseinheit 520. An den Ausgang der ersten Verzögerungseinheit 520 ist ein Eingang einer nächsten, zweiten Verzögerungseinheit 530 angekoppelt. Die weiteren Verzögerungseinheiten 530, 540 und 550 sind von gleichem Aufbau wie die erste Verzögerungseinheit 520.
Die ersten PMOS-Transistoren 521 der Verzögerungseinheiten 520 bis 550 wirken zusammen mit dem zweiten PMOS-Transistor 513 der ersten Vorspanneinheit 510 als Stromspiegel. Ebenso wirken die zweiten NMOS-Transistoren 524 der Verzögerungseinheiten 520 bis 550 zusammen mit dem ersten NMOS-Transistor 512 der ersten Vorspanneinheit 510 als Stromspiegel. Da solchermaßen jede Verzögerungseinheit 520 bis 550 mit der ersten Vorspanneinheit 510 als Stromspiegel zusammenwirkt, fließt unabhängig von Temperaturänderungen eine feste Stromstärke durch jede Verzögerungseinheit 520 bis 550. Dadurch liefert jede Verzögerungseinheit 520 bis 550 eine feste Verzögerungs zeit, die nicht signifikant von Temperaturänderungen abhängt, d. h. das erste Signal CD1 mit fester Verzögerung ebenso wie die weiteren Signale CD2, CD3 und CD4 der Zellen 411 bis 414 mit fester Verzögerung von 4 weisen eine temperaturunabhängige, feste Periode auf.
6 veranschaulicht in einem Kennliniendiagramm der Verzögerungszeit in Abhängigkeit von der Temperatur Ergebnisse einer Simulation der Betriebsweise der ersten Zelle 411 mit fester Verzögerung. Wie daraus ersichtlich, zeigt das erste Signal CD1 mit fester Verzögerung zwar eine geringfügige Veränderung der Verzögerungszeit in Abhängigkeit von der Temperatur, diese Verzögerungszeitänderung liegt jedoch lediglich im Bereich von einigen wenigen Hunderstel Nanosekunden (ns) und damit um mehrere Größenordnungen unter dem Maß an temperaturabhängiger Änderung der Verzögerungszeit für die Zelle 420 mit variabler Verzögerung, wie nachfolgend erläutert, so dass in diesem Sinne die Verzögerungszeit des ersten Signals CD1 mit fester Verzögerung als temperaturunabhängig betrachtet werden kann. Mit anderen Worten wird die Verzögerungszeit des ersten Signals CD1 mit fester Verzögerung deshalb als temperaturunabhängig bezeichnet, weil ihre temperaturabhängige Änderung um mehrere Größenordnungen geringer als die von der Zelle 420 mit variabler Verzögerung bewirkte temperaturabhängige Verzögerungszeitänderung ist und daher gegenüber dieser vernachlässigt werden kann.
7 zeigt im Schaltbild eine vorteilhafte schaltungstechnische Realisierungsmöglichkeit für die Zelle 420 mit variabler Verzögerung von 4. Wie daraus ersichtlich, beinhaltet die Zelle 420 mit variabler Verzögerung in diesem Beispiel eine zweite Vorspanneinheit 710 und eine Mehrzahl von Verzögerungseinheiten 720, 730, 740, 750, 760. Die zweite Vorspanneinheit 710 umfasst einen ersten PMOS-Transistor 711 und einen Widerstand 712, die seriell zwischen die Versorgungsspannung VCC und die Massespannung VCC eingeschleift sind. Gate und Drain des ersten PMOS-Transistors 711 sind miteinander verbunden. Des Weiteren beinhaltet die zweite Vorspanneinheit 710 einen zweiten PMOS-Transistor 713 und einen NMOS-Transistor 714, die ebenfalls seriell zwischen die Versorgungsspannung VCC und die Massespannung VSS eingeschleift sind. Ein Gate des zweiten PMOS-Transistors 713 ist mit dem Gate des ersten PMOS-Transistors 711 verbunden, und der erste und zweite PMOS-Transistor 711, 713 arbeiten als Stromspiegel. Gate und Drain des NMOS-Transistors 714 sind miteinander verbunden. Das Gate des ersten PMOS-Transistors 711 liefert ein drittes Vorspannsignal VB3, und das Gate des NMOS-Transistors 714 liefert ein viertes Vorspannsignal VB4.
In der zweiten Vorspanneinheit 710 erhöht sich der Widerstandswert des Widerstands 712 mit steigender Temperatur, so dass ein Stromfluss des ersten PMOS-Transistors 711 und des spiegelbildlichen zweiten PMOS-Transistors 713 ebenso reduziert wird wie ein Stromfluss des zum zweiten PMOS-Transistors 713 seriell geschalteten NMOS-Transistors 714. In gleicher Weise nimmt der Widerstandswert des Widerstands 712 mit fallender Temperatur ab, wodurch die Stromstärken des ersten PMOS-Transistors 711, des zweiten PMOS-Transistors 713 und des NMOS-Transistors 714 ansteigen.
Die Verzögerungseinheiten 720 bis 760 sind seriell gekoppelt, wobei die erste Verzögerungseinheit 720 eingangsseitig das Temperaturdetektionssignal T_det empfängt und die letzte Verzögerungseinheit 760 ausgangsseitig ein Signal VD mit variabler Verzögerung liefert. Die Verzögerungseinheiten 720 bis 760 sind jeweils von gleichem Aufbau wie jede der in 5 gezeigten und oben erläuterten Verzögerungseinheiten 510 bis 540, worauf verwiesen werden kann.
Der erste PMOS-Transistor 721 jeder Verzögerungseinheit 720 bis 760 wirkt mit dem ersten PMOS-Transistor 711 der zweiten Vorspanneinheit 710 als Stromspiegel zusammen. Ebenso wirkt der zweite NMOS-Transistor 724 jeder Verzögerungseinheit 720 bis 760 mit dem NMOS-Transistor 714 der zweiten Vorspanneinheit 710 als Stromspiegel zusammen.
Die so aufgebaute Zelle 420 mit variabler Verzögerung arbeitet wie folgt. Bei ansteigender Temperatur reduziert sich der Strom über den ersten PMOS-Transistor 711 und den NMOS-Transistor 714 der zweiten Vorspanneinheit 710 ebenso wie der Strom über den ersten PMOS-Transistor 721 und den zweiten NMOS-Transistor 724 in jeder der Verzögerungseinheiten 720 bis 760. Dadurch reduziert sich entsprechend der Stromfluss in jeder der Verzögerungseinheiten 720 bis 760, was deren Betriebsgeschwindigkeit verringert und folglich deren Verzögerungszeit erhöht. Bei abnehmender Temperatur nimmt der Strom des ersten PMOS-Transistors 711 und des NMOS-Transistors 714 der zweiten Vorspanneinheit 710 und ebenso der Strom des ersten PMOS-Transistors 721 und des zweiten NMOS-Transistors 724 in jeder der Verzögerungseinheiten 720 bis 760 zu. Dadurch steigt entsprechend der Strom in jeder der Verzögerungseinheiten 720 bis 760 an, was deren Betriebsgeschwindigkeit erhöht und somit deren Verzögerungszeit reduziert.
8 veranschaulicht diagrammatisch entsprechende Simulationsergebnisse für die Zelle 407 mit variabler Verzögerung von 7. Wie daraus ersichtlich, zeigt das von der Zelle 420 mit variabler Verzögerung abgegebene Signal VD mit variabler Verzögerung eine in guter Näherung lineare Änderung der Verzögerungszeit in Abhängigkeit von der Temperatur, wobei diese Änderung im hier interessierenden Temperaturbereich einige Mikrosekunden beträgt, speziell ca. 1 Mikrosekunde im gezeigten Temperaturbereichsausschnitt von ca. 10°C bis ca. 110°C. Dies ist, wie oben gesagt, eine um mehrere Größenordnungen größere Temperaturempfindlichkeit der Verzögerungszeitänderung als die für den gleichen Temperaturbereich im Bereich von wenigen Hundertstel Nanosekunden liegende Temperaturempfindlichkeit der Verzögerungszeit der Signale CD1 bis CD4 der Zellen 411 bis 414 mit fester Verzögerung.
Wieder bezugnehmend auf 4 Puffern die Zwischenspeichereinheiten 431 bis 434 je eines von dem ersten bis vierten Signal CD1 bis CD4 mit fester Verzögerung der ersten bis vierten Zelle 411 bis 414 mit fester Verzögerung in Reaktion auf das Signal VD mit variabler Verzögerung. Dazu kann jede der Zwischenspeichereinheiten 431 bis 434 z. B. ein D-Flip-Flop beinhalten, dem das Signal VD mit variabler Verzögerung an einem Taktsignaleingang CK und das jeweilige Signal CD1 bis CD4 mit fester Verzögerung an einem Dateneingang D zugeführt werden und die ein davon abhängiges Ausgangssignal an einem Ausgang Q abgeben.
9 veranschaulicht die Arbeitsweise der Bereichsunterscheidungslogikeinheit 440 von 4 im Zusammenwirken mit den Zwischenspeichereinheiten 431 bis 434 von 4, welche ihr jeweiliges Ausgangssignal der Bereichsunterscheidungslogikeinheit 440 zuführen. Die Bereichsunterscheidungslogikeinheit 440 ist dafür eingerichtet, den zugeführten Signalen vorgebbare Temperaturbereiche zuzuordnen, im gezeigten Beispiel einen ersten Temperaturbereich I von 0°C bis 25°C, einen zweiten Temperaturbereich II von 25°C bis 50°C, einen dritten Temperaturbereich III von 50°C bis 75°C bzw. einen vierten Temperaturbereich IV von 75°C bis 100°C.
Die Kennliniendarstellung von 9 zeigt, dass die Temperaturbereiche I bis IV gemäß vier Punkten unterteilt sind, an denen das Signal VD mit variabler Verzögerung in seiner Verzögerungszeit derjenigen von je einem des ersten bis vierten Signals CD1 bis CD4 mit fester Verzögerung entspricht. Somit puffert die Bereichsunterscheidungslogikeinheit 440 das erste bis vierte Signal CD1 bis CD4 mit fester Verzögerung in Reak tion auf das Signal VD mit variabler Verzögerung, um entsprechende Werte des Temperaturcodesignals Tcode als gewünschte Temperaturbereichsinformation zu erzeugen. So nimmt das Temperaturcodesignal Tcode beispielsweise für den ersten Temperaturbereich I den binären Wert „1000", für den zweiten Temperaturbereich II den Wert „1100", für den dritten Bereich III den Wert „1110" und für den vierten Bereich IV den Wert „1111" an.
10 veranschaulicht diese Temperaturcodesignalerzeugung des Temperatursensors 400 von 4 im Zeitablaufdiagramm. Wie aus 10 ersichtlich, wird das Temperaturdetektionssignal T_det mit einem hohen Logikpegel jeweils geeignet verzögert, um das erste bis vierte Signal CD1 bis CD4 mit fester Verzögerung sowie das Signal VD mit variabler Verzögerung jeweils mit hohem Logikpegel zu erzeugen. Da das Signal VD mit variabler Verzögerung seine Verzögerungszeit temperaturabhängig verändert, wird es bei z. B. 0°C schneller als bei z. B. 100°C auf hohem Logikpegel erzeugt. Hingegen wird jedes von dem ersten bis vierten Signal CD1 bis CD4 mit fester Verzögerung mit unabhängig von Temperaturänderungen praktisch gleichbleibender, fester Verzögerungszeit auf dem hohen Logikpegel erzeugt. Somit wird in einfacher Weise z. B. bei einer Temperatur von 0°C das Temperaturcodesignal Tcode mit dem Wert „1000" erzeugt, was anzeigt, dass die vom beispielsweise in einem Halbleiterchip verbauten Temperatursensor 400 gemessene, im Halbleiterchip herrschende Temperatur im ersten Temperaturbereich I liegt. Analog zeigt bei einer Temperatur von 100°C das Temperaturcodesignal Tcode mit dem Wert „1111" an, dass die im Chip herrschende Temperatur im vierten Temperaturbereich IV liegt.

Claims

Temperatursensor zur Erzeugung einer Temperaturbereichsinformation, gekennzeichnet durch – eine Mehrzahl von seriell geschalteten Verzögerungseinheiten (411 bis 414) mit temperaturunabhängiger Verzögerung, welche ein zugeführtes Temperaturdetektionssignal (T_det) temperaturunabhängig verzögern, – eine Verzögerungseinheit (420) mit temperaturabhängig variabler Verzögerung zur temperaturabhängigen Verzögerung des Temperaturdetektionssignals (T_det) und – eine Temperaturbereichsunterscheidungslogikeinheit (440) zur Zwischenspeicherung von Ausgangssignalen der Verzögerungseinheften (411 bis 414) mit temperaturunabhängiger Verzögerung in Reaktion auf ein Ausgangssignal der Verzögerungseinheit (420) mit temperaturabhängiger Verzögerung und zur Erzeugung einer entsprechenden Temperaturbereichsinformation.
Temperatursensor nach Anspruch 1, weiter dadurch gekennzeichnet, dass die jeweilige Verzögerungseinheit (411 bis 414) mit temperaturunabhängiger Verzögerung folgende Elemente enthält: – eine erste Vorspanneinheit (510), die einen (411 bis 414) temperaturunabhängigen internen Strom aufweist und ein erstes und zweites Vorspannsignal (VB1, VB2) abgibt, und – eine Mehrzahl von seriell geschalteten Verzögerungseinheiten (520, 530, 540, 550) zur Erzeugung einer Mehrzahl von Signalen (CD1 bis CD4) durch temperaturunabhängige Verzögerung des zugeführten Temperaturdetektionssignals (T_det).
Temperatursensor nach Anspruch 2, weiter dadurch gekennzeichnet, dass die erste Vorspanneinheit (510) folgende Elemente enthält: – einen ersten PMOS-Transistor (511), dessen Source an eine Versorgungsspannung (VCC) angeschlossen ist, – einen ersten NMOS-Transistor (512), dessen Gate und dessen Drain mit einer Drain des ersten PMOS-Transistors (511) verbunden sind und dessen Source an eine Massespannung (VSS) angeschlossen ist, – einen zweiten PMOS-Transistor (513), dessen Source an die Versorgungsspannung (VCC) angeschlossen ist und dessen Gate und Drain miteinander verbunden sind, – einen zweiten NMOS-Transistor (514), dessen Source mit der Drain des zweiten PMOS-Transistors (513) verbunden ist, – einen dritten NMOS-Transistor (515), dessen Drain mit der Drain des zweiten NMOS-Transistors (514) verbunden ist, dessen Gate mit dem Gate des ersten NMOS-Transistors (512) verbunden ist, um das zweite Vorspannsignal (VB2) zu liefern, und dessen Source an die Massespannung (VSS) angeschlossen ist, – einen dritten PMOS-Transistor (516), dessen Source an die Versorgungsspannung (VCC) angeschlossen ist und dessen Gate mit dem Gate zweiten PMOS-Transistors (519) verbunden ist, um das erste Vorspannsignal (VB1) zu liefern, und – einen vierten NMOS-Transistor (517), dessen Gate und Drain mit der Drain des dritten PMOS-Transistors (516) und dem Gate des zweiten NMOS-Transistors (514) verbunden sind und dessen Source an die Massespannung (VSS) angeschlossen ist.
Temperatursensor nach Anspruch 2 oder 3, weiter dadurch gekennzeichnet, dass wenigstens eine der Verzögerungseinheiten (520, 530, 540, 550) der Verzögerungseinheiten (411 bis 414) mit temperaturunabhängiger Verzögerung folgende Elemente enthält: – einen ersten PMOS-Transistor (521), dessen Source an die Versorgungsspannung (VCC) angeschlossen ist und dessen Gate vom ersten Vorspannsignal (VB1) beaufschlagt ist, – einen zweiten PMOS-Transistor (522), dessen Source mit einer Drain des ersten PMOS-Transistors (521) verbunden ist und dessen Gate mit einem Ausgang einer vorhergehenden Verzögerungseinheit (520, 530, 540, 550) verbunden oder mit dem Temperaturdetektionssignal (T_det) beaufschlagt ist, – einen ersten NMOS-Transistor (523), dessen Drain mit einer Drain des zweiten PMOS-Transistors (522) verbunden ist, um einen Ausgang der Verzögerungseinheit (520, 530, 540, 550) zu bilden, und dessen Gate mit dem Gate des zweiten PMOS-Transistors (522) verbunden ist, und – einen zweiten NMOS-Transistor (524), dessen Drain mit der Source des ersten NMOS-Transistors (523) verbunden ist, dessen Gate vom zweiten Vorspannsignal (VB2) beaufschlagt ist und dessen Source an die Massespannung (VSS) angeschlossen ist.
Temperatursensor nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass die Verzögerungseinheit (420) mit temperaturabhängiger Verzögerung folgende Elemente enthält: – eine zweite Vorspanneinheit (710) mit temperaturabhängig variablem internem Strom zur Ausgabe eines dritten und eines vierten Vorspannsignals (VB3, VB4) und – eine Mehrzahl von seriell geschalteten Verzögerungseinheiten (720, 730, 740, 750, 760) zur Erzeugung eines Signals (VD) mit temperaturabhängig variabler Verzögerung des zugeführten Temperaturdetektionssignals (T_det).
Temperatursensor nach Anspruch 5, weiter dadurch gekennzeichnet, dass die zweite Vorspanneinheit (710) folgende Elemente enthält: – einen ersten PMOS-Transistor (711), dessen Source an die Versorgungsspannung (VCC) angeschlossen ist und dessen Gate und Drain miteinander verbunden sind, – einen zwischen die Drain des ersten PMOS-Transistors (711) und die Massespannung (VSS) eingeschleiften Widerstand (712), – einen zweiten PMOS-Transistor (713), dessen Source an die Versorgungsspannung (VCC) angeschlossen ist und dessen Gate mit dem Gate des ersten PMOS-Transistors (711) verbunden ist, um das dritte Vorspannsignal (VB3) zu liefern, und – einen NMOS-Transistor (714), dessen Gate und Drain mit einer Drain des zweiten PMOS-Transistors (713) verbunden sind, um das vierte Vorspannsignal (VB4) zu liefern, und dessen Source an die Massespannung (VSS) angeschlossen ist.
Temperatursensor nach Anspruch 5 oder 6, weiter dadurch gekennzeichnet, dass wenigstens eine der Verzögerungseinheiten (720) der Verzögerungseinheit (420) mit variabler Verzögerung folgende Elemente enthält: – einen ersten PMOS-Transistor (721), dessen Source an die Versorgungsspannung (VCC) angeschlossen ist und dessen Gate vom dritten Vorspannsignal (VB3) beaufschlagt ist, – einen zweiten PMOS-Transistor (722), dessen Source mit einer Drain des ersten PMOS-Transistors (721) verbunden ist und dessen Gate mit einem Ausgang einer vorhergehenden Verzögerungseinheit verbunden oder mit dem Temperaturdetektionssignal (T_det) beaufschlagt ist, – einen ersten NMOS-Transistor (723), dessen Drain mit einer Drain des zweiten PMOS-Transistors (722) verbunden ist, um einen Ausgang der Verzögerungseinheit (720) zu bilden, und dessen Gate mit dem Gate des zweiten PMOS-Transistors (722) verbunden ist, und – einen zweiten NMOS-Transistor (724), dessen Drain mit der Sour-ce des ersten NMOS-Transistors (723) verbunden ist, dessen Gate mit dem vierten Vorspannsignal (VB4) beaufschlagt ist, und dessen Source an die Massespannung (VSS) angeschlossen ist.
Temperatursensor nach einem der Ansprüche 1 bis 7, weiter dadurch gekennzeichnet, dass die Temperaturbereichsunterscheidungslogikeinheit (440) dafür eingerichtet ist, vorgebbare Temperaturbereiche basierend auf Temperaturwerten voneinander zu unterscheiden, bei denen der Wert eines Ausgangssignals (VD) der Verzögerungseinheit (420) mit variabler Verzögerung jeweils einem Wert des Ausgangssignals (CD1 bis CD4) eines der Verzögerungseinheiten (411, 412, 413, 414) mit temperaturabhängiger Verzögerung entspricht.
Temperatursensor nach einem der Ansprüche 1 bis 8, weiter gekennzeichnet durch Zwischenspeichereinheiten (431 bis 434) zum Zwischenspeichern der Signale (CD1 bis CD4) mit temperaturunabhängiger Verzögerung in Reaktion auf das Signal (VD) mit variabler Verzögerung.
Temperatursensor nach Anspruch 9, weiter dadurch gekennzeichnet, dass wenigstens eine der Zwischenspeichereinheiten (431 bis 434) ein D-Flip-Flop aufweist, dem das Signal (VD) mit variabler Verzögerung an einem Taktsignaleingang und eines der Signale (CD1 bis CD4) mit temperaturunabhängiger Verzögerung an einem Dateneingang zugeführt werden.
Temperaturbereichsdetektionsverfahren mit folgenden Schritten: – Erzeugen einer Mehrzahl von Verzögerungssignalen (CD1 bis CD4) mit temperaturunabhängiger Verzögerung an vorgebbaren Zeitpunkten in Reaktion auf ein Temperaturdetektionssignal (T_det), – Erzeugen eines Signals (VD) mit temperaturabhängig variabler Verzögerung in Reaktion auf das Temperaturdetektionssignal, – Zwischenspeichern der Signale (CD1 bis CD4) mit temperaturunabhängiger Verzögerung in Reaktion auf das Signal (VD) mit variabler Verzögerung und – Erzeugen einer Temperaturbereichsinformation (Tcode) in Reaktion auf die zwischengespeicherten Signale.
Temperaturbereichsdetektionsverfahren nach Anspruch 11, weiter dadurch gekennzeichnet, dass die Temperaturbereichsinformation (Tcode) mittels Unterscheidung verschiedener vorgebbarer Temperaturbereiche erzeugt wird, deren Bereichsgrenzen durch Schnittpunkte des Signals (VD) mit variabler Verzögerung mit je einem der Signale (CD1 bis CD4) mit temperaturunabhängiger Verzögerung gebildet werden.
Temperaturbereichsdetektionsverfahren nach Anspruch 12, weiter dadurch gekennzeichnet, dass die Temperaturbereichsinformation (Tcode) eine Information darüber enthält, in welchen der vorgegebenen Temperaturbereiche eine zu erfassende Temperatur fällt.
Temperaturbereichsdetektionsverfahren nach einem der Ansprüche 11 bis 13, weiter dadurch gekennzeichnet, dass die Signale (CD1 bis CD4) mit temperaturunabhängiger Verzögerung aus einem Stromspiegelprozess einer Vorspanneinheit erzeugt werden, die mit einem temperaturunabhängigen internen Strom betrieben wird, wobei die Signale (CD1 bis CD4) mit temperaturunabhängiger Verzögerung mit Hilfe seriell geschalteter Inverter-/Verzögerungseinheiten erzeugt werden.
Temperaturbereichsdetektionsverfahren nach einem der Ansprüche 11 bis 14, weiter dadurch gekennzeichnet, dass das Signal (VD) mit variabler Verzögerung aus einem Stromspiegelprozess in einer Vorspanneinheit, die mit einem temperaturabhängig variablen internen Strom betrieben wird, entsteht und von seriell geschalteten Inverter-/Verzögerungseinheiten erzeugt wird.