DE102013104536A1

DE102013104536A1 - Schaltungsanordnung und verfahren zum betreiben einer schaltungsanordnung

Info

Publication number: DE102013104536A1
Application number: DE102013104536.7A
Authority: DE
Inventors: Thomas Baumann; Christian Pacha; Peter Mahrla
Original assignee: Intel Mobile Communications GmbH
Current assignee: Intel Deutschland GmbH
Priority date: 2012-05-03
Filing date: 2013-05-03
Publication date: 2014-10-23
Also published as: CN203588103U; US20130293281A1; US8710913B2

Abstract

Gemäß einem Aspekt dieser Offenbarung wird eine Schaltungsanordnung bereitgestellt, wobei die Schaltungsanordnung eine elektronische Komponente enthält, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, ein erstes Signal bereitzustellen, das eine zeitliche Schwankung aufweist, die auf der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten basiert; eine Detektierschaltung, die mit der elektronischen Komponente verschaltet ist, wobei die Detektierschaltung dazu konfiguriert ist, das erste Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das auf der zeitlichen Schwankung des ersten Signals basiert; und eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten basierend auf dem digitalen Schaltmatrix-Steuersignal zu steuern.

Description

Technisches Erfindungsgebiet
Die Erfindung bezieht sich im Allgemeinen auf Schaltungsanordnungen und Verfahren zum Betreiben einer Schaltungsanordnung.
Allgemeiner Stand der Technik
Herstellungsbedingte Schwankungen bzw. Schwankungen im Umfeld (PVT, process, voltage, temperature/Prozess, Spannung, Temperatur) können die Leistung einer Schaltung beeinflussen. Es kann wünschenswert sein, Konzepte bereitzustellen, die eine Schaltung in die Lage versetzen können, schnell auf solche Schwankungen zu reagieren.
Un Deep-Submicron CMOS-Technologien (Complementary Metal Oxide Semiconductor, etwa: komplementärer Metall-Oxid-Halbleiter) nimmt die Verzögerungsempfindlichkeit von digitalen Schaltungen gegenüber herstellungsbedingten Schwankungen bzw. Schwankungen im Umfeld (Prozess, Spannung, Temperatur) maßgeblich zu, d. h. gegenüber dynamischen Änderungen z. B. der Versorgungsspannung oder der Temperatur. Zum Beispiel kann ein Spannungsabfall von etwa 100 mV (10% VDD (Versorgungsspannung)), wie er im herkömmlichen Timing Sign-Off verwendet wird, zu einem Frequenzabfall von etwa 20–30% bei 40 nm und 28 nm CMOS-Technologien führen.
Sowohl wegen unvorhersehbarer Umfeldschwankungen als auch wegen globaler und lokaler herstellungsbedingter Schwankungen, die auf Schaltungsebene nur schwierig nachzubilden sind, werden üblicherweise große Leistungsspannen umgesetzt, um den korrekten Schaltungsbetrieb auch in einem ungünstigsten Szenario sicherzustellen. Den größten Teil der Spannen tragen dazu Schwankungen im Umfeld mit etwa 30–40% der Nenn-Schaltverzögerung bei (Spannungsabfall und Temperatur).
Mit dem Shrinking (Verkleinerung) der Technologie kann die Verzögerungsempfindlichkeit weiter zunehmen, was zu einem verstärkten Einfluss von Schwankungen im Umfeld führt. Zusätzlich können komplexere Schaltungsstrukturen, die auf die Umsetzung von anspruchsvolleren Mikroarchitekturen zurückzuführen sind, zu höherer Empfindlichkeit der Schaltung gegenüber Prozess-, Spannungs- und Temperatur-Schwankungen führen. Somit erfordern sowohl Technologie-Shrinking als auch Änderungen der Mikroarchitektur möglicherweise höhere Leistungsspannen für das herkömmliche Sign-Off.
Zusätzlich zu den technologischen Problemen kann die zunehmende Schaltungskomplexität, z. B. die zunehmende Anzahl von Mikroprozessor-Kernen in Mehrkern-Mikroprozessoren (Multi-/Many-Core) und/oder die hohe Anzahl von heterogenen Funktionseinheiten in hochintegrierten System-on-Chips (SoC), zu örtlich variierenden und sich schnell ändernden Betriebsbedingungen führen. Daher kann es erstrebenswert sein, sowohl global als auch lokal auf Schwankungen im Umfeld zu reagieren, d. h. möglicherweise sind verteilte Sense-and-React-Systeme (Abtasten und Reagieren) erforderlich.
Obwohl es sogar Techniken gibt, z. B. die Versorgungsspannung vor einem bekannten Laststromanstieg anzupassen, fehlt diesen Techniken immer noch die Fähigkeit, sehr schnell auf einen unvorhersehbaren Anstieg des Laststroms zu reagieren, wie er durch die Interruptverarbeitung des Systems verursacht werden kann.
Die Reduzierung der Leistungsspannen durch nahezu „sofortige” Reaktion auf Verzögerungsschwankungen ist im Allgemeinen von großem Interesse, wie viele Publikationen über adaptive Systeme und Überwachungskonzepte in den vergangenen Jahren zeigen.
Die Reduzierung der Geschwindigkeitsspannen und der Ausgleich von Verzögerungsschwankungen sind Ziele von konventionellen Methoden, die sich mit adaptiven Systemen und Überwachungskonzepten befassen.
Herkömmlich werden Sensoren und Überwachungsschaltungen umgesetzt, um bestimmte Schaltungsparameter zu messen, wie zum Beispiel Versorgungsspannung, Temperatur, Alterung und herstellungsbedingte Schwankungen, um so den Chip-Zustand zu analysieren. Die Kenntnis des Chip-Zustands kann es ermöglichen, die Betriebsparameter statisch und dynamisch anzupassen, wie zum Beispiel die Versorgungsspannung, um einen ordnungsgemäßen Betrieb der Schaltung sicherzustellen, z. B. für Slow-Process-Dies oder im Fall von temperaturinduzierten Verzögerungsschwankungen während des Betriebes.
Prozessklassen werden herkömmlich bereits durch Überwachung der Schaltungsleistung bestimmt. Um herstellungsbedingte Schwankungen zu berücksichtigen, wird eine entsprechende Spannungseinstellung (z. B. die VDD-Einstellung) aus einer vorbestimmten Umsetzungstabelle (LUT, lookup-table) entnommen, um sicherzustellen, dass die Schaltung mit der richtigen Leistung arbeitet. Doch zusätzlich zu statischen herstellungsbedingten Schwankungen können auch dynamische Schwankungen, wie zum Beispiel Spannungsabfall, Temperatur und Alterung, die Schaltungsleistung beeinflussen. Um die Reduzierung von Leistungsspannen zu ermöglichen, muss die Schaltungsleistung auch an dynamische Schwankungen angepasst werden. Dies kann auch erfolgen, indem Überwachungsschaltungen zum Abtasten und LUT verwendet werden, die Informationen über die Höhe z. B. von ΔVDD umfassen, um temperaturschwankungsinduzierte Verzögerungsänderungen auszugleichen.
Neben der Reduzierung der Spannen kann auch die maßgebliche Zunahme der Schaltungsempfindlichkeit gegenüber Prozess-, Spannungs- und Temperatur-Schwankungen eine Art Notfall-Handling auf Schaltungsniveau erfordern, falls schnelle und maßgebliche dynamische Schwankungsereignisse auftreten, die möglicherweise das Potenzial zur Verursachung von Systemstörungen haben. Da die meisten Kleinsignalschaltungen und -systeme bereits dynamische Spannungsskalierung (DVS, dynamic voltage scaling) aus Gründen der Energieversorgung verwenden, ist das Anpassen der Versorgungsspannung VDD gemäß dem vorbestimmten Chip-Zustand herkömmlicherweise in der Literatur das Mittel der Wahl.
Herkömmliche Konzepte zum Unterdrücken des Prozess-, Spannungs- und Temperatureinflusses auf die Schaltungsleistung basieren üblicherweise auf der Messung eines einzelnen Parameters, wie zum Beispiel der Versorgungsspannung, der Temperatur, Alterung und herstellungsbedingter Schwankungen. Um Prozess-, spannungs- oder temperaturinduzierte Leistungsschwankungen zu unterdrücken, werden gemäß herkömmlichen Techniken entweder mehrdimensionale Umsetzungstabellen (LUT) benötigt, um mehrere Schaltungsparameter auf einen einzelnen Regelwert zu mappen, oder es müssen verschiedene Gegenmaßnahmen auf Basis der Messwerte jeder einzelnen Parametermessung ergriffen werden.
Der herkömmliche Ansatz von adaptiven/dynamischen VDD-Techniken wird in 30 gezeigt. Wie gezeigt wird, wird gemäß dem herkömmlichen Ansatz die VDD-Anpassung durch die PMU (Power Management Unit) gemäß dem aktuellen Chip-Zustand vorgenommen. Der Chip-Zustand wird durch Überwachen z. B. der Prozessklasse (schnell, langsam), der Temperatur, der Alterung usw. ermittelt. Für eine bestimmte Zusammenstellung von Parametern wird die Anpassungshöhe für VDD in einer Umsetzungstabelle gespeichert. Gemäß dem gespeicherten Wert passt die PMU die Versorgungsspannung VDD an. Wie zu erkennen ist, kann diese Prozedur einen maßgeblichen Zeitraum in Anspruch nehmen, z. B. einige Mikrosekunden.
Die Anpassung der Versorgungsspannung wird herkömmlich durch Änderung der Einstellung der umgesetzten Spannungsregler erreicht.
Im Fall üblicher Gleichspannungs-Abwärtswandler ist der Zeitmaßstab der dynamischen Schwankungen, z. B. der Versorgungsspannung, viel kleiner (im Nanosekunden-Maßstab) als die Zeit, die der Spannungsregler braucht, um die Spannungsanpassung gemäß den geänderten Einstellungen vorzunehmen (10–100 Mikrosekunden). Somit können schnelle dynamische Schwankungen nicht durch Änderung der Spannungsreglereinstellungen eines üblichen Gleichspannungs-Abwärtswandlers ausgeglichen werden, wie er in Kleinsignalschaltungen und -systemen verwendet wird.
Sogar die schnelleren Low-Drop-Spannungsregler (LDO, Low Drop-Out) sind möglicherweise nicht in der Lage, die Versorgungsspannung im Nanosekunden-Maßstab anzupassen. Das grundlegende Prinzip von LDO ist das Abtasten von VDD und der Vergleich mit einer vordefinierten Referenzspannung. Wenn die abgetastete Spannung sich von der Referenz unterscheidet, wird der Widerstand des Reihenwiderstands zwischen einer Spannungsquelle mit höherem Potential und VDD verändert. Um schnelle Anpassung zu ermöglichen, sind Error Amplifier (Fehlerverstärker) mit hoher Bandbreite erforderlich. Die Umsetzung eines LDO-basierten Regelungsschemas weist zwei bedeutende Nachteile auf. Auf der einen Seite umfassen LDO-Schaltungen einen hohen Anteil von Analogschaltungen oder -blöcken, wie Error Amplifier und Referenzschaltungen (Bandgap-Referenz) oder Komparatoren. Im Vergleich zu einer komplett digitalen Lösung sind analoge Schaltungen normalerweise recht groß, und ihre Größe wird nicht mit der Technologie reduziert, wie das bei digitalen Konzepten der Fall ist. Auf der anderen Seite reagiert der Spannungsregler wegen der VDD-Abtastung lediglich auf Schwankungen der Versorgungsspannung, jedoch nicht z. B. auf temperaturinduzierte Verzögerungsänderungen. Daher können diese Reglerarten nicht als Einzellösung verwendet werden, um den Ausgleich von schwankungsinduzierten Verzögerungsänderungen zu ermöglichen, d. h. stabilen Betrieb bei einer vordefinierten Schaltungsleistung. Somit müsste eine LDO-basierte schnelle Spannungsregelungstechnik mit weiteren adaptiven Schaltungskonzepten kombiniert werden, um auch temperatur- und alterungsinduzierte Verzögerungsschwankungen auszugleichen.
Kurze Darstellung der Erfindung
Eine Schaltungsanordnung gemäß einem Aspekt dieser Offenbarung kann Folgendes enthalten: eine elektronische Komponente, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, ein erstes Signal bereitzustellen, das eine zeitliche Schwankung aufweist, die auf der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten basiert (z. B. abhängig davon ist); eine Detektierschaltung, die mit der elektronischen Komponente verschaltet ist, wobei die Detektierschaltung dazu konfiguriert ist, das erste Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das auf der zeitlichen Schwankung des ersten Signals basiert (z. B. abhängig davon ist); und eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten auf Basis von (z. B. abhängig von) dem digitalen Schaltmatrix-Steuersignal zu steuern.
Eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung kann Folgendes enthalten: eine Verzögerungsleitung, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, ein Signal bereitzustellen, wobei eine Verzögerung des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist; einen Time-to-Digital-Converter, der mit der Verzögerungsleitung verschaltet ist, wobei der Time-to-Digital-Converter dazu konfiguriert ist, das von der Verzögerungsleitung bereitgestellte Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das von der Verzögerung des Signals abhängig ist; und eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig vom digitalen Schaltmatrix-Steuersignal zu steuern.
Eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung kann Folgendes enthalten: einen Oszillator, der mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und der dazu konfiguriert ist, ein Signal bereitzustellen, wobei eine Oszillationsfrequenz des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist; eine Detektierschaltung, die mit dem Oszillator verschaltet ist, wobei die Detektierschaltung dazu konfiguriert ist, das vom Oszillator bereitgestellte Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das von der Oszillationsfrequenz des Signals abhängig ist; und eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig vom digitalen Schaltmatrix-Steuersignal zu steuern.
Ein Verfahren zum Betrieb einer Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung kann Folgendes enthalten: Bereitstellen eines Signals durch eine elektronische Komponente, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist, wobei die zeitliche Schwankung des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist; Bereitstellen eines digitalen Schaltmatrix-Steuersignals, das von der zeitlichen Schwankung des von der elektronischen Komponente bereitgestellten Signals abhängig ist; und Steuern der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten mittels einer Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, abhängig vom digitalen Schaltmatrix-Steuersignal.
Kurze Beschreibung der Figuren
In den Zeichnungen beziehen sich in den unterschiedlichen Ansichten durchgängig gleiche Referenzzeichen im Allgemeinen auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, weil stattdessen der Schwerpunkt im Allgemeinen darauf gelegt wird, die Grundlagen der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Aspekte dieser Offenbarung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, dabei zeigen:
1A eine Schaltungsanordnung gemäß einem Aspekt dieser Offenbarung;
1B eine Schaltungsanordnung gemäß einem Aspekt dieser Offenbarung;
2 ein Verfahren zum Betrieb einer Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
3 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
4 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
5 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
6 ein Diagramm, das ein Funktionsprinzip von Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung veranschaulicht;
7A eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
7B eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
8 ein Verfahren zum Betrieb einer Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
9A bis 9C Umsetzungsbeispiele einer programmierbaren Verzögerungsleitung zur Verwendung in Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung;
10 Umsetzungsbeispiele von Abschnitten mit fester Verzögerung zur Verwendung in einer Verzögerungsleitung;
11 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
12 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
13 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
14 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
15 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
16 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
17 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
18 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
19 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
20 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
21 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
22 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
23 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
24 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
25 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
26 eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
27A eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
27B eine Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
28A und 28B Umsetzungsbeispiele eines ringoszillatorbasierten Sensors zur Verwendung in Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung;
29 ein Verfahren zum Betrieb einer Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung;
30 veranschaulichend herkömmliche adaptive/dynamische VDD-Techniken.
Beschreibung
Die folgende, ausführliche Beschreibung bezieht sich auf die zugehörigen Zeichnungen, die veranschaulichend spezifische Details und Aspekte dieser Offenbarung zeigen, in denen die Erfindung betrieben werden kann. Diese Aspekte sind hinreichend detailliert beschrieben, so dass es Fachleuten möglich ist, die Erfindung umzusetzen. Andere Aspekte dieser Offenbarung können genutzt werden, und bauliche, logische oder elektrische Änderungen können vorgenommen werden, ohne dass dadurch vom Schutzbereich der Erfindung abgewichen würde. Die verschiedenen Aspekte dieser Offenbarung schließen sich nicht notwendigerweise gegenseitig aus, denn einige Aspekte dieser Offenbarung können mit einer oder mehreren anderen Aspekten dieser Offenbarung kombiniert werden, um neue Aspekte zu formen.
Die Begriffe „Verschalten” bzw. „Verbindung”, wie sie hier verwendet werden, können so verstanden werden, dass sie sowohl direktes „Verschalten” bzw. „Verbindung” als auch indirektes „Verschalten” bzw. „Verbindung” enthalten.
1A zeigt eine Schaltungsanordnung 100 gemäß einem Aspekt dieser Offenbarung.
Die Schaltungsanordnung 100 enthält eine elektronische Komponente 101.
Die elektronische Komponente 101 ist mit wenigstens einem gemeinsamen Energieversorgungsknoten 102 verschaltet. Zum Beispiel kann die elektronische Komponente 101 wenigstens einen Energieversorgungseingang enthalten, der mit dem wenigstens einen gemeinsamen Energieversorgungsknoten 102 verschaltet sein kann. Somit kann Energie an die elektronische Komponente 101 über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 geliefert werden.
Die elektronische Komponente 101 ist dazu konfiguriert, ein Signal 103 bereitzustellen, wobei die zeitliche Schwankung des Signals 103 von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 abhängig ist. Mit anderen Worten: Das zeitliche Verhalten bzw. die Zeitcharakteristik des Signals 103 kann von der Energieversorgung über den wenigstens eine gemeinsamen Energieversorgungsknoten 102 abhängig sein. Das Signal 103 kann zum Beispiel an einem Signalausgang 101b der elektronischen Komponente 101 bereitgestellt werden.
Als Beispiel: Möglicherweise enthält oder ist die elektronische Komponente 101 eine Verzögerungsleitung, z. B. eine programmierbare Verzögerungsleitung (siehe z. B. 3). In diesem Fall kann das Signal 103 ein Signal sein, das sich durch die Verzögerungsleitung ausbreitet und an einem Ausgang der Verzögerungsleitung bereitgestellt wird, wobei eine Ausbreitungsverzögerung des Signals möglicherweise abhängig von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 ist.
Als anderes Beispiel: Möglicherweise enthält oder ist die elektronische Komponente 101 ein Oszillator, z. B. ein Ringoszillator (siehe z. B. 25). In diesem Fall kann das Signal 103 ein Signal sein, das vom Oszillator bereitgestellt wird, wobei eine Oszillationsfrequenz des Signals möglicherweise abhängig von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 ist.
Wie oben beschrieben hängt die zeitliche Schwankung des Signals 103 (z. B. die Signalausbreitungsverzögerung eines sich durch eine Verzögerungsleitung ausbreitenden Signals bzw. die Oszillationsfrequenz eines Oszillatorsignals) von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 ab. In dem Fall, dass, z. B. aufgrund von herstellungsbedingten Schwankungen bzw. von Schwankungen im Umfeld (Prozess, Spannung, Temperatur), zum Beispiel aufgrund eines Temperaturanstiegs bzw. -abfalls über/unter eine Nenntemperatur, die zeitliche Schwankung des Signals 103 von einem vorbestimmten oder Nenn-Verhalten abweicht (z. B. die Verzögerung eines sich durch eine Verzögerungsleitung ausbreitenden Signals weicht von einer vorbestimmten oder Nenn-Signalverzögerung ab, bzw. die Oszillationsfrequenz des Oszillatorsignals weicht von einer vorbestimmten oder Nenn-Oszillatorfrequenz ab), dann kann die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 so gesteuert werden (mit anderen Worten: geändert werden), dass die zeitliche Schwankung des Signals 103 möglicherweise zum vorbestimmten Verhalten zurückkehrt.
Das Steuern der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 wird möglicherweise durch eine Schaltmatrix 106 erreicht, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten 102 und wenigstens einer Energieversorgung 107 verschaltet ist (hier auch als Energieversorgungsquelle bezeichnet).
Die Schaltungsanordnung 100 enthält weiterhin eine Detektierschaltung 104, die mit der elektronischen Komponente 101 verschaltet ist.
Die Detektierschaltung 104 ist dazu konfiguriert, das Signal 103 zu detektieren, das von der elektronischen Komponente 101 bereitgestellt wird, und ein digitales Schaltmatrix-Steuersignal 105 bereitzustellen, das von der zeitlichen Schwankung des von der elektronischen Komponente 101 bereitgestellten Signals 103 abhängig ist. Mit anderen Worten: Die Detektierschaltung 104 kann dazu konfiguriert sein, die Zeitcharakteristika bzw. das zeitliche Verhalten des Signals 103 der elektronischen Komponente 101 in ein digitales Schaltmatrix-Steuersignal 105 zu übersetzen.
Als Beispiel: Die Detektierschaltung 104 enthält möglicherweise oder ist möglicherweise ein Time-to-Digital-Converter (TDC), zum Beispiel in dem Fall, dass die elektronische Komponente 101 eine Verzögerungsleitung enthält oder eine ist (siehe z. B. 3). Der Time-to-Digital-Converter (TDC) kann zum Beispiel mit dem Ausgang der Verzögerungsleitung verschaltet sein und ist möglicherweise dazu konfiguriert, das am Ausgang der Verzögerungsleitung bereitgestellte Signal zu detektieren und das digitale Schaltmatrix-Steuersignal 105 bereitzustellen, das von der Ausbreitungsverzögerung des Signals durch die Verzögerungsleitung abhängig ist. Mit anderen Worten: Der TDC übersetzt möglicherweise die Signalverzögerung der Verzögerungsleitung in ein entsprechendes Schaltmatrix-Steuersignal, wobei das digitale Schaltmatrix-Steuersignal sich ändern kann, wenn sich die Verzögerung ändert (z. B. aufgrund von Prozess-, Spannungs- und Temperatur-Schwankungen).
Als anderes Beispiel: Die Detektierschaltung 104 enthält möglicherweise oder ist möglicherweise eine Frequenzbestimmungsschaltung, zum Beispiel in dem Fall, dass die elektronische Komponente 101 einen Oszillator enthält oder einer ist (siehe z. B. 25). Die Frequenzbestimmungsschaltung kann zum Beispiel mit dem Ausgang des Oszillators verschaltet sein und dazu konfiguriert sein, das am Oszillatorausgang bereitgestellte Signal zu detektieren und das digitale Schaltmatrix-Steuersignal 105 bereitzustellen, das von der Oszillationsfrequenz des Signals abhängig ist. Mit anderen Worten: Die Frequenzbestimmungsschaltung übersetzt möglicherweise die Oszillationsfrequenz des Oszillators in ein entsprechendes digitales Schaltmatrix-Steuersignal, wobei das digitale Schaltmatrix-Steuersignal sich ändern kann, wenn sich die Oszillationsfrequenz ändert (z. B. aufgrund von Prozess-, Spannungs- und Temperatur-Schwankungen).
Die Schaltungsanordnung 100 enthält weiterhin die Schaltmatrix 106, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten 102 und wenigstens einer Energieversorgung 107 verschaltet ist. Die wenigstens eine Energieversorgung 107 stellt möglicherweise eine obere Versorgungsspannung (z. B. „VDD”) und/oder eine untere Versorgungsspannung (z. B. „VSS”) bereit. Die Schaltmatrix 106 ist dazu konfiguriert, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 abhängig vom digitalen Schaltmatrix-Steuersignal 105 zu steuern. Wie gezeigt wird, ist zu diesem Zweck das digitale Schaltmatrix-Steuersignal 105 möglicherweise mit wenigstens einem Steuersignal-Eingang 116 der Schaltmatrix 106 verschaltet.
Die Schaltmatrix 106 kann wenigstens einen Schalter oder mehrere Schalter enthalten (siehe z. B. 11), die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten 102 und der wenigstens einen Energieversorgung 107 verschaltet sind. Der Schalter/die Schalter werden möglicherweise vom digitalen Schaltmatrix-Steuersignal 105 gesteuert. Zum Beispiel kann das digitale Schaltmatrix-Steuersignal 105 an einem jeweiligen Steueranschlusspunkt bzw. an jeweiligen Steueranschlusspunkten der Schalter/des Schalters bereitgestellt werden.
Wenigstens einer der Schalter, z. B. mehrere der Schalter, der Schaltmatrix 106, z. B. alle Schalter, können in einem Beispiel einen Transistor, zum Beispiel einen MOS-Transistor, z. B. einen PMOS-Transistor oder einen NMOS-Transistor, enthalten oder einer sein (siehe z. B. 14).
Wenigstens einer der Schalter, z. B. mehrere der Schalter, z. B. alle Schalter, können in einem anderen Beispiel eine geschaltete Stromquelle enthalten oder eine sein, die z. B. eine Reihenschaltung eines Schalters (z. B. eines Transistors, z. B. eines MOS-Transistors, z. B. eines PMOS-Transistors oder eines NMOS-Transistors) mit einer Stromquelle enthält (siehe z. B. 15).
Wenigstens einer der Schalter, z. B. mehrere der Schalter, z. B. alle Schalter, können in einem anderen Beispiel einen geschalteten Stromspiegel enthalten oder einer sein, der z. B. eine Reihenschaltung eines Schalters (z. B. eines Transistors, z. B. eines MOS-Transistors, z. B. eines PMOS-Transistors oder eines NMOS-Transistors) mit einem Stromspiegel (z. B. eines MOS-Stromspiegels, z. B. eines PMOS- oder NMOS-Stromspiegels) enthält, siehe z. B. 16.
Gemäß einem Aspekt dieser Offenbarung werden der Schalter bzw. die Schalter der Schaltmatrix 106 möglicherweise vom digitalen Schaltmatrix-Steuersignal 105 gesteuert. Zum Beispiel kann das digitale Schaltmatrix-Steuersignal 105 ein digitales Ausgangswort sein, das eine Anzahl von Bits umfasst. In einem Beispiel ist die Anzahl der Bits möglicherweise entsprechend oder gleich der Anzahl der Schalter der Schaltmatrix 106, die vom digitalen Schaltmatrix-Steuersignal 105 gesteuert werden soll. Allerdings kann es auch möglich sein, dass die Bitanzahl von der Anzahl der Schalter verschieden ist, die vom digitalen Schaltmatrix-Steuersignal gesteuert werden sollen, zum Beispiel in dem Fall, dass mehrere Schalter von demselben Bit des digitalen Schaltmatrix-Steuersignals 105 gesteuert werden (siehe z. B. 17).
Zur Veranschaulichung: Die Detektierschaltung 104, die das von der elektronischen Komponente 101 bereitgestellte Signal 103 detektiert und die das digitale Schaltmatrix-Steuersignal 105 bereitstellt, das von der zeitlichen Schwankung des Signals 103 abhängig ist, und die Schaltmatrix 106, die die Energieversorgung der elektronischen Komponente 101 über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 abhängig vom digitalen Schaltmatrix-Steuersignal 105 steuert, können als eine Rückkopplungsschleife oder Regelung betrachtet werden. Diese Rückkopplungsschleife oder Regelung wird möglicherweise zur Leistungsregelung einer Schaltung 111 verwendet, die auf konstanter Leistung gehalten werden soll (zum Beispiel eine Funktionsschaltung, z. B. ein Schaltungskern), die möglicherweise mit dem wenigstens einen gemeinsamen Energieversorgungsknoten 102 verschaltet ist (wie mit einer gestrichelten Linie in 1 gezeigt wird).
Die Detektierschaltung 104 ist möglicherweise mit dem wenigstens einen gemeinsamen Energieversorgungsknoten 102 verschaltet (wie mit einer gestrichelten Linie in 1 gezeigt wird), so dass die Schaltmatrix 106 auch die Energieversorgung der Detektierschaltung 104 über den wenigstens einen gemeinsamen Energieversorgungsknoten 102 steuern kann. Alternativ ist die Detektierschaltung 104 möglicherweise mit der wenigstens einen Energieversorgung 107 verschaltet, ohne dass die Schaltmatrix 106 dazwischen geschaltet ist.
1B zeigt eine Schaltungsanordnung 150 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 150 ist in gewissem Maße der in 1A gezeigten Schaltungsanordnung 100 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 150 unterscheidet sich von der Schaltungsanordnung 100 darin, dass eine Logikschaltung 113 (hierin auch als Logikblock oder kurz Logik bezeichnet) zwischen der Detektierschaltung 104 und der Schaltmatrix 106 verschaltet ist. Die Logikschaltung 113 empfängt möglicherweise das digitale Schaltmatrix-Steuersignal 105 von der Detektierschaltung 104 und ist möglicherweise dazu konfiguriert, Operationen anzuwenden oder Funktionen auf dem digitalen Schaltmatrix-Steuersignal 105 durchzuführen und auf Basis dieser Operationen ein digitales Steuersignal 115 an die Schaltmatrix 106 bereitzustellen. Das digitale Schaltmatrix-Steuersignal 115 kann ein digitales Ausgangswort sein, das eine Anzahl von Bits umfasst. Die Anzahl der Bits des digitalen Steuersignals 115 kann die gleiche sein wie die Anzahl der Bits des digitalen Schaltmatrix-Steuersignals 105, das von der Detektierschaltung 104 bereitgestellt wird. Alternativ kann die Anzahl der Bits des digitalen Steuersignals 115 von der Anzahl der Bits des digitalen Schaltmatrix-Steuersignals 105 verschieden sein.
Die Logikschaltung 113 setzt zum Beispiel möglicherweise wenigstens eine der folgenden Funktionalitäten um: eine Pufferspeicherfunktionalität, eine Hysteresefunktionalität, eine Filterfunktionalität, eine Aktivierungs-/Deaktivierungs-Funktionalität, eine Funktionalität zum bitweisen Remapping, eine Kodierfunktionalität, eine Dekodierfunktionalität, eine Kompressionsfunktionalität, eine Dekompressionsfunktionalität. Alternativ oder zusätzlich setzt die Logikschaltung 113 möglicherweise andere Funktionalitäten um.
Zum Beispiel ist die Logikschaltung 113 möglicherweise dazu konfiguriert, ein lineares Mapping zu erreichen, z. B. Mapping der Bits des digitalen Schaltmatrix-Steuersignals 105 auf die Bits des digitalen Steuersignals 115.
Als anderes Beispiel kann die Logikschaltung 113 als ein digitaler Filter konfiguriert sein. Der Filter kann zum Beispiel dazu abgestimmt sein, eine verbesserte Stabilität der Regelung zu erlangen. Zum Beispiel ist der Filter möglicherweise dazu konfiguriert, hochfrequente Anteile des digitalen Schaltmatrix-Steuersignals 105 herauszufiltern.
Die Schaltungsanordnungen 100 und 150 können verwendet werden, um die Leistung der Schaltung 111 zu regeln. Zu diesem Zweck ist die elektronische Komponente 101 möglicherweise so konfiguriert, dass eine zeitliche Nennschwankung des von der elektronischen Komponente 101 bereitgestellten Signals 103 gleich oder im Wesentlichen gleich einer zeitlichen Nennschwankung eines Signals ist, das von wenigstens einer Schaltungsstruktur der Schaltung 111 bereitgestellt wird. Zum Beispiel ist in dem Fall, dass die elektronische Komponente 101 als eine Verzögerungsleitung konfiguriert ist, eine Nennsignalverzögerung der Verzögerungsleitung möglicherweise gleich oder im Wesentlichen gleich einer Nennsignalverzögerung wenigstens einer Schaltungsstruktur in der Schaltung 111. Weiterhin kann zum Beispiel eine Empfindlichkeit der Signalverzögerung der Verzögerungsleitung gegenüber Prozess-, Spannungs- und Temperatur-Schwankungen gleich oder im Wesentlichen gleich einer Empfindlichkeit der Signalverzögerung der wenigstens einen Schaltungsstruktur der Schaltung 111 gegenüber Prozess-, Spannungs- und Temperatur-Schwankungen sein, wie weiter unten beschrieben wird.
2 zeigt ein Verfahren 200 zum Betrieb einer Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung.
In 202 erzeugt eine elektronische Komponente, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist, ein Signal, wobei die zeitliche Schwankung des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist. Die elektronische Komponente ist zum Beispiel möglicherweise gemäß einem oder mehrerer Aspekte dieser Offenbarung konfiguriert, zum Beispiel als eine Verzögerungsleitung oder als ein Oszillator (z. B. ein Ringoszillator).
In 204 erzeugt eine Detektierschaltung ein digitales Schaltmatrix-Steuersignal, das auf der zeitlichen Schwankung des von der elektronischen Komponente in Schritt 202 erzeugten Signals basiert. Die Detektierschaltung kann zum Beispiel gemäß einem oder mehrerer Aspekte dieser Offenbarung konfiguriert sein, zum Beispiel als ein Time-to-Digital-Converter (TDC) oder als eine Frequenzbestimmungsschaltung.
In 206 steuert eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung (oder Energieversorgungsquelle) verschaltet ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten auf Basis des in Schritt 204 erzeugten digitalen Schaltmatrix-Steuersignals. Die Schaltmatrix kann zum Beispiel gemäß einem oder mehreren Aspekten dieser Offenbarung konfiguriert sein.
3 zeigt eine Schaltungsanordnung 300 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 300 enthält eine als eine Verzögerungsleitung 301 konfigurierte elektronische Komponente. Die Verzögerungsleitung 301 enthält möglicherweise einen ersten Energieversorgungseingang 301c, der mit einem ersten gemeinsamen Energieversorgungsknoten 302 verschaltet sein kann. Somit kann Energie an die Verzögerungsleitung 301 über den ersten gemeinsamen Energieversorgungsknoten 302 geliefert werden. Ein Spannungspegel am ersten gemeinsamen Energieversorgungsknoten 302 wird als VDDvir bezeichnet. Der Spannungspegel VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 kann veranschaulichend eine effektive obere Versorgungsspannung abbilden (hier auch als virtuelle obere Versorgungsspannung bezeichnet). Die Verzögerungsleitung 301 enthält möglicherweise weiterhin einen zweiten Energieversorgungseingang 301d, der mit einem zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet sein kann. Der zweite gemeinsame Energieversorgungsknoten 302' ist möglicherweise mit einer zweiten Energieversorgung 307b verschaltet (hier auch als zweite Energieversorgungsquelle bezeichnet). Die zweite Energieversorgung 307b ist möglicherweise eine untere Energieversorgung, die z. B. eine untere Versorgungsspannung VSS bereitstellt, wie in 3 gezeigt wird. Zur Veranschaulichung: Die Verzögerungsleitung 301 ist möglicherweise zwischen einer virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und einer unteren Versorgungsspannung VSS am zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet.
Die Verzögerungsleitung 301 ist zum Bereitstellen eines Signals 303 konfiguriert. Das von der Verzögerungsleitung 301 bereitgestellte Signal 303 kann ein Signal sein, das in die Verzögerungsleitung 301 an einem Signaleingang 301a der Verzögerungsleitung 301 eintritt, sich entlang einem Signalausbreitungspfad durch die Verzögerungsleitung 301 ausbreitet und aus der Verzögerungsleitung 301 an einem Signalausgang 301b der Verzögerungsleitung 301 mit einer gewissen Zeitverzögerung austritt. Das Signal, das in die Verzögerungsleitung 301 am Signaleingang 301a eintritt, kann zum Beispiel ein Taktsignal CLK sein, wie in 3 gezeigt wird. Das Taktsignal CLK wird möglicherweise an einem Signaleingang 308 (hier auch als Taktsignaleingang bezeichnet) der Schaltungsanordnung 300 bereitgestellt, der mit einem Signaleingang 301a der Verzögerungsleitung 301 wie gezeigt verschaltet sein kann.
Die Verzögerungsleitung 301 kann zum Beispiel eines oder mehrere Verzögerungselemente oder -strukturen im Signalverzögerungspfad zwischen dem Signaleingang 301a und dem Signalausgang 301b der Verzögerungsleitung 301 enthalten (mit anderen Worten, Elemente oder Strukturen, die möglicherweise eine verzögernde Wirkung auf eine Signalausbreitung entlang des Signalausbreitungspfades haben) (siehe z. B. 9A bis 9C und 10). Zum Beispiel enthält die Verzögerungsleitung 301 möglicherweise eines oder mehrere Elemente oder Strukturen, die ähnlich zu oder identisch mit Elementen oder Strukturen einer Schaltung 311 sind, die mit konstanter Leistung betrieben werden soll (z. B. ein Schaltungskern). Beispiele für solche Elemente oder Strukturen enthalten möglicherweise, sind aber nicht darauf beschränkt, kritische Pfade, Nachbildungen kritischer Pfade, Speicherpfade, Speicherpfadnachbildungen, Eingangs-/Ausgangs-(I/O)Pfade, I/O-Pfad-Nachbildungen (siehe z. B. 10). Eine (Nenn-)Zeitverzögerung des am Signalausgang 301b der Verzögerungsleitung 301 bereitgestellten Signals 303 kann zum Beispiel durch die Anzahl und/oder den Typ der Verzögerungslemente oder -strukturen bestimmt werden, die im Signalverzögerungspfad zwischen dem Signaleingang 301a und dem Signalausgang 301b der Verzögerungsleitung 301 vorhanden sind.
Gemäß einem Aspekt dieser Offenbarung ist die Verzögerungsleitung 301 möglicherweise als eine programmierbare Verzögerungsleitung (PDL, programmable delay line) konfiguriert. In diesem Fall wird eine (Nenn-)Signalausbreitungsverzögerung der Verzögerungsleitung 301 möglicherweise programmiert oder eingestellt, zum Beispiel durch Einstellen der Anzahl und/oder des Typs der im Signalausbreitungspfad vorhandenen „aktiven” Verzögerungselemente oder -strukturen. Zu diesem Zweck kann die Verzögerungsleitung 301 zum Beispiel einen Signalausbreitungsverzögerungs-Einstelleingang zum Einstellen der (Nenn-)Signalausbreitungsverzögerung der Verzögerungsleitung 301 enthalten.
Eine Verzögerung des Signals 303 durch die Verzögerungsleitung 301 ist abhängig von der Energieversorgung über den ersten gemeinsamen Energieversorgungsknoten 302. Mit anderen Worten: Die Signalausbreitungsverzögerung durch die Verzögerungsleitung 301 wird möglicherweise unter anderem von der Energieversorgung der Verzögerungsleitung 301 über den ersten gemeinsamen Energieversorgungsknoten 302 beeinflusst. Zum Beispiel ist die Signalausbreitungsverzögerung 301 möglicherweise abhängig von der Differenz zwischen der effektiven oberen Versorgungsspannung VDDvir und der unteren Versorgungsspannung VSS, d. h. von VDDvir-VSS. Gemäß einem Aspekt dieser Offenbarung kann zum Beispiel das Erhöhen des Spannungspegels VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder Erhöhen der Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) zu einer Verringerung der Signalausbreitungsverzögerung führen, wohingegen das Verringern des Spannungspegels VDDvir (oder das Verringern der Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) zu einer Erhöhung der Signalausbreitungsverzögerung führen kann. Zur Veranschaulichung: Ein Signal, das sich durch die Verzögerungsleitung 301 ausbreitet, ist möglicherweise „schneller”, wenn die Spannungsdifferenz VDDvir-VSS erhöht wird, und „langsamer”, wenn VDDvir-VSS verringert wird.
Somit wird in dem Fall, dass die Signalausbreitungsverzögerung der Verzögerungsleitung 301 von einem vorbestimmten Wert oder Nennwert abweicht, z. B. aufgrund von Prozess-, Spannungs- und Temperatur-Schwankungen, z. B. wegen einer Temperaturänderung oder einer Änderung in der Versorgungsspannung, der Spannungspegel VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder die Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) möglicherweise so gesteuert, dass die Signalausbreitungsverzögerung der Verzögerungsleitung 301 zum vorbestimmten Wert oder Nennwert zurückkehrt. Wenn zum Beispiel die Signalausbreitungsverzögerung der Verzögerungsleitung 301 über den vorbestimmten Wert oder Nennwert ansteigt, dann kann der Spannungspegel VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder die Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) erhöht werden, um die Signalausbreitungsverzögerung wieder zu verringern. Wenn auf der anderen Seite die Signalausbreitungsverzögerung der Verzögerungsleitung 301 unter den vorbestimmten Wert oder Nennwert fällt, dann kann der Spannungspegel VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder die Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) verringert werden, um die Signalausbreitungsverzögerung wieder zu erhöhen.
Das Steuern des Spannungspegels VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder der Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) wird möglicherweise mittels einer Schaltmatrix 106 erreicht, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und einer ersten Energieversorgung 307a verschaltet ist (hier auch als erste Energieversorgungsquelle bezeichnet). Die erste Energieversorgung 307a stellt möglicherweise eine obere Versorgungsspannung VDD bereit, wie gezeigt wird. Die obere Versorgungsspannung VDD ist möglicherweise mit jedem aus einer Anzahl von Schaltern (z. B. mehreren Schaltern) der Schaltmatrix 106 verschaltet, siehe z. B. 11.
Die Schaltungsanordnung 300 enthält weiterhin eine Detektierschaltung 304, die als ein Time-to-Digital-Converter (TDC) konfiguriert ist und mit der Verzögerungsleitung 301 verschaltet ist. Der TDC 304 enthält möglicherweise einen ersten Signaleingang 304a, der mit dem Signalausgang 301b der Verzögerungsleitung 301 verschaltet ist, und einen zweiten Signaleingang 304b, der mit dem Taktsignaleingang 308 der Schaltungsanordnung 300 verschaltet ist. Somit wird das durch die Verzögerungsleitung 301 bereitgestellte Signal 303 (veranschaulichend: das verzögerte Taktsignal CLK) möglicherweise am ersten Signaleingang 304a des TDC 304 angelegt, und das (nicht verzögerte) Taktsignal CLK wird möglicherweise am zweiten Signaleingang 304b des TDC 304 angelegt.
Der TDC 304 ist dazu konfiguriert, das durch die Verzögerungsleitung 301 bereitgestellte Signal 303 zu detektieren und ein digitales Schaltmatrix-Steuersignal 105 bereitzustellen, das von der Ausbreitungsverzögerung des Signals 303 durch die Verzögerungsleitung 301 abhängig ist. Zur Veranschaulichung: Der TDC 304 kann dazu konfiguriert sein, eine Zeitverzögerung zwischen dem nicht verzögerten Taktsignal CLK, das am zweiten Signaleingang 304b des TDC 304 anliegt, und dem verzögerten Signal 303, das am ersten Signaleingang 304a des TDC 304 anliegt, zu detektieren oder zu messen und die detektierte oder gemessene Zeitverzögerung in das digitale Schaltmatrix-Steuersignal 105 zu übersetzen.
In der Schaltungsanordnung 300 in 3 ist das digitale Schaltmatrix-Steuersignal 105 als ein digitales Ausgangswort konfiguriert, das n Bits umfasst (wobei n eine positive ganze Zahl ist, d. h. n ≥ 1). Somit kann das digitale Schaltmatrix-Steuersignal 105 auch als digitales n-Bit Ausgangswort bezeichnet werden. Die Bitanzahl n des digitalen Schaltmatrix-Steuersignals 105 entspricht möglicherweise einer Schalteranzahl der Schaltmatrix 106, die möglicherweise gemäß dem digitalen n-Bit Ausgangswort 105 geöffnet oder geschlossen werden, wie weiter unten detaillierter beschrieben wird. Das vom TDC 304 bereitgestellte digitale n-Bit Ausgangswort 105 kann zum Beispiel ein Unärcode-Abbild entsprechend der Zeitverzögerung sein. In diesem Fall ist es möglich, dass jedes Bit der n Bits einen jeweiligen Schalter der Schaltmatrix 106 steuert. Mit anderen Worten: Der jeweilige Schalter ist gemäß dem Zustand eines gegebenen Bits offen oder geschlossen.
Ein erster Energieversorgungseingang 304d des TDC 304 ist möglicherweise mit dem ersten gemeinsamen Energieversorgungsknoten 302 verschaltet und somit mit der virtuellen oberen Versorgungsspannung, und ein zweiter Energieversorgungseingang 304e des TDC 304 ist möglicherweise mit dem zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet und somit mit der unteren Versorgungsspannung VSS. Zur Veranschaulichung: Der TDC 304 ist möglicherweise zwischen der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und der unteren Versorgungsspannung VSS am zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet.
Die Schaltungsanordnung 300 enthält weiterhin die Schaltmatrix 106, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a verschaltet ist.
Die Schaltmatrix 106 ist dazu konfiguriert, die Energieversorgung über den ersten gemeinsamen Energieversorgungsknoten 302 abhängig vom digitalen Schaltmatrix-Steuersignal 105 zu steuern. Wie gezeigt wird, ist zu diesem Zweck das digitale Schaltmatrix-Steuersignal 105 möglicherweise mit wenigstens einem Steuersignal-Eingang 116 der Schaltmatrix 106 verschaltet. Die Schaltmatrix 106 enthält möglicherweise n Schalter (wobei n gleich oder größer Eins ist), wobei jeder Schalter möglicherweise zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und einer von der ersten Energieversorgung 307a bereitgestellten, oberen Versorgungsspannung VDD verschaltet ist (siehe z. B. 11).
Der Schalterzustand (d. h. offen oder geschlossen) der n Schalter wird möglicherweise durch das digitale n-Bit Ausgangswort 105 gesteuert. Das heißt: Der Zustand eines ersten Schalters der n Schalter wird möglicherweise von einem ersten Bit des digitalen n-Bit Ausgangsworts 105 gesteuert (bereitgestellt z. B. an einem Steueranschlusspunkt des ersten Schalters), der Zustand eines zweiten Schalters der n Schalter wird möglicherweise von einem zweiten Bit des digitalen n-Bit Ausgangsworts 105 gesteuert (z. B. bereitgestellt an einem Steueranschlusspunkt des zweiten Schalters) usw. ... und der Zustand eines n-ten Schalters der n Schalter wird möglicherweise von einem n-ten Bit des digitalen n-Bit Ausgangsworts 105 gesteuert (z. B. bereitgestellt an einem Steueranschlusspunkt des n-ten Schalters),
Somit verbindet die Schaltmatrix 106 möglicherweise die obere Versorgungsspannung VDD bis zu n-Mal mit dem ersten gemeinsamen Energieversorgungsknoten 302 abhängig von den Schaltzuständen (d. h. offen oder geschlossen) der einzelnen Schalter der Schaltmatrix 106.
Zur Veranschaulichung: Der TDC 304, der das von der Verzögerungsleitung 301 bereitgestellte Signal 303 detektiert und der das digitale Schaltmatrix-Steuersignal 105 bereitstellt, das von der Verzögerung des Signals 303 abhängig ist, und die Schaltmatrix 106, die die Energieversorgung der Verzögerungsleitung 301 über den ersten gemeinsamen Energieversorgungsknoten 302 abhängig vom digitalen Schaltmatrix-Steuersignal 105 steuert, können als eine Rückkopplungsschleife oder Regelung betrachtet werden.
Gemäß einem Aspekt dieser Offenbarung enthält die Schaltungsanordnung 300 möglicherweise weiterhin eine Schaltung 311, die bei konstanter Leistung betrieben werden soll (z. B. einen Schaltungskern). Ein erster Energieversorgungseingang 311a der Schaltung 311 ist möglicherweise mit dem ersten gemeinsamen Energieversorgungsknoten 302 und somit mit der virtuellen oberen Versorgungsspannung VDDvir verschaltet, und ein zweiter Energieversorgungseingang 311b der Schaltung 311 ist möglicherweise mit dem zweiten gemeinsamen Energieversorgungsknoten 302' und somit mit der unteren Versorgungsspannung VSS verschaltet. Zur Veranschaulichung: Die Schaltung 311 ist möglicherweise zwischen der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und der unteren Versorgungsspannung VSS am zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet.
Die Schaltung 311 befindet sich möglicherweise in derselben Spannungsdomäne wie die Verzögerungsleitung 301. Das heißt, dass die Schaltung 311 oder Elemente oder Strukturen der Schaltung 311 möglicherweise mit derselben Versorgungsspannung gespeist werden wie die Verzögerungsleitung 301, d. h. mit der virtuellen oberen Versorgungsspannung VDDvir über den ersten gemeinsamen Energieversorgungsknoten 302 und der unteren Versorgungsspannung VSS über den zweiten gemeinsamen Energieversorgungsknoten 302', wie in 3 gezeigt wird.
Gemäß einem anderen Aspekt dieser Offenbarung weist die Verzögerungsleitung 301 möglicherweise eine Struktur auf, die ähnlich oder identisch mit wenigstens einer Schaltungsstruktur der Schaltung 311 ist, zum Beispiel einen kritischen Pfad oder eine Nachbildung eines kritischen Pfades der Schaltung 311 (sofern in der Schaltung 311 vorhanden) oder einen I/O-Pfad oder eine I/O-Pfad-Nachbildung der Schaltung 311 (sofern in der Schaltung 311 vorhanden) oder einen Speicherpfad oder eine Speicherpfadnachbildung der Schaltung 311 (sofern in der Schaltung 311 vorhanden) oder andere. Die (Nenn-)Signalausbreitungsverzögerung der Verzögerungsleitung 301 und/oder die Empfindlichkeit der Signalausbreitungsverzögerung der Verzögerungsleitung 301 gegenüber herstellungsbedingten Schwankungen bzw. Schwankungen im Umfeld (Prozess, Spannung, Temperatur) kann somit ähnlich oder gleich sein wie diejenigen in der entsprechenden Schaltungsstruktur der Schaltung 311. Mit anderen Worten: Die Verzögerungsleitung 301 reagiert möglicherweise auf eine ähnliche oder identische Art und Weise auf Prozess-, Spannungs- und Temperatur-Schwankungen wie die entsprechende Schaltungsstruktur der Schaltung 311, und das Steuern des Spannungspegels der virtuellen oberen Versorgungsspannung VDDvir mittels der Rückkopplungsschleife hat möglicherweise den gleichen Einfluss auf die Signalverzögerung der Schaltungsstruktur der Schaltung 311 wie auf die Signalverzögerung der Verzögerungsleitung 301.
In der in 3 gezeigten Schaltungsanordnung 300 ist der erste Energieversorgungseingang 304d des TDC 304 möglicherweise mit dem ersten gemeinsamen Energieversorgungsknoten 302 und somit mit der virtuellen oberen Versorgungsspannung VDDvir verschaltet, und der zweite Energieversorgungseingang 304e des TDC 304 ist möglicherweise mit dem zweiten gemeinsamen Energieversorgungsknoten 302' und somit mit der unteren Versorgungsspannung VSS verschaltet. Der TDC 304 befindet sich somit veranschaulichend in derselben Spannungsdomäne wie die Verzögerungsleitung 301 und die Schaltung 311, so dass die Schaltmatrix 106 auch die Energieversorgung des TDC 304 über den ersten gemeinsamen Energieversorgungsknoten 302 steuern kann. Alternativ kann der TDC 304 mit der oberen Versorgungsspannung VDD verschaltet sein, ohne dass die Schaltmatrix 106 dazwischen geschaltet ist.
3 zeigt veranschaulichend ein Beispiel einer Schaltungsanordnung, in der der Pegel einer oberen virtuellen Versorgungsspannung VDDvir möglicherweise mittels einer Rückkopplungsschleife gesteuert wird. Alternativ oder zusätzlich kann der Pegel einer unteren virtuellen Versorgungsspannung VSSvir gesteuert werden, wie es im Zusammenhang mit den 4 und 5 beschrieben wird.
4 zeigt eine Schaltungsanordnung 400 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 400 ist in gewissem Maße der in 3 gezeigten Schaltungsanordnung 300 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 400 unterscheidet sich von der Schaltungsanordnung 300 darin, dass eine Schaltmatrix 106 zwischen dem zweiten gemeinsamen Energieversorgungsknoten 302' und der zweiten Energieversorgung 307b verschaltet ist, wohingegen der erste gemeinsame Energieversorgungsknoten 302 mit der ersten Energieversorgung 307a verschaltet ist, ohne dass eine Schaltmatrix dazwischen geschaltet ist.
In der Schaltungsanordnung 400 ist das vom Time-to-Digital-Converter (TDC) 304 bereitgestellte digitale Schaltmatrix-Steuersignal 105 als ein digitales m-Bit Ausgangswort (wobei m eine positive ganze Zahl ist) zum Steuern der Schaltmatrix 106 konfiguriert. Die Bitanzahl m des digitalen Schaltmatrix-Steuersignals 105 entspricht möglicherweise einer Schalteranzahl der Schaltmatrix 106, die vom digitalen Schaltmatrix-Steuersignal 105 gesteuert werden sollen.
In der Schaltungsanordnung 400 in 4 wird ein Spannungspegel am zweiten gemeinsamen Energieversorgungsknoten 302' als VSSvir bezeichnet. Der Spannungspegel VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' kann veranschaulichend eine effektive untere Versorgungsspannung abbilden (hier auch als virtuelle untere Versorgungsspannung bezeichnet).
Somit sind, wie gezeigt wird, in der Schaltungsanordnung 400 in 4 die Verzögerungsleitung 301, der TDC 304 und die Schaltung 311 möglicherweise jeweils zwischen der virtuellen unteren Versorgungsspannung VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' und der oberen Versorgungsspannung VDD am ersten gemeinsamen Energieversorgungsknoten 302 verschaltet.
In der Schaltungsanordnung 400 ist eine Verzögerung des Signals 303 durch die Verzögerungsleitung 301 abhängig von der Energieversorgung über den zweiten gemeinsamen Energieversorgungsknoten 302'. Mit anderen Worten: Die Signalausbreitungsverzögerung durch die Verzögerungsleitung 301 wird möglicherweise unter anderem von der Energieversorgung der Verzögerungsleitung 301 über den zweiten gemeinsamen Energieversorgungsknoten 302' beeinflusst. Zum Beispiel ist die Signalausbreitungsverzögerung 301 möglicherweise von der Differenz zwischen der oberen Versorgungsspannung VDD und der effektiven unteren Versorgungsspannung VSSvir abhängig, d. h. von VDD-VSSvir. Gemäß einem Aspekt dieser Offenbarung kann zum Beispiel die Verringerung des Spannungspegels VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' (oder das Erhöhen des Ladungsabflusses über den zweiten gemeinsamen Energieversorgungsknoten 302') zu einer Verringerung der Signalausbreitungsverzögerung führen, wohingegen das Erhöhen des Spannungspegels VSSvir (oder das Verringern des Ladungsabflusses über den zweiten gemeinsamen Energieversorgungsknoten 302') zu einer Erhöhung der Signalausbreitungsverzögerung (ihren kann. Zur Veranschaulichung: Ein Signal, das sich durch die Verzögerungsleitung 301 ausbreitet, ist möglicherweise „schneller”, wenn die Spannungsdifferenz VDD-VSSvir erhöht wird, und „langsamer”, wenn VDD-VSSvir verringert wird.
Somit wird in dem Fall, dass die Signalausbreitungsverzögerung der Verzögerungsleitung 301 von einem vorbestimmten Wert oder Nennwert abweicht, z. B. aufgrund von Prozess-, Spannungs- und Temperatur-Schwankungen, z. B. wegen einer Temperaturänderung oder einer Änderung in der Versorgungsspannung, der Spannungspegel VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' (oder der Ladungsabfluss über den zweiten gemeinsamen Energieversorgungsknoten 302') möglicherweise so gesteuert (d. h. erhöht oder verringert), dass die Signalausbreitungsverzögerung der Verzögerungsleitung 301 zum vorbestimmten Wert zurückkehrt.
Wenn zum Beispiel die Signalausbreitungsverzögerung der Verzögerungsleitung 301 über den vorbestimmten Wert oder Nennwert ansteigt, dann kann der Spannungspegel VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' verringert werden (oder der Ladungsabfluss über den zweiten gemeinsamen Energieversorgungsknoten 302' kann erhöht werden), um die Signalausbreitungsverzögerung wieder zu verringern. Wenn auf der anderen Seite die Signalausbreitungsverzögerung der Verzögerungsleitung 301 unter den vorbestimmten Wert oder Nennwert fällt, dann kann der Spannungspegel VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' erhöht werden (oder der Ladungsabfluss über den zweiten gemeinsamen Energieversorgungsknoten 302' kann verringert werden), um die Signalausbreitungsverzögerung wieder zu erhöhen.
Das Steuern des Spannungspegels VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' (oder des Ladungsabflusses über den zweiten gemeinsamen Energieversorgungsknoten 302') wird möglicherweise mittels der Schaltmatrix 106 erreicht, die zwischen dem zweiten gemeinsamen Energieversorgungsknoten 302' und der zweiten Energieversorgung 307b verschaltet ist. Die zweite Energieversorgung 307b ist möglicherweise mit jedem aus einer Anzahl von Schaltern (z. B. mehreren Schaltern) der Schaltmatrix 106 verschaltet, siehe z. B. 11.
Die Schaltmatrix 106 ist dazu konfiguriert, die Energieversorgung über den zweiten gemeinsamen Energieversorgungsknoten 302' abhängig vom digitalen Schaltmatrix-Steuersignal 105 (digitales m-Bit Ausgangswort) zu steuern. Wie gezeigt wird, ist zu diesem Zweck das digitale Schaltmatrix-Steuersignal 105 möglicherweise mit wenigstens einem Steuersignal-Eingang 116 der Schaltmatrix 106 verschaltet. Die Schaltmatrix 106 enthält möglicherweise m Schalter (wobei m gleich oder größer Eins ist), wobei jeder Schalter zwischen dem zweiten gemeinsamen Energieversorgungsknoten 302' und der von der zweiten Energieversorgung 307b bereitgestellten unteren Versorgungsspannung VSS verschaltet sein kann.
Gemäß einem Aspekt dieser Offenbarung wird ein Zustand (d. h. offen oder geschlossen) eines ersten Schalters der m Schalter der Schaltmatrix 106 möglicherweise von einem ersten Bit des digitalen m-Bit Ausgangsworts 105 gesteuert, ein Zustand eines zweiten Schalters der m Schalter wird möglicherweise von einem zweiten Bit des digitalen m-Bit Ausgangsworts 105 gesteuert usw. ... und ein Zustand eines m-ten Schalters der m Schalter wird möglicherweise von einem m-ten Bit des digitalen m-Bit Ausgangsworts 105 gesteuert.
Somit verbindet die Schaltmatrix 106 möglicherweise die untere Versorgungsspannung VSS bis zu m-Mal mit dem zweiten gemeinsamen Energieversorgungsknoten 302' abhängig von den Schaltzuständen (d. h. offen oder geschlossen) der einzelnen Schalter der Schaltmatrix 106.
Zur Veranschaulichung: Der TDC 304, der das von der Verzögerungsleitung 301 bereitgestellte Signal 303 detektiert und der das digitale Schaltmatrix-Steuersignal 105 bereitstellt, das von der Verzögerung des Signals 303 abhängig ist, und die Schaltmatrix 106, die die Energieversorgung der Verzögerungsleitung 301 über den zweiten gemeinsamen Energieversorgungsknoten 302' abhängig vom digitalen Schaltmatrix-Steuersignal 105 steuert, können als eine Rückkopplungsschleife oder Regelung betrachtet werden.
Zur Veranschaulichung: In der Schaltungsanordnung 400 kann der Pegel der virtuellen unteren Versorgungsspannung VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' durch die Schaltmatrix 106 gesteuert werden, und somit kann die Signalausbreitungsverzögerung der Verzögerungsleitung 301 gesteuert werden.
Die Schaltung 311 in der Schaltungsanordnung 400 befindet sich möglicherweise in derselben Spannungsdomäne wie die Verzögerungsleitung 301. Das heißt, dass die Schaltung 311 oder Elemente oder Strukturen der Schaltung 311 möglicherweise mit denselben Versorgungsspannungen gespeist werden wie die Verzögerungsleitung 301, d. h. mit der oberen Versorgungsspannung VDD über den ersten gemeinsamen Energieversorgungsknoten 302 und der virtuellen unteren Versorgungsspannung VSSvir über den zweiten gemeinsamen Energieversorgungsknoten 302', wie in 4 gezeigt wird.
Gemäß einem Aspekt dieser Offenbarung kann die Verzögerungsleitung 301 in der Schaltungsanordnung 400 eine Struktur aufweisen, die ähnlich oder identisch mit wenigstens einer Schaltungsstruktur der Schaltung 311 ist, zum Beispiel einen kritischen Pfad oder eine Nachbildung eines kritischen Pfades der Schaltung 311 (sofern in der Schaltung 311 vorhanden) oder einen I/O-Pfad oder eine I/O-Pfad-Nachbildung der Schaltung 311 (sofern in der Schaltung 311 vorhanden) oder einen Speicherpfad oder eine Speicherpfadnachbildung der Schaltung 311 (sofern in der Schaltung 311 vorhanden) oder andere. Die (Nenn-)Signalausbreitungsverzögerung der Verzögerungsleitung 301 und/oder die Empfindlichkeit der Signalausbreitungsverzögerung der Verzögerungsleitung 301 gegenüber herstellungsbedingten Schwankungen bzw. Schwankungen im Umfeld (Prozess, Spannung, Temperatur) kann somit ähnlich oder gleich sein wie in der entsprechenden Schaltungsstruktur der Schaltung 311. Mit anderen Worten: Die Verzögerungsleitung 301 reagiert möglicherweise auf eine ähnliche oder identische Art und Weise auf Prozess-, Spannungs- und Temperatur-Schwankungen wie die entsprechende Schaltungsstruktur der Schaltung 311, und das Steuern des Spannungspegels der virtuellen unteren Versorgungsspannung VSSvir mittels der Rückkopplungsschleife kann den gleichen Einfluss auf die Signalverzögerung der Schaltungsstruktur der Schaltung 311 wie auf die Signalverzögerung der Verzögerungsleitung 301 haben.
In der in 4 gezeigten Schaltungsanordnung 400 ist der erste Energieversorgungseingang 304d des TDC 304 mit dem ersten gemeinsamen Energieversorgungsknoten 302 und somit mit der oberen Versorgungsspannung VDD verschaltet, und der zweite Energieversorgungseingang 304e des TDC 304 ist mit dem zweiten gemeinsamen Energieversorgungsknoten 302' und somit mit der virtuellen unteren Versorgungsspannung VSSvir verschaltet. Veranschaulichend befindet sich der TDC 304 somit in derselben Spannungsdomäne wie die Verzögerungsleitung 301 und die Schaltung 311, so dass die Schaltmatrix 106 auch die Energieversorgung des TDC 304 über den zweiten gemeinsamen Energieversorgungsknoten 302' steuern kann. Alternativ kann der zweiten Energieversorgungseingang 304e des TDC 304 mit der unteren Versorgungsspannung VSS verschaltet sein, ohne dass die Schaltmatrix 106 dazwischen geschaltet ist.
5 zeigt eine Schaltungsanordnung 500 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 500 ist in gewissem Maße den in 3 und 4 gezeigten Schaltungsanordnungen 300, 400 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 500 enthält eine Schaltmatrix 106, die einen ersten Teil 106a aufweist, der n Schalter enthält, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a, die die obere Versorgungsspannung VDD bereitstellt, verschaltet sind, und die einen zweiten Teil 106b aufweist, der m Schalter enthält, die zwischen dem zweiten gemeinsamen Energieversorgungsknoten 302' und der zweiten Energieversorgung 307b, die die untere Versorgungsspannung VSS bereitstellt, verschaltet sind. Der erste Teil 106a der Schaltmatrix 106 der Schaltungsanordnung 500 ist möglicherweise auf die gleiche oder eine ähnliche Art und Weise konfiguriert wie die Schaltmatrix 106 der Schaltungsanordnung 300, die in 3 gezeigt wird, und der zweite Teil 106b der Schaltmatrix 106 der Schaltungsanordnung 500 ist möglicherweise auf die gleiche oder eine ähnliche Art und Weise konfiguriert wie die Schaltmatrix 106 der Schaltungsanordnung 400, die in 4 gezeigt wird.
In der Schaltungsanordnung 500 ist der Time-to-Digital-Converter (TDC) 304 dazu konfiguriert, ein digitales Ausgangswort, das n + m Bits umfasst (wobei n gleich oder größer Eins und m gleich oder größer Eins), als digitales Schaltmatrix-Steuersignal 105 bereitzustellen, um den ersten und zweiten Teil 106a, 106b der Schaltmatrix 106 zu steuern. Die Zahl n kann der Schalteranzahl des ersten Teils 106a der Schaltmatrix 106 entsprechen, die vom digitalen Schaltmatrix-Steuersignal 105 gesteuert werden sollen, und die Zahl m kann der Schalteranzahl des zweiten Teils 106b der Schaltmatrix 106 entsprechen, die vom digitalen Schaltmatrix-Steuersignal 105 gesteuert werden sollen. Zur Veranschaulichung: n Bits des digitalen n + m-Bit Ausgangsworts 105 dienen möglicherweise zum Steuern von n Schaltern des ersten Teils 106a der Schaltmatrix 106, und m Bits des digitalen n + m-Bit Ausgangsworts 105 dienen möglicherweise zum Steuern von m Schaltern des zweiten Teils 106b der Schaltmatrix 106, wie in 5 gezeigt wird.
Zur Veranschaulichung: In der Schaltungsanordnung 500 wird der Pegel der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 möglicherweise durch den ersten Teil 106a der Schaltmatrix 106 gesteuert, und der Pegel der virtuellen unteren Versorgungsspannung VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' wird möglicherweise durch den zweiten Teil 106b der Schaltmatrix 106 gesteuert, und somit kann die Signalausbreitungsverzögerung der Verzögerungsleitung 301 wie oben beschrieben gesteuert werden.
Zur Veranschaulichung: Der TDC 304, der das von der Verzögerungsleitung 301 bereitgestellte Signal 303 detektiert und der das digitale Schaltmatrix-Steuersignal 105 bereitstellt, das von der Verzögerung des Signals 303 abhängig ist, und die Schaltmatrix 106, die die Energieversorgung der Verzögerungsleitung 301 über den ersten und zweiten gemeinsamen Energieversorgungsknoten 302, 302' abhängig vom digitalen Schaltmatrix-Steuersignal 105 steuert, können als eine Rückkopplungsschleife oder Regelung betrachtet werden.
Die Schaltung 311 in der Schaltungsanordnung 500 befindet sich möglicherweise in derselben Spannungsdomäne wie die Verzögerungsleitung 301. Das heißt, dass die Schaltung 311 oder Elemente oder Strukturen der Schaltung 311 mit denselben Versorgungsspannungen gespeist werden können wie die Verzögerungsleitung 301, d. h. mit der virtuellen oberen Versorgungsspannung VDDvir über den ersten gemeinsamen Energieversorgungsknoten 302 und der virtuellen unteren Versorgungsspannung VSSvir über den zweiten gemeinsamen Energieversorgungsknoten 302', wie in 5 gezeigt wird.
In der Schaltungsanordnung 500, wie sie in in 5 gezeigt wird, ist der erste Energieversorgungseingang 304d des TDC 304 möglicherweise mit der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 verschaltet, und der zweite Energieversorgungseingang 304e des TDC 304 ist möglicherweise mit der virtuellen unteren Versorgungsspannung VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet. Veranschaulichend befindet sich der TDC 304 somit in derselben Spannungsdomäne wie die Verzögerungsleitung 301 und die Schaltung 311, so dass die Schaltmatrix 106 auch die Energieversorgung des TDC 304 über den ersten gemeinsamen Energieversorgungsknoten 302 und den zweiten gemeinsamen Energieversorgungsknoten 302' steuern kann. Alternativ kann der erste Energieversorgungseingang 304d des TDC 304 mit der oberen Versorgungsspannung VDD verschaltet sein, und/oder der zweite Energieversorgungseingang 304e des TDC 304 kann mit der unteren Versorgungsspannung VSS verschaltet sein, ohne dass die Schaltmatrix 106 dazwischen geschaltet ist.
In der Schaltungsanordnung 300 in 3 wurde angenommen, dass alle Schalter der Schaltmatrix 106 zwischen VDD und VDDvir verschaltet sind. Allerdings ist es gemäß einem anderen Aspekt dieser Offenbarung ebenso möglich, dass einer oder mehrere Schalter der Schaltmatrix 106 zwischen VDDvir und VSS verschaltet sind (siehe z. B. 11 und 18).
Ähnlich wurde in der Schaltungsanordnung 400 in 4 angenommen, dass alle Schalter der Schaltmatrix 106 zwischen VSSvir und VSS verschaltet sind. Allerdings ist es gemäß einem anderen Aspekt dieser Offenbarung ebenso möglich, dass einer oder mehrere Schalter der Schaltmatrix 106 zwischen VDD und VSSvir verschaltet sind (siehe z. B. 20).
Ähnlich wurde in der Schaltungsanordnung 500 in 5 angenommen, dass alle Schalter des ersten Teils 106a der Schaltmatrix 106 zwischen VDD und VDDvir verschaltet sind und dass alle Schalter des zweiten Teils 106b der Schaltmatrix 106 zwischen VSSvir und VSS verschaltet sind. Allerdings ist es gemäß einem anderen Aspekt dieser Offenbarung ebenso möglich, dass einer oder mehrere Schalter des ersten Teils 106a der Schaltmatrix 106 zwischen VDDvir und VSS verschaltet sind und/oder dass einer oder mehrere Schalter des zweiten Teils 106b der Schaltmatrix 106 zwischen VDD und VSSvir verschaltet sind (siehe z. B. 20).
6 zeigt ein Diagramm 600, das schematisch ein Funktionsprinzip verschiedener Schaltungsanordnungen veranschaulicht, die hierin gemäß einem Aspekt dieser Offenbarung beschrieben werden.
Wie in 1120 gezeigt wird, kann die Geschwindigkeit einer CMOS-Schaltung durch eine oder mehrere der folgenden Wirkungen beeinflusst werden: Schwankung der Versorgungsspannung VDD (die obere Versorgungsspannung VDD wird beispielhaft in 6 gezeigt, allerdings kann eine VSS-Schwankung eine ähnliche Wirkung haben), herstellungsbedingte Schwankungen, Temperaturschwankung, Schaltungsalterung. Insbesondere antwortet die CMOS-Schaltverzögerung möglicherweise auf eine nichtlineare Art und Weise auf Schwankungen einer oder mehrerer der vorher genannten Größen, zum Beispiel auf Schwankungen in der Versorgungsspannung VDD, wie in 1130 gezeigt wird.
Gemäß einem Aspekt dieser Offenbarung kann die Empfindlichkeit der CMOS-Schaltung gegenüber einer oder mehreren der vorher genannten Größen über einen Time-to-Digital-Converter (TDC) 304 direkt mit der Zeitdomäne gemappt werden, wie durch den Pfeil 1140 angezeigt wird. Zu diesem Zweck wird möglicherweise eine Verzögerungsleitung 301, z. B. wie in 6 gezeigt, eine programmierbare Verzögerungsleitung (PDL) bereitgestellt, und die Verzögerung des Ausgangssignals der PDL 301, das von einer oder mehrerer der vorher genannten Größen abhängig sein kann, wird möglicherweise vom TDC 304 gemessen und in ein digitales Ausgangswort 105 umgewandelt, das einen Unärcode aufweist (im Beispiel „110 ...”), wie in 1150 gezeigt wird. Einstellung oder Programmierung der PDL 301 (angezeigt durch Pfeil 1145) kann zum Beispiel das Anpassen an spezifische Kern-Geschwindigkeitsanforderungen und/oder Kalibrieren ermöglichen.
Wie durch Pfeil 1160 angezeigt wird, sind die TDC-Ausgänge möglicherweise direkt auf Eingänge einer verteilten Schaltmatrix 106 gemappt, die mehrere Schalter (z. B. FET-Schalter) enthält, die zwischen einem gemeinsamen Energieversorgungsknoten 302 und mehreren Energieversorgungen VDD verschaltet sind. Drei Schalter und entsprechend drei Versorgungsspannungen VDD werden als Beispiel gezeigt, allerdings kann die Anzahl der Schalter und Versorgungsspannungen von drei verschieden sein; im Allgemeinen kann die Anzahl der Schalter und Versorgungsspannungen gleich oder größer Eins sein. Der Unärcode des digitale Ausgangsworts 105 des TDC 304 enthält möglicherweise alle zeitlichen Informationen, einschließlich Schwankungswirkungen in sehr geringem Zeitmaßstab (z. B. Nanosekunden-Maßstab).
Mittels der Schaltmatrix 106 (zur Veranschaulichung: durch Steuern der Anzahl der offenen und geschlossenen Schalter) kann der Spannungspegel VDDvir am gemeinsamen Energieversorgungsknoten 302 modifiziert werden. Zur Veranschaulichung: Die Spannung VDDvir am gemeinsamen Energieversorgungsknoten 302 bildet möglicherweise eine virtuelle oder effektive obere Versorgungsspannung ab, die verwendet wird, um eine oder mehrere Schaltungen in einer digitalen Domäne 1110 (z. B. einer Kerndomäne) sowie auch die PDL 301 und den TDC 304 zu versorgen, wie gezeigt wird.
Somit wird möglicherweise eine schnelle Rückkopplungsschleife zur Umwandlung von Zeitverzögerungsinformationen in Spannungsmodifikation direkt über die Schaltmatrix 106 umgesetzt (als Anzahl der offenen Schalter kodiert), wie durch Pfeil 1170 angezeigt wird.
Wie in 6 veranschaulichend gezeigt wird, kann eine Rückkopplungslösung bereitgestellt werden, die schnelle Anpassung einer Versorgungsspannung gemäß einem vordefinierten Leistungs-/Geschwindigkeits-Ziel ermöglichen kann. Da die Messung auf Verzögerungen basiert, ist ein Mapping einzelner Betriebsbedingungen, wie zum Beispiel Versorgungsspannung VDD, Temperatur T, Schaltungsalterung usw., auf die Schaltungsleistung möglicherweise nicht mehr erforderlich. Demzufolge sind möglicherweise auch keine Umsetzungstabellen möglicherweise nicht mehr erforderlich.
Obwohl die Anpassung einer oberen Versorgungsspannung in 6 als Beispiel gezeigt wird, sei angemerkt, dass es ebenso möglich ist, die untere Versorgungsspannung anzupassen (siehe z. B. 4), oder beide, eine obere Versorgungsspannung und eine untere Versorgungsspannung (siehe z. B. 5), mittels einer ähnlichen Rückkopplungslösung wie der beschriebenen anzupassen.
7A zeigt eine Schaltungsanordnung 700 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 700 enthält eine Verzögerungsleitung 301, einen Time-to-Digital-Converter (TDC) 304 und einen Schaltungskern 611, der bei konstanter Leistung betrieben werden soll. Die Verzögerungsleitung 301, der TDC 304 und der Schaltungskern 611 befinden sich alle in derselben Spannungsdomäne 610 (hier auch als Kern-Spannungsdomäne bezeichnet), die durch eine virtuelle obere Versorgungsspannung VDDvir an einem ersten gemeinsamen Energieversorgungsknoten 302 und eine untere Versorgungsspannung VSS an einem zweiten gemeinsamen Energieversorgungsknoten 302' definiert wird. Mit anderen Worten: Die Verzögerungsleitung 301, der TDC 304 und der Schaltungskern 611 werden alle mit den gleichen Versorgungsspannungen versorgt, d. h. in dem in 7A gezeigten Beispiel mit VDDvir über den ersten gemeinsamen Energieversorgungsknoten 302 und mit VSS über den zweiten gemeinsamen Energieversorgungsknoten 302'.
Die Verzögerungsleitung 301 kann gemäß einem oder mehreren hierin beschriebenen Aspekten konfiguriert sein, z. B. in einer ähnlichen Art und Weise wie die Verzögerungsleitung 301 einer oder mehrerer oben beschriebener Schaltungsanordnungen, und sie stellt möglicherweise ein Signal 303 bereit, wobei eine Verzögerung des Signals 303 von der Energieversorgung über den gemeinsamen Energieversorgungsknoten 302 abhängig ist.
Der TDC 304 kann gemäß einem oder mehreren hierin beschriebenen Aspekten konfiguriert sein, z. B. in einer ähnlichen Art und Weise wie der TDC 304 einer oder mehrerer oben beschriebener Schaltungsanordnungen, und er detektiert möglicherweise das von der Verzögerungsleitung 301 bereitgestellte Signal 303 und stellt möglicherweise ein digitales Schaltmatrix-Steuersignal 105 (digitales n-Bit Ausgangswort) bereit, das von der Verzögerung des Signals 303 abhängig ist.
Die Schaltungsanordnung 700 enthält weiterhin eine Power Management Unit (PMU) 620, die eine erste Versorgungsspannung 307a, z. B. wie gezeigt eine erste obere Versorgungsspannung VDD, eine zweite Energieversorgung 307b, z. B. wie gezeigt eine untere Versorgungsspannung VSS, und eine dritte Energieversorgung 307c (hier auch als dritte Energieversorgungsquelle bezeichnet), z. B. wie gezeigt eine zweite obere Versorgungsspannung „VDDmain”, bereitstellt.
Wie gezeigt wird, ist die dritte Energieversorgung 307c der PMU 620 mit dem ersten gemeinsamen Energieversorgungsknoten 302 verschaltet und stellt die zweite obere Versorgungsspannung „VDDmain” am ersten gemeinsamen Energieversorgungsknoten 302 bereit.
Weiterhin ist die zweite Energieversorgung 307b der PMU 620 mit dem zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet und stellt die untere Versorgungsspannung VSS am zweiten gemeinsamen Energieversorgungsknoten 302' bereit.
Die Schaltungsanordnung 700 enthält weiterhin eine Schaltmatrix 106, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a verschaltet ist. Mit anderen Worten: Die erste Energieversorgung 307a der PMU 620 ist mit der Schaltmatrix 106 verschaltet und stellt die erste obere Versorgungsspannung VDD für die Schaltmatrix 106 bereit.
Die Schaltmatrix 106 kann gemäß einem oder mehreren hierin beschriebenen Aspekten konfiguriert sein, z. B. in einer ähnlichen Art und Weise wie die Schaltmatrix 106 einer oder mehrerer oben beschriebener Schaltungsanordnungen, und sie kann dazu konfiguriert sein, die Energieversorgung über den ersten gemeinsamen Energieversorgungsknoten 302 für Elemente zu steuern, die sich in der Kern-Spannungsdomäne 610 befinden (z. B. die Verzögerungsleitung 301, der TDC 304 und der Schaltungskern 611). Zu diesem Zweck enthält die Schaltmatrix 106 möglicherweise n Schalter, die parallel zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a (z. B. im gezeigten Beispiel der ersten oberen Versorgungsspannung VDD) verschaltet sind und die durch das digitale Schaltmatrix-Steuersignal 105 (digitales n-Bit Ausgangswort) gesteuert werden.
7B zeigt eine Schaltungsanordnung 750 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 750 ist in gewissem Maße der in 7A gezeigten Schaltungsanordnung 700 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 750 unterscheidet sich von der Schaltungsanordnung 700 insofern, dass die Schaltungsanordnung 750 eine Schaltmatrix 106 enthält, wobei ein erster Teil 106a der Schaltmatrix 106 zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a (z. B. der oberen Versorgungsspannung VDD im gezeigten Beispiel) verschaltet ist und ein zweiter Teil 106b der Schaltmatrix 106 zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der dritten Energieversorgung 307c (z. B. der zweiten oberen Versorgungsspannung VDDmain im gezeigten Beispiel) verschaltet ist, und darin, dass der TDC 304 dazu konfiguriert ist, ein digitales n + m-Bit Ausgangswort als digitales Schaltmatrix-Steuersignal 105 bereitzustellen, um den ersten und zweiten Teil 106a, 106b der Schaltmatrix 106 zu steuern.
Der erste Teil 106a der Schaltmatrix 106 ist möglicherweise auf eine ähnliche Art und Weise konfiguriert wie die Schaltmatrix 106 der Schaltungsanordnung 700, die in 7A gezeigt wird, und er ist möglicherweise dazu konfiguriert, über den ersten gemeinsamen Energieversorgungsknoten 302 die Energieversorgung für Elemente zu steuern, die sich in der Kern-Spannungsdomäne 610 befinden. Zu diesem Zweck enthält der erste Teil 106a der Schaltmatrix 106 möglicherweise n Schalter, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a parallel verschaltet sind (z. B. im gezeigten Beispiel der ersten oberen Versorgungsspannung VDD) und die durch n Bits des digitalen Schaltmatrix-Steuersignals 105 (digitales n + m-Bit Ausgangswort) wie gezeigt gesteuert werden.
Der zweite Teil 106b der Schaltmatrix 106 ist möglicherweise auf eine ähnliche Art und Weise konfiguriert wie der erste Teil 106a der Schaltmatrix 106, und er ist möglicherweise dazu konfiguriert, über den ersten gemeinsamen Energieversorgungsknoten 302 die Energieversorgung für Elemente zu steuern, die sich in der Kern-Spannungsdomäne 610 befinden. Zu diesem Zweck enthält der zweite Teil 106b der Schaltmatrix 106 möglicherweise m Schalter, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der dritten Energieversorgung 307c parallel (z. B. der zweiten oberen Versorgungsspannung VDDmain im gezeigten Beispiel) verschaltet sind und die durch m Bits des digitalen Schaltmatrix-Steuersignals 105 (digitales n + m-Bit Ausgangswort) wie gezeigt gesteuert werden.
In den Schaltungsanordnungen 700 und 750 dient die dritte Energieversorgung 307c (d. h. die zweite obere Versorgungsspannung VDDmain) möglicherweise als eine Hauptenergieversorgung, und die erste Energieversorgung 307a (z. B. die erste obere Versorgungsspannung VDD) dient möglicherweise als eine zusätzliche Energieversorgung für die Elemente, die sich in der Kern-Spannungsdomäne 610 befinden (z. B. die Verzögerungsleitung 301, der TDC 304 und der Schaltungskern 611). Zur Veranschaulichung: Die Schaltungsanordnungen 700 und 750 zeigen Beispiele für Schaltungsanordnungen, bei denen der Hauptstrom für die Kern-Spannungsdomäne 610 möglicherweise aus der dritten Energieversorgung 307c (Hauptenergieversorgung) gezogen wird, wohingegen zusätzlicher Strom möglicherweise aus der ersten Energieversorgung 307a (zusätzliche Energieversorgung) gezogen wird, falls er benötigt wird, zum Beispiel in einem „Notfall”, z. B. wenn es zu einem maßgeblichen Abfall des Pegels der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 kommt. Die erste obere Versorgungsspannung VDD kann zum Beispiel höher sein als die zweite obere Versorgungsspannung VDDmain.
8 zeigt ein Verfahren 800 zum Betrieb einer Schaltungsanordnung (wie zum Beispiel einer oder mehrerer hierin beschriebener Schaltungsanordnungen) gemäß einem anderen Aspekt dieser Offenbarung.
In 820 erzeugt eine Verzögerungsleitung, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist, ein Signal, wobei eine Verzögerung des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist. Die Verzögerungsleitung und/oder das Signal können zum Beispiel gemäß einem oder mehreren Aspekten dieser Offenbarung konfiguriert sein.
In 840 erzeugt eine Detektierschaltung, die mit der Verzögerungsleitung verschaltet ist, zum Beispiel ein digitales Schaltmatrix-Steuersignal, das von der Verzögerung des durch die Verzögerungsleitung bereitgestellten Signals abhängig ist. Das Schaltmatrix-Steuersignal und/oder die Detektierschaltung können zum Beispiel gemäß einem oder mehreren Aspekten dieser Offenbarung konfiguriert sein.
In 860 steuert zum Beispiel eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung (oder Energieversorgungsquelle) verschaltet ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig vom digitalen Schaltmatrix-Steuersignal. Die Schaltmatrix kann zum Beispiel gemäß einem oder mehreren Aspekten dieser Offenbarung konfiguriert sein.
Im Folgenden werden verschiedene Aspekte dieser Offenbarung unter Bezugnahme auf die Schaltungsanordnung 300 beschrieben, die in 3 als ein Beispiel gezeigt wird (ähnliche Betrachtungen können für andere hierin beschriebene Schaltungsanordnungen gelten).
Gemäß einem Aspekt dieser Offenbarung wird eine Verzögerung eines Signals 303 möglicherweise gemessen und in ein digitales Ausgangswort 105 übersetzt. Das digitale Ausgangswort wird möglicherweise als Eingangswort einer digitalen Schaltmatrix 106 verwendet, die n Schalter (n > 1) enthält, die möglicherweise gemäß dem Eingangswort geöffnet oder geschlossen werden, d. h. gemäß der gemessenen Verzögerung. Somit können zeitliche Informationen in eine Spannung übersetzt werden, z. B. in die Versorgungsspannung einer überwachten Schaltung 311 (zum Beispiel einer Schaltung, die mit konstanter Leistung betrieben werden soll, z. B. ein Schaltungskern).
Aufgrund der Zunahme der Verzögerungsempfindlichkeit gegenüber herstellungsbedingten Schwankungen bzw. Schwankungen im Umfeld (Prozess, Spannung und Temperatur) mit weiterem Technologie-Shrinking kann eine verzögerungsbasierte Messung sehr attraktiv sein, um Prozess-, Spannungs- und Temperatur-Schwankungen abzutasten.
Gemäß einem anderen Aspekt dieser Offenbarung können Verzögerungsmessung und Energieversorgungssteuerung umgesetzt werden, indem eine Verzögerungsleitung 301, ein Time-to-Digital-Converter (TDC) 304 und eine Matrix 106 aus n Schaltern (Schaltmatrix) verwendet werden.
Die Verzögerungsleitung 301, der TDC 304 und die Schaltung 311, die bei konstanter Leistung betrieben werden soll (z. B. der Schaltungskern), können sich in derselben Spannungsdomäne befinden (Kern-Spannungsdomäne). Eine zum Beispiel durch eine Power Management Unit (PMU) bereitgestellte Energieversorgung 307a (z. B. VDD) wird mit der Schaltmatrix 106 verbunden. Die Anzahl der geöffneten und geschlossenen Schalter, die die Energieversorgung 307a (z. B. VDD) mit der Kern-Spannungsdomäne verbinden, hängt vom Ausgang des TDC 304 ab und bestimmt die effektive Versorgungsspannung (VDDvir) für die Kern-Spannungsdomäne. Somit kann eine Rückkopplungsschleife vom Ausgang des TDC 304 zur Energieversorgung des TDC 304 umgesetzt werden.
In jedem Taktzyklus wird möglicherweise die Verzögerung der Verzögerungsleitung 301 gemessen und durch einen digitalen Unärcode an einem Signalausgang 304c des TDC 304 abgebildet. Das Ausgangswort 105 des TDC 304 fungiert als Eingangswort der Schaltmatrix 106. Wenn sich zum Beispiel die Ausbreitungsverzögerung der Verzögerungsleitung 301 erhöht, z. B. aufgrund eines Spannungsabfalls, dann wird sich der Unärcode des TDC 304 ändern. In diesem Fall wird die Steuerung der Schaltmatrix 106 möglicherweise auf eine Weise umgesetzt, die Anzahl der Schalter zu erhöhen, die VDD und VDDvir verbinden, was zu einer erhöhten Ladungsinjektion und somit zur Beschleunigung der Signalausbreitung auf der Verzögerungsleitung 301 führt.
Wenn sich die Ausbreitungsverzögerung verringert, wird die Anzahl der Schalter verringert, die VDD mit VDDvir verbinden, was zu einer Beschränkung der injizierten Ladung führt. Daher erhöht sich die Verzögerung wieder.
Somit können Leistungsänderungen aufgrund von Prozess-, Spannungs- und Temperatur-Schwankungen durch Regelung der Ladungsinjektion, und damit der effektiven Versorgungsspannung VDDvir der Schaltung, unterdrückt werden.
Die Aspekte des neuen Regelungskonzepts beinhalten zum Beispiel:

a. Der Reglereingang gemäß dem neuen Konzept basiert auf einer Verzögerungsmessung.
b. Das neue Konzept ist komplett digital. Daher kann die Schaltung mit sehr geringen Abmessungen umgesetzt werden und kann leicht auf zukünftige Technologieknoten skaliert werden. Die Schaltung kann leicht in alle heterogenen und homogenen digitalen SoC (System-on-Chip) Produkte eingebettet werden.
c. Aufgrund der Eignung zu einer komplett digitalen Umsetzung kann leicht ein komplett digitales Testkonzept realisiert werden, z. B. BIST (Built-in Self Test, eingebauter Selbsttest).
d. Die gesamte Rückkopplungsschleife kann in Hardware umgesetzt werden. Daher kann die Verwendung einer Steuerung und/oder zusätzlicher Software-Entwicklungsaufwand vermieden werden. Der einzige Eingang, der an die Schaltung übergeben wird, ist möglicherweise die Einstellung einer programmierbaren Verzögerungsleitung (PDL).

Im Folgenden werden verschiedene Aspekte der Verzögerungsleitung (DL, delay line), des Time-to-Digital-Converters (TDC) und der Schaltmatrix (SA, switch array), die in Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung verwendet werden, beschrieben.
Verzögerungsleitung (DL):
Die Verzögerungsleitung fungiert möglicherweise als Teil eines Verzögerungssensors. Seine Verzögerungsempfindlichkeit kann mit der Empfindlichkeit des Kerns zusammenpassen, damit sichergestellt ist, dass der Betrieb des Kerns im Fall von dynamischen Schwankungen bei konstanter Leistung erfolgt. Zu diesem Zweck enthält die Verzögerungsleitung möglicherweise unterschiedliche Schaltungsstrukturen, wie zum Beispiel einen oder mehrere kritische Pfade, Nachbildungen kritischer Pfade, Speicherpfade, Speicherpfadnachbildungen, I/O-Pfade, I/O-Pfad-Nachbildungen usw.
Die Verzögerungsleitung kann zum Beispiel als eine programmierbare Verzögerungsleitung (PDL) umgesetzt werden. In diesem Fall wird die Zielleistung für den Kern möglicherweise durch Ändern der Ausbreitungsverzögerung der PDL angepasst. Zum Beispiel kann für Systeme, die mit dynamischer Spannungs- und Frequenzskalierung (DVFS, dynamic voltage and frequency scaling) arbeiten, die Verzögerungsleitung als eine PDL umgesetzt werden, um eine korrekte Leistungsregelung für jeden Verwendungsfall sicherzustellen.
9A bis 9C zeigen Umsetzungsbeispiele einer programmierbaren Verzögerungsleitung zur Verwendung in Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung.
Eine programmierbare Verzögerungsleitung (PDL) 900 gemäß einem ersten Beispiel wird in 9A gezeigt und enthält erste bis n-te programmierbare Verzögerungselemente 801_1, 8012, ..., 801_n, die zwischen einem Signaleingang 804 und einem Signalausgang 805 der Verzögerungsleitung 900 in Reihe verschaltet sind (drei Verzögerungselemente 801_1, 801_2, 801_3 werden als ein Beispiel gezeigt (d. h. n = 3), allerdings kann die Anzahl n von drei verschieden sein; im Allgemeinen kann n gleich oder größer Eins sein, d. h. n ≥ 1).
Jedes Verzögerungselement 801_i (i = 1, 2, ..., n) enthält ein Puffergatter 802, das mit einem Signaleingang 801a des Verzögerungselements 801_i verschaltet ist, und einen programmierbaren Multiplexer 803, der Folgendes aufweist: einen ersten, mit dem Signaleingang 801a des Verzögerungselements 801_i verschalteten Signaleingang 803a; einen zweiten, mit dem Puffergatter 802 verschalteten Signaleingang 803b; einen Programmiereingang 803c; und einen mit einem Signalausgang 801b des Verzögerungselements 801_i verschalteten Signalausgang 803d. Abhängig von einem Programmierzustand des Multiplexers 803 des Verzögerungselements 801_i wird ein Signal, das am Signaleingang 801a des Verzögerungselements 801_i in das Verzögerungselement 801_i eintritt, am Signalausgang 801b des Verzögerungselements 801_i mit oder ohne eine vorbestimmte Einheitszeitverzögerung aus dem Verzögerungselement 801_i austreten.
Der Zustand des Multiplexers 803 jedes der Verzögerungselemente 801_i (i = 1, 2, ..., n) und somit der Zustand des Verzögerungselements 801_i wird möglicherweise programmiert, indem ein Verzögerungs-Steuerwort an den Programmiereingängen 803c des Multiplexers 803 bereitgestellt wird. Indem der Zustand der einzelnen Verzögerungselemente 801_1, 801_2, ..., 801_n der PDL 900 programmiert wird, kann die Gesamtzeitverzögerung der PDL 900 eingestellt werden. Die Gesamtzeitverzögerung entspricht möglicherweise der Summe der Einheitszeitverzögerungen, die durch die einzelnen Verzögerungselemente 801_1, 801_2, ..., 801_n induziert werden.
Eine programmierbare Verzögerungsleitung 920 gemäß einem zweiten Beispiel wird in 9B gezeigt und enthält erste bis n-te programmierbare Verzögerungselemente 801_1, 801_2, ..., 801_n, die zwischen einem Signaleingang 804 und einem Signalausgang 805 der Verzögerungsleitung 920 in Reihe verschaltet sind (drei Verzögerungselemente 801_1, 801_2, 801_3 werden als ein Beispiel gezeigt (d. h. n = 3); allerdings kann die Anzahl n der Verzögerungselemente von drei verschieden sein; im Allgemeinen kann n gleich oder größer Eins sein, d. h. n ≥ 1).
Die Verzögerungsleitung 920 unterscheidet sich von der Verzögerungsleitung 900 darin, dass das i-te Verzögerungselement 801_i (i = 1, 2, ..., n) der Verzögerungsleitung 920_2 ^i-1 Puffergatter 802 enthält, die in Reihe zwischen dem Signaleingang 801a des Verzögerungselements 801_i und dem zweiten Signaleingang 803b des Multiplexers 803 des Verzögerungselements 801_i verschaltet sind. Das heißt, das erste Verzögerungselement 801_1 enthält 2⁰ = 1 Puffergatter 802, das zweite Verzögerungselement 801_2 enthält 2¹ = 2 Puffergatter 802 und das dritte Verzögerungselement 801_3 enthält im gezeigten Beispiel 2² = 4 Puffergatter 802.
Wie bei der Verzögerungsleitung 900 wird der Zustand des Multiplexers 803 jedes der Verzögerungselemente 801_i (i = 1, 2, ..., n) der Verzögerungsleitung 920 und somit der Zustand des Verzögerungselements 801_i möglicherweise programmiert, indem ein Verzögerungs-Steuerwort an den Programmiereingängen 803c des Multiplexers 803 bereitgestellt wird. Indem der Zustand der einzelnen Verzögerungselemente 801_1, 801_2, ..., 801_n der PDL 920 programmiert wird, kann die Gesamtzeitverzögerung der PDL 920 eingestellt werden. Zur Veranschaulichung: Die PDL 920 ermöglicht eine Binärkodierung der Gesamtzeitverzögerung.
Eine programmierbare Verzögerungsleitung 940 gemäß einem dritten Beispiel wird in 9C gezeigt und enthält erste bis n-te programmierbare Verzögerungselemente 801_1, 801_2, ..., 801_n, die mit einem Signalausbreitungspfad 806 zwischen einem Signaleingang 804 und einem Signalausgang 805 der Verzögerungsleitung 940 verschaltet sind (sechs Verzögerungselemente 801_1, 801_2, 801_3, 801_4, 801_5, 801_6 werden als ein Beispiel gezeigt (d. h. n = 6); allerdings kann die Anzahl n der Verzögerungselemente von sechs verschieden sein; im Allgemeinen kann n gleich oder größer Eins sein, d. h. n ≥ 1).
Jedes Verzögerungselement 801_i (i = 1, 2, ..., n) enthält einen Schalter 807 (z. B. wie gezeigt einen Transistor) und ein kapazitives Element 808 (z. B. einen Kondensator), die in Reihe zwischen dem Signalausbreitungspfad 806 und einer Energieversorgung (z. B. der unteren Versorgungsspannung VSS) verschaltet sind, wobei das kapazitive Element 808 des i-ten Verzögerungselements 801_i eine Kapazität von 2^i-1·C aufweist (wobei C eine Konstante ist). Das heißt in dem gezeigten Beispiel weist das kapazitive Element 808 des ersten Verzögerungselements 801_1 eine Kapazität von 2⁰·C = C auf, das kapazitive Element 808 des zweiten Verzögerungselements 801_2 weist eine Kapazität von 2¹·C = 2C auf, das kapazitive Element 808 des dritten Verzögerungselements 801_3 weist eine Kapazität von 2²·C = 4C auf, das kapazitive Element 808 des vierten Verzögerungselements 801_4 weist eine Kapazität von 2³·C = 8C auf, das kapazitive Element 808 des fünften Verzögerungselements 801_5 weist eine Kapazität von 2⁴·C = 16C auf, das kapazitive Element 808 des sechsten Verzögerungselements 801_6 weist eine Kapazität von 2⁵·C = 32C auf.
Eines oder mehrere Puffergatter 809 können optional im Signalausbreitungspfad 806 angeordnet sein, zum Beispiel wie gezeigt in regelmäßigen Abständen.
Der Zustand des Schalters 807 jedes Verzögerungselements 801_i (i = 1, 2, ..., n) der Verzögerungsleitung 940 und somit der Zustand des Verzögerungselements 801_i wird möglicherweise programmiert, indem ein Verzögerungs-Steuerwort an den Programmiereingängen 807a der Schalter 807 bereitgestellt wird (z. B., wie gezeigt, an den Gate-Anschlusspunkten von Transistor-Schaltern). Indem der Schaltzustand (d. h. offen oder geschlossen) der Schalter 807 der einzelnen Verzögerungselemente 801_1, 801_2, ..., 801_n der PDL 940 programmiert wird, kann die Gesamtzeitverzögerung der PDL 940 eingestellt werden. Zur Veranschaulichung: Die PDL 940 ermöglicht eine Binärkodierung der Gesamtzeitverzögerung.
Wie ein Durchschnittsfachmann ohne Weiteres verstehen wird, dienen die in 9A bis 9C gezeigten PDL-Umsetzungsformen lediglich als Beispiele und viele andere Umsetzungsformen einer programmierbaren Verzögerungsleitung können in den hier beschriebenen Schaltungsanordnungen verwendet werden. Weiterhin sollte verstanden werden, dass eine PDL nicht komplett aus programmierbaren Verzögerungselementen bestehen muss, sondern auch einen Anteil enthalten kann, der eine feste Verzögerung bereitstellt. Mit anderen Worten: Die Gesamtzeitverzögerung einer PDL kann sich aus einem Anteil mit fester Verzögerung und einem Anteil mit programmierbarer Verzögerung zusammensetzen. Zum Beispiel ist eine PDL möglicherweise so konfiguriert, dass ungefähr 80% der Gesamtzeitverzögerung der PDL durch einen Anteil mit fester Verzögerung induziert werden, während nur ungefähr 20% der Gesamtzeitverzögerung der PDL durch einen Anteil mit programmierbarer Verzögerung verursacht werden, wobei die vorher genannten Prozentsätze natürlich nur beispielhafte Werte sind und andere Zahlenverhältnisse zwischen festen und programmierbaren Verzögerungen ebenfalls möglich sind.
Der Anteil mit fester Verzögerung einer PDL kann zum Beispiel eine oder mehrere generische Pfadstrukturen enthalten oder daraus bestehen, wie zum Beispiel eine oder mehrere Inverter-Ketten, Puffer-Ketten, NAND-/NOR-Ketten usw., konfigurierbare sogenannte Wächtercode-(Canary-)Schaltungen (Nachbildung kritischer Pfade) oder kritische Pfade oder Teile kritischer Pfade.
10 ist ein Diagramm 1000, das Umsetzungsbeispiele solcher Anteile mit fester Verzögerung veranschaulicht, wobei 1010 ein Beispiel eines generischen Pfades zeigt, der durch mehrere, in Reihe geschaltete AND-Logikgatter umgesetzt wird, 1020 ein anderes Beispiel eines generischen Pfades zeigt, der durch mehrere, in Reihe geschaltete Puffergatter umgesetzt wird, und 1030 ein Beispiel eines kritischen Pfades bzw. einer Nachbildung eines kritischen Pfades zeigt, der durch mehrere, in Reihe geschaltete verschiedene Logikgatter umgesetzt wird (d. h. AND-, Puffer-, NOR-, NOT-, OR- und NAND-Gatter gemäß dem gezeigten Beispiel). Wie ein Durchschnittsfachmann wiederum ohne Weiteres verstehen wird, dienen die in 10 gezeigten Umsetzungsformen lediglich als Beispiele und viele andere Umsetzungsformen eines Anteils mit fester Verzögerung können in einer PDL verwendet werden.
Time-to-Digital-Converter (TDC):
Die Genauigkeit von Leistungsregelung ist möglicherweise direkt proportional zur Auflösung des TDC. Je höher die Auflösung des TDC ist, umso genauer kann die Leistungsregelung sein.
Die Verzögerung zwischen zwei Verzögerungsmessungen kann im gleichen Zeitmaßstab wie die Taktzykluszeit liegen, so dass schnelle (von Zyklus zu Zyklus) Verzögerungsschwankungen ausgeglichen werden können.
Schaltmatrix (SA):
Die Schaltmatrix enthält möglicherweise einen oder mehrere Schalter, die auf verschiedene Weisen verbunden sein können, z. B. Schalter, die VDD und VDDvir verbinden, und/oder Schalter, die VSS und VSSvir verbinden, und/oder Schalter, die einen geschalteten Kurzweg zwischen VDD und VSSvir formen, und/oder Schalter, die einen geschalteten Kurzweg zwischen VDDvir und VSS formen, wobei ein Beispiel mit Schaltern zwischen VDD und VDDvir und Schaltern zwischen VDDvir und VSS in 11 gezeigt wird.
11 zeigt eine Schaltungsanordnung 1100 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1100 enthält eine programmierbare Verzögerungsleitung (PDL) 301, einen Time-to-Digital-Converter (TDC) 304 und einen Schaltungskern (Kern) 611, der auf konstanter Leistung gehalten werden soll, wobei die PDL 301, der TDC 304 und der Schaltungskern 611 sich alle in derselben Spannungsdomäne 610 (Kern-Spannungsdomäne) befinden, die durch die virtuelle obere Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und die untere Versorgungsspannung VSS am zweiten gemeinsamen Energieversorgungsknoten 302' bestimmt wird. Mit andren Worten: Alle Schaltungen innerhalb der Spannungsdomäne 610 sind möglicherweise mit denselben Versorgungsspannungen verbunden, d. h. im gezeigten Beispiel mit VDDvir und VSS.
Ein Taktsignal CLK wird möglicherweise an einen Taktsignaleingang 308 der Schaltungsanordnung 1100 geliefert. Wie gezeigt wird, ist der Taktsignaleingang 308 möglicherweise mit einem Taktsignaleingang 301a der PDL 301 und einem Taktsignaleingang 304b des TDC 304 verschaltet. Gemäß einem anderen Aspekt dieser Offenbarung ist möglicherweise ein Register zwischen dem Taktsignaleingang 308 der Schaltungsanordnung 1100 und dem Taktsignaleingang 301a der PDL 301 verschaltet. In diesem Fall ist möglicherweise das Taktsignal CLK mit einem ersten Signaleingang des Registers verschaltet, ein Datensignal ist möglicherweise mit einem zweiten Signaleingang des Registers verschaltet und ein Signalausgang des Registers ist möglicherweise mit dem Taktsignaleingang 301a der PDL 301 verschaltet (nicht dargestellt, siehe z. B. 13).
Das Taktsignal CLK (oder ein Ausgangssignal, das vom Register geliefert wird, das zwischen dem Taktsignaleingang 308 der Schaltungsanordnung 1100 und dem Taktsignaleingang 301a der PDL 301 verschaltet ist) breitet sich möglicherweise durch die PDL 301 aus und tritt aus der PDL 301 am Signalausgang 301b („DL out”) als das in 11 gezeigte Signal 303 mit einer bestimmten Zeitverzögerung aus.
Eine Nenn-Signalausbreitungsverzögerung der PDL 301 wird möglicherweise über ein Signal „PDL setting” eingestellt, das an einem Signaleingang 309 (hier auch PDL-Einstelleingang genannt) der Schaltungsanordnung 1100 bereitgestellt wird. Wie gezeigt wird, ist ein Signaleingang 301e der PDL 301 möglicherweise mit dem PDL-Einstelleingang 309 der Schaltungsanordnung 1100 verschaltet, um das Signal „PDL setting” zu empfangen. Die Nenn-Signalausbreitungsverzögerung, die durch das Signal „PDL setting” eingestellt wird, kann zum Beispiel einer Signalverzögerung in einigen Signalausbreitungspfaden des Schaltungskerns 611 entsprechen. Mit anderen Worten: Die PDL 301 kann so programmiert oder eingestellt werden, dass sie einem Signalausbreitungspfad im Schaltungskern 611 ähnelt, so dass das Signalverzögerungsverhalten der PDL 301 dem Signalverzögerungsverhalten des Signalausbreitungspfads des Schaltungskerns 611 ähnelt. Insbesondere können Prozess-, Spannungs- und Temperatur-Schwankungen, wie zum Beispiel Temperaturschwankungen oder Schwankungen der Versorgungsspannung der Kern-Spannungsdomäne 610, den gleichen oder ungefähr den gleichen Einfluss auf die Signalverzögerung der PDL 301 haben, wie auf die Signalverzögerung des Signalausbreitungspfades des Schaltungskerns 611.
Die Schaltungsanordnung 1100 enthält weiterhin eine Schaltmatrix 106. Ein erster Teil 106a der Schaltmatrix 106 enthält n Schalter 1050_1, 1050_2, ..., 1050_n (wobei n eine ganze Zahl gleich oder größer Eins ist, d. h. n ≥ 1), die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und einer ersten Energieversorgung 307a verschaltet sind, die n obere Versorgungsspannungen VDD bereitstellt, wobei jeder der Schalter 1050_1, 1050_2, ..., 1050_n zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und einem jeweiligen der n oberen Versorgungsspannungen VDD verschaltet ist. Die oberen Versorgungsspannungen VDD können alle den gleichen Wert bzw. die gleiche Spannung aufweisen (wie gezeigt wird), oder sie können unterschiedlich sein. Die n Schalter 1050_1, 1050_2, ..., 1050_n des ersten Teils 106a der Schaltmatrix 106 sind, wie gezeigt, als PMOS-Transistoren konfiguriert. Allerdings können alternativ einer oder mehrere der Schalter 1050_1, 1050_2, ..., 1050_n anders konfiguriert sein, zum Beispiel als NMOS-Transistor, geschaltete Stromquelle oder geschalteter Stromspiegel oder alternativ eine andere geeignete Umsetzung eines Schalters verwenden.
Ein zweiter Teil 106b der Schaltmatrix 106 enthält m Schalter 1051_1, 10512, ..., 1051_m (wobei m eine ganze Zahl gleich oder größer Eins ist, d. h. m ≥ 1), die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und dem zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet ist. Zur Veranschaulichung: Die m Schalter 10511, 1051_2, ..., 1051_m des zweiten Teils 106b der Schaltmatrix 106 sind zwischen der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und der unteren Versorgungsspannung VSS am zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet. Die m Schalter 1051_1, 1051_2, ..., 1051_m des zweiten Teils 106b der Schaltmatrix 106 sind wie gezeigt als NMOS-Transistoren konfiguriert. Allerdings können alternativ einer oder mehrere der Schalter 1051_1, 1051_2, ..., 1051_m anders konfiguriert sein, zum Beispiel als PMOS-Transistor, geschaltete Stromquelle oder geschalteter Stromspiegel oder alternativ eine andere geeignete Umsetzung eines Schalters verwenden.
Der TDC 304 stellt ein digitales Schaltmatrix-Steuersignal 105 bereit (d. h. in diesem Beispiel ein digitales n + m-Bit Ausgangswort), wobei n Bits des digitalen Schaltmatrix-Steuersignals 105 dazu verwendet werden, um die n Schalter 1050_1, 1050_2, ..., 1050_n des ersten Teils 106a der Schaltmatrix 106 zu steuern, und m Bits des digitalen Schaltmatrix-Steuersignals 105 dazu verwendet werden, um die m Schalter 1051_1, 1051_2, ..., 1051_m des zweiten Teils 106b der Schaltmatrix 106 zu steuern. Das digitale Schaltmatrix-Steuersignal 105 (digitales n + m-Bit Ausgangswort) hängt ab von der gemessenen Zeitverzögerung des Signals 303, das am Signalausgang 301b („DL out”) der PDL 301 bereitgestellt und vom TDC 304 über den Signaleingang 304a („DL in”) des TDC 304 detektiert wird.
12 zeigt eine Schaltungsanordnung 1200 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1200 ist in gewissem Maße der in 3 gezeigten Schaltungsanordnung 300 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 1200 unterscheidet sich von der Schaltungsanordnung 300 darin, dass eine Logikschaltung 115 (hierin auch als Logikblock oder kurz Logik bezeichnet) zwischen dem Signalausgang 304c des TDC 304 und der Schaltmatrix 106 verschaltet ist. Zum Beispiel enthält die Logikschaltung 115 möglicherweise einen Signaleingang 115a, der mit dem Signalausgang 304c des TDC verschaltet ist, und einen Signalausgang 115b, der mit dem wenigstens einen Steuersignaleingang 116 der Schaltmatrix 106 verschaltet ist, wie gezeigt wird. Die Logikschaltung 115 empfängt möglicherweise das digitale Schaltmatrix-Steuersignal 105 (d. h. das digitale n-Bit Ausgangswort gemäß dem gezeigten Beispiel) vom TDC 304 und kann dazu konfiguriert sein, Operationen auf das digitale Schaltmatrix-Steuersignal 105 anzuwenden und ein Steuersignal 1205 an die Schaltmatrix 106 auf Basis dieser Operation bereitzustellen. Das Steuersignal 1205 kann ein digitales Ausgangswort sein, das wie gezeigt m Bits umfasst. Die Anzahl m der Bits des Steuersignals 1205 kann die gleiche sein wie die Anzahl n der Bits des digitalen Schaltmatrix-Steuersignals 105, das vom TDC 304 bereitgestellt wird. Alternativ kann m von n verschieden sein, z. B. kleiner als n oder größer als n sein.
Die Logikschaltung 115 setzt zum Beispiel möglicherweise wenigstens eine der folgenden Funktionalitäten um: eine Pufferspeicherfunktionalität, eine Hysteresefunktionalität, eine Filterfunktionalität, eine Aktivierungs-/Deaktivierungs-Funktionalität, eine Funktionalität zum bitweisen Remapping, eine Kodierfunktionalität, eine Dekodierfunktionalität, eine Kompressionsfunktionalität, eine Dekompressionsfunktionalität. Alternativ oder zusätzlich setzt die Logikschaltung 115 möglicherweise andere Funktionalitäten um.
Zum Beispiel ist die Logikschaltung 115 möglicherweise dazu konfiguriert, ein lineares Mapping zu erreichen, z. B. Mapping von n Bits des digitalen Schaltmatrix-Steuersignals 105 auf m Bits des Steuersignals 1205.
Als anderes Beispiel kann die Logikschaltung 115 als ein digitaler Filter konfiguriert sein (und zum Beispiel, aber nicht notwendigerweise, mit dem Taktsignal CLK verschaltet sein). Der Filter kann zum Beispiel dazu abgestimmt sein, eine verbesserte Stabilität der Regelung zu erlangen. Zum Beispiel ist der Filter möglicherweise dazu konfiguriert, hochfrequente Anteile des digitalen Schaltmatrix-Steuersignals 105 herauszufiltern.
Gemäß einem Aspekt dieser Offenbarung enthält eine komplett digitale Rückkopplungsschleife einer Schaltungsanordnung eine Verzögerungsleitung (z. B. eine PDL), einen Time-to-Digital-Converter (TDC) und eine Matrix aus einem oder mehreren Schaltern (Schaltmatrix). Die Rückkopplung kann durch Anpassen einer virtuellen Versorgungsspannung (z. B. der virtuellen oberen Versorgungsspannung VDDvir) umgesetzt werden, indem gemäß der Time-to-Digital-basierten Messung einer versorgungsspannungsabhängigen Ausbreitungsverzögerung der Verzögerungsleitung die Anzahl der Schalter verändert wird, die die virtuelle Versorgungsspannung (z. B. VDDvir) und wenigstens eine Versorgungsspannung (z. B. die obere Versorgungsspannung VDD) verbinden, die z. B. durch die System-PMU bereitgestellt wird. Somit kann eine rein digitale Schaltung umgesetzt werden, die möglicherweise innerhalb eines sehr kurzen Zeitmaßstabs (z. B. Nanosekunden) eine Verzögerungsschwankung in Spannung übersetzt. Somit kann ein Schaltungsbetrieb bei konstanter Leistung erreicht werden.
13 zeigt eine Schaltungsanordnung 1300 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1300 enthält eine programmierbare Verzögerungsleitung (PDL) 301, einen Time-to-Digital-Converter (TDC) 304, der mit der PDL 301 verschaltet ist, und einen Schaltungskern 611 (Kern), der auf konstanter Leistung gehalten werden soll. Die PDL 301, der TDC 304 und der Schaltungskern 611 (und möglicherweise andere Elemente, Schaltungen oder Schaltungsstrukturen, die in 13 nicht gezeigt werden) befinden sich in einer gemeinsamen Spannungsdomäne 610, die durch eine virtuelle obere Versorgungsspannung VDDvir an einem gemeinsamen Energieversorgungsknoten 302 und einer unteren Versorgungsspannung VSS definiert wird. Zur Veranschaulichung: Alle Schaltungen oder Schaltungselemente (einschließlich der PDL 301, des TDC 304 und des Schaltungskerns 611) innerhalb der Spannungsdomäne 610 sind möglicherweise mit VDDvir und VSS verbunden.
Die Schaltungsanordnung 1300 enthält weiterhin eine Schaltmatrix 106, die zwischen dem gemeinsamen Energieversorgungsknoten 302 und einer ersten Energieversorgung 307a verschaltet ist.
Die erste Energieversorgung 307a stellt möglicherweise wie gezeigt mehrere obere Versorgungsspannungen VDD bereit. Die untere Versorgungsspannung VSS wird möglicherweise wie gezeigt von einer zweiten Energieversorgung 307b bereitgestellt. Die erste Energieversorgung 307a und/oder die zweite Energieversorgung 307b können zum Beispiel durch eine Power Management Unit (PMU) bereitgestellt werden (nicht gezeigt, siehe z. B. 7A).
Der Signaleingang 301a der PDL 301 ist möglicherweise mit einem Signalausgang 1320c eines Registers 1320 verschaltet. Ein Taktsignal CLK ist möglicherweise mit einem ersten Eingang 1320a (hierin auch als Taktsignaleingang 1320a bezeichnet) des Registers 1320 verschaltet, und ein Datensignal „D” ist möglicherweise mit einem zweiten Eingang 1320b (hierin auch als Datensignaleingang 1320b bezeichnet) des Registers 1320 verschaltet, wie gezeigt wird.
Eine Verzögerung der programmierbaren Verzögerungsleitung (PDL) 301 wird vom Time-to-Digital-Converter (TDC) 304 gemessen.
Der TDC 304 enthält mehrere in Reihe geschaltete Stufen 1340_1, 1340_2, 1340_n, wobei jede der Stufen 1340_1, 1340_2, ..., 1340_n ein Abtastregister 1341 und ein Puffergatter 1342 enthält. Sieben Stufen 1340_1, 1340_2, ..., 1340_7 (d. h. n = 7) werden als Beispiel gezeigt. Allerdings kann die Stufenanzahl n von Sieben verschieden sein. Im Allgemeinen kann n gleich oder größer Eins sein, d. h. n ≥ 1. Ein erster Signaleingang 1341a (auch als Taktsignaleingang bezeichnet) des Abtastregisters 1341 jeder Stufe 1340_k (k = 1, 2, ..., n) kann mit dem Taktsignal CLK wie gezeigt verschaltet sein. Ein zweiter Signaleingang 1341b (auch als Datensignaleingang bezeichnet) des Abtastregisters 1341 und ein Signaleingang 1342a des Puffergatters 1342 jeder Stufe 1340_k (k = 1, 2, ..., n) sind möglicherweise mit einem Signalausgang 1342b des Puffergatters 1342 der vorigen Stufe 1340_k-1 oder, im Fall der ersten Stufe 1340_1, mit dem Signalausgang 301b der PDL 301 verschaltet, wie gezeigt wird.
Die Abtastregister 1341 der Stufen 1340_1, 1340_2, ..., 1340_n des TDC 304 sind mit einer Schaltmatrix 106, die mehrere Schalter 1350_1, 1350_2, ..., 1350_n enthält, verschaltet (z. B. direkt verschaltet). Im Besonderen ist ein Signalausgang 1341c eines Abtastregisters 1341 jeder Stufe 1340_k (k = 1, 2, ..., n) möglicherweise mit einem Steueranschlusspunkt eines jeweiligen Schalters 1350_k (k = 1, 2, ..., n) der mehreren Schalter 1350_1, 1350_2, ..., 1350_n verbunden. Zum Beispiel ist ein Ausgang 1341c des Registers 1341 der ersten Stufe 1340_1 des TDC 304 möglicherweise mit einem Steueranschlusspunkt eines ersten Schalters 1350_1 der Schaltmatrix 106 verschaltet, ein Ausgang 1341c des Registers 1341 der zweiten Stufe 1340_2 des TDC 304 ist möglicherweise mit einem Steueranschlusspunkt eines zweiten Schalters 1350_2 der Schaltmatrix 106 verschaltet usw. ... und ein Ausgang 1341c des Registers 1341 der n-ten Stufe 1340_n des TDC 304 ist möglicherweise mit einem Steueranschlusspunkt eines n-ten Schalters 1350_n der Schaltmatrix 106 verschaltet usw. ..., wie gezeigt wird.
Die Schalter 1350_1, 1350_2, ..., 1350_n können zum Beispiel als Transistoren umgesetzt werden, z. B. als PMOS-Transistoren (siehe z. B. 14). Allerdings können alternativ einer oder mehrere der Schalter 1350_1, 1350_2, ..., 1350_n anders umgesetzt werden.
In jedem Taktzyklus des Taktsignals CLK stellt der TDC 304 möglicherweise ein digitales Schaltmatrix-Steuersignal 105 (digitales Ausgangswort) bereit, das einen Unärcode aufweist (eine Anzahl digitaler „1”, gefolgt von einer Anzahl digitaler „0”). Die Anzahl der Einsen und die Anzahl der Nullen im digitalen Ausgangswort 105 hängt von der Signalverzögerung der PDL 301 ab und kann sich von Taktzyklus zu Taktzyklus ändern. Die Anzahl der offenen und geschlossenen Schalter in der Schaltmatrix 106 entspricht der Anzahl von Einsen und Nullen im digitalen Ausgangswort 105. Zum Beispiel stellt in dem in 13 gezeigten Beispiel der TDC 304 als digitales Ausgangswort 105 die Sequenz „1110000...” für die Schaltmatrix 106 bereit (d. h. das erste bis dritte Bit des Ausgangsworts 105 sind „1”, während die verbleibenden Bits „0” sind), und demgemäß können der erste bis dritte Schalter 1350_1, 1350_2, 1350_3 der Schaltmatrix 106 geöffnet werden, während die verbleibenden Schalter 1350_4, ..., 1350_n der Schaltmatrix 106 vom digitalen Ausgangswort 105 geschlossen werden.
Wenn sich die Verzögerung der PDL 301 erhöht, erhöht sich die Anzahl der Nullen in den Abtastregistern 1341 des TDC 304, was zu einer höheren Anzahl von Schaltern führt, die VDD mit VDDvir verbinden. Zur Veranschaulichung: Der Eins-Null-Übergang im digitalen Ausgangswort „1110000...” in 13 wird sich nach links verschieben, und die Anzahl der geschlossenen Schalter in der Schaltmatrix 106 wird sich demgemäß erhöhen. Deswegen wird die Menge der injizierten Ladung von VDD zu VDDvir möglicherweise erhöht, was das Fließen eines höheren Stroms von VDD nach VDDvir ermöglicht. Somit kann sich VDDvir leicht erhöhen, was zu einer Verringerung der Ausbreitungsverzögerung der PDL 301 führt. Somit kann die Schaltung Prozess-, spannungs- und temperaturinduzierte Verzögerungsschwankungen unterdrücken.
Wenn sich die Verzögerung der PDL 301 verringert, verringert sich die Anzahl der Nullen in den Abtastregistern 1341 des TDC 304, was zu einer geringeren Anzahl von Schaltern führt, die VDD mit VDDvir verbinden. Zur Veranschaulichung: Der Eins-Null-Übergang im digitalen Ausgangswort „1110000...” in 13 wird sich nach rechts verschieben, und die Anzahl der offenen Schalter in der Schaltmatrix 106 wird sich demgemäß erhöhen. Deswegen wird die Menge der injizierten Ladung von VDD zu VDDvir möglicherweise verringert, wodurch sich der Strom verringert, der von VDD nach VDDvir fließt. Somit kann sich VDDvir leicht verringern, was zu einer Erhöhung der Ausbreitungsverzögerung der PDL 301 führt.
Um die Zielleistung des Schaltungskerns 611 einzustellen, wird die PDL 301 möglicherweise zum Verschieben des Eins-Null-Übergangs innerhalb der TDC 304 angepasst. Mit anderen Worten: Die PDL 301 kann dazu programmiert sein, eine Nennverzögerung des Ausgangssignals der PDL 301 und entsprechend ein digitales Nenn-Ausgangswort des TDC 304 und eine Nennanzahl von offenen und geschlossenen Schalter 106 einzustellen, was wiederum einer Nennmenge von Ladung entspricht, die von VDD nach VDDvir injiziert wird, und somit einer Nenn-Energieversorgung für den Schaltungskern 611, der sich in der Spannungsdomäne 610 befindet.
In einem Umsetzungsbeispiel enthält die Schaltmatrix 106 möglicherweise wenigstens einen zusätzlichen Schalter 1355, der zwischen dem gemeinsamen Energieversorgungsknoten 302 und einer dritten Energieversorgung 307c verschaltet ist. Die dritte Energieversorgung 307c stellt möglicherweise eine zweite obere Versorgungsspannung VDDmain wie gezeigt bereit. Der wenigstens eine zusätzliche Schalter 1355 kann zum Beispiel dazu konfiguriert sein, eine Offset-Energieversorgung für den gemeinsamen Energieversorgungsknoten 302 einzustellen oder zu steuern. Zu diesem Zweck wird möglicherweise ein Steuersignal „Offset EN” an einem Steueranschlusspunkt des wenigstens einen zusätzlichen Schalters 1355 angelegt, wie gezeigt wird.
Die zweite obere Versorgungsspannung VDDmain kann dieselbe Spannung sein wie die erste obere Versorgungsspannung, oder sie kann eine andere Spannung sein. Zum Beispiel kann die erste obere Versorgungsspannung VDD gleich oder größer als die zweite obere Versorgungsspannung VDDmain sein.
Zur Veranschaulichung zeigt 13 ein Beispiel für die Verwendung von geschalteten parallelen Schaltern zur Leistungsregelung durch geschaltete Ladungsinjektion. Im Folgenden werden weitere Beispiele zur Umsetzung einer Leistungsanpassung auf Basis von Verzögerungsmessung unter Verwendung des Prinzips der geschalteten Ladungsinjektion beschrieben.
14 zeigt eine Schaltungsanordnung 1400 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1400 ist in gewissem Maße der in 13 gezeigten Schaltungsanordnung 1300 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
In der Schaltungsanordnung 1400 enthält die Schaltmatrix 106 mehrere PMOS-Schalter 1450_1, 1450_2, ..., 1450_n, die zwischen dem gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a verschaltet sind. Mit andren Worten: In der Schaltungsanordnung 1400 werden möglicherweise mehrere PMOS-Schalter 1450_1, 1450_2, ..., 1450_n zur geschalteten Ladungsinjektion über den gemeinsamen Energieversorgungsknoten 302 verwendet. Sieben PMOS-Schalter 1450_1, 1450_2, ..., 1450_n (d. h. n = 7) werden als Beispiel in 14 gezeigt. Allerdings kann die Schalteranzahl n von Sieben verschieden sein. Im Allgemeinen kann n größer oder gleich Eins sein, d. h. n ≥ 1.
Das digitale Schaltmatrix-Steuersignal 105 (digitales Ausgangswort), das von den Registern 1341 des TDC 304 bereitgestellt wird, ist möglicherweise mit Gate-Anschlusspunkten der PMOS-Schalter 1450_1, 1450_2, ..., 1450_n wie gezeigt verschaltet. Zum Beispiel kann jedes Bit des digitalen Schaltmatrix-Steuersignals 105 verwendet werden, um einen jeweiligen der PMOS-Schalter 1450_1, 1450_2, ..., 1450_n wie gezeigt zu steuern.
Jeder PMOS-Schalter 1450_k (k = 1, 2, 3, ..., n) weist möglicherweise wie gezeigt eine vorbestimmte Länge L_k und Breite W_k auf. Die Längen L_k und/oder Breiten W_k der PMOS-Schalter 1450_1, 1450_2, ..., 1450_n können für alle Schalter die gleichen sein.
Alternativ kann wenigstens einer der PMOS-Schalter 1450_1, 1450_2, ..., 1450_n eine andere Länge und/oder Breite aufweisen. Zum Beispiel sind die PMOS-Schalter 1450_1, 1450_2, ..., 1450_n bzw. die Länge und/oder Breite der PMOS-Schalter 1450_1, 1450_2, ..., 1450_n möglicherweise so konfiguriert, dass die Menge der durch einen geöffneten Schalter injizierten Ladung sich von Schalter zu Schalter monoton verringert bzw. streng monoton verringert. Wenn die Menge der von jedem Schalter 1450_k (k = 1, 2, 3, ..., n) injizierten Ladung als I_k bezeichnet wird, kann zum Beispiel Folgendes gelten: I₁ ≥ I₂ ≥ I₃ ≥ ... ≥ I_n-1 ≥ I_n (monotone Verringerung) oder I₁ > I₂ > I₃ > ... > I_n-1 > I_n (streng monotone Verringerung) oder I₁ ≥ I₂ ≥ ... ≥ I_j = I_j+1 = ... = I_n-1 = I_n(2 ≤ j ≤ n) oder I₁ > I₂ > ... > I_j = I_j+1 = ... I_n-1 = I_n(2 ≤ j ≤ n). Zur Veranschaulichung: Schalter, die TDC-Stufen entsprechen und die näher am digitalen Signalausgang 301b der PDL 301 liegen, injizieren möglicherweise mehr Ladung als Schalter, die TDC-Stufen entsprechen und die weiter entfernt vom digitalen Signalausgang 301b der PDL 301 liegen. Dies kann zum Beispiel die Wirkung haben, dass eine Erhöhung der Signalverzögerung der PDL 301 (die zu einer Linksverschiebung des Eins-Null-Übergangs im digitalen Ausgangswort 105 der TDC 304 und somit zu einer Linksverschiebung des „offen” nach „geschlossen” Übergangs in der Schaltmatrix 106 führt) schneller ausgeglichen werden kann.
Wie in 14 gezeigt wird, kann der wenigstens eine zusätzliche Schalter 1455, der zum Steuern der Offset-Energieversorgung verwendet wird, auch als ein PMOS-Schalter umgesetzt werden, der zum Beispiel eine Länge L₀ und eine Breite W₀ aufweist.
In einer anderen Umsetzung (nicht dargestellt) werden einer oder mehrere (z. B. alle) PMOS-Schalter 1450_1, 1450_2, ..., 1450_n der Schaltungsanordnung 1400 möglicherweise durch NMOS-Schalter ersetzt. In diesem Fall werden die Bits (oder das Bit) des digitalen Ausgangsworts 105, das von dem/den entsprechenden Register(n) 1341 des TDC 304 bereitgestellt wird, möglicherweise invertiert, z. B. durch Verschaltung eines Inverterelements zwischen dem Ausgang des/der Register 1341 und dem Gate-Anschlusspunkt des/der entsprechenden NMOS-Schalter. Auch kann der PMOS-Schalter 1355 durch einen NMOS-Schalter in einer anderen Umsetzung ersetzt werden.
Zur Veranschaulichung zeigt 14 ein Beispiel einer Schaltungsanordnung, in der Ladungsinjektion zum gemeinsamen Energieversorgungsknoten 302 möglicherweise mittels PMOS-Schaltern gesteuert wird. In einer anderen Umsetzung wird Ladungsinjektion möglicherweise mittels geschalteter Stromspiegel gesteuert, wie in 15 gezeigt wird.
15 zeigt eine Schaltungsanordnung 1500 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1500 ist in gewissem Maße der in 14 gezeigten Schaltungsanordnung 1400 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 1500 unterscheidet sich von der Schaltungsanordnung 1400 darin, dass die PMOS-Schalter 1450_1, 1450_2, ..., 1450_n der Schaltungsanordnung 1400 in der Schaltungsanordnung 1500 durch geschaltete Stromquellen 1550_1, 1550_2, ..., 1550_n ersetzt werden. Jede geschaltete Stromquelle 1550_k (k = 1, 2, ..., n) enthält möglicherweise eine Reihenschaltung eines PMOS-Schalters (ähnlich dem PMOS-Schalter 1450_k in 14) und einer Stromquelle und stellt einen Strom I_k wie gezeigt bereit.
Zur Veranschaulichung: In der Schaltungsanordnung 1500 werden möglicherweise mehrere geschaltete Stromquellen 1550_1, 1550_2, ..., 1550_n zur geschalteten Ladungsinjektion über den gemeinsamen Energieversorgungsknoten 302 verwendet. Sieben geschaltete Stromquellen 1550_1, 1550_2, ..., 1550_n (d. h. n = 7) werden als Beispiel in 15 gezeigt. Allerdings kann die Anzahl n der geschalteten Stromquellen von Sieben verschieden sein. Im Allgemeinen kann n größer oder gleich Eins sein, d. h. n ≥ 1.
Ähnlich wie in 14 ist das digitale Schaltmatrix-Steuersignal 105 (digitales Ausgangswort), das von den Registern 1341 des TDC 304 bereitgestellt wird, möglicherweise mit Gate-Anschlusspunkten der PMOS-Schalter der geschalteten Stromquellen 1550_1, 1550_2, ..., 1550_n wie gezeigt verschaltet.
Die Ströme I_k, die von den geschalteten Stromquellen 1550_1, 1550_2, ..., 1550_n bereitgestellt werden, können für alle geschalteten Stromquellen 1550_1, 1550_2, 1550_n die gleichen sein (d. h. I₁ = I₂ = I₃ = ... = I_n). Mit anderen Worten: Die Ladungsmenge, die von den einzelnen geschalteten Stromquellen 1550_1, 1550_2, ..., 1550_n injiziert wird, kann für alle Stromquellen die gleiche sein.
Alternativ kann wenigstens eine der geschalteten Stromquellen 1550_1, 15502, ..., 1550_n einen Strom bereitstellen, der eine andere Amplitude aufweist. Ähnlich wie zum Beispiel oben in Verbindung mit den PMOS-Schaltern 1450_1, 1450_2, ..., 1450_n in der Schaltungsanordnung 1400 in 14 beschrieben, sind die geschalteten Stromquellen 1550_1, 1550_2, ..., 1550_n der Schaltungsanordnung 1500 in 15 möglicherweise so konfiguriert, dass die Ladungsmenge (d. h. der Strom I_k), die von den Stromquellen 1550_1, 1550_2, ..., 1550_n injiziert wird, sich von Stromquelle zu Stromquelle monoton verringert bzw. streng monoton verringert. Zum Beispiel kann Folgendes gelten: I₁ ≥ I₂ ≥ I₂ ≥ I₃ ≥ ... ≥ I_n-1 ≥ I_n (monotone Verringerung) oder I₁ > I₂ > I₃ > ... > I_n-1 > I_n (streng monotone Verringerung) oder I₁ ≥ I₂ ≥ ... ≥ I_j = I_j+1 = ... = I_n-1 = I_n (2 ≤ j ≤ n) oder I₁ > I₂ > ... > I_j = I_j+1 = ... I_n-1 = I_n (2 ≤ j ≤ n).
Wie in 15 gezeigt wird, kann der zusätzliche PMOS-Schalter 1455 der Schaltungsanordnung 1400, der zur Offset-Energiesteuerung verwendet wird, auch durch eine geschaltete Stromquelle 1555 ersetzt werden, die durch eine Reihenschaltung eines mit dem Offset-Steuersignal „Offset_EN” verschalteten PMOS-Schalters (der ähnlich wie der PMOS-Schalter 1455 in 14 sein kann) mit einer Stromquelle umgesetzt wird, wobei die geschaltete Stromquelle 1555 einen Strom I₀ bereitstellt.
In einer anderen Umsetzung (nicht dargestellt) werden einer oder mehrere (z. B. alle) PMOS-Schalter der geschalteten Stromquellen 1550_1, 1550_2, ..., 1550_n der Schaltungsanordnung 1500 möglicherweise durch NMOS-Schalter ersetzt. In diesem Fall werden die Bits (oder das Bit) des digitalen Ausgangsworts 105, das von dem/den entsprechenden Register(n) 1341 des TDC 304 bereitgestellt wird, möglicherweise invertiert, z. B. durch Verschaltung eines Inverterelements zwischen dem Ausgang des/der Register 1341 und dem Gate-Anschlusspunkt des/der entsprechenden NMOS-Schalter. Auch kann der PMOS-Schalter der geschalteten Stromquelle 1555 in einer anderen Umsetzung durch einen NMOS-Schalter ersetzt werden.
Zur Veranschaulichung zeigt 15 ein Beispiel einer Schaltungsanordnung, in der die Ladungsinjektion zum gemeinsamen Energieversorgungsknoten 302 möglicherweise mittels geschalteter Stromquellen gesteuert wird. In einer anderen Umsetzung wird die Ladungsinjektion möglicherweise mittels geschalteter Stromspiegel gesteuert, wie in 16 gezeigt wird.
16 zeigt eine Schaltungsanordnung 1600 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1600 ist in gewissem Maße der in 14 gezeigten Schaltungsanordnung 1400 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 1600 unterscheidet sich von der Schaltungsanordnung 1400 darin, dass die PMOS-Schalter 1450_1, 1450_2, ..., 1450_n der Schaltungsanordnung 1400 in der Schaltungsanordnung 1600 durch geschaltete Stromspiegel 1650_1, 1650_2, ..., 1650_n ersetzt werden. Jeder geschaltete Stromspiegel 1650_k (k = 1, 2, ..., n) enthält möglicherweise eine Reihenschaltung eines PMOS-Schalters (ähnlich dem PMOS-Schalter 1450_k in 14) und einen ersten PMOS-Stromspiegel-Transistor, der wie gezeigt eine Länge L_k und eine Breite W_k aufweist. Ein gemeinsamer zweiter PMOS-Stromspiegel-Transistor 1660 ist möglicherweise zwischen der ersten oberen Versorgungsspannung VDD und einer Vorspannung V_Bias verschaltet, und ein Gate-Anschlusspunkt des zweiten PMOS-Stromspiegel-Transistors 1660 ist möglicherweise mit der Vorspannung V_Bias und weiter mit den Gate-Anschlusspunkten der ersten PMOS-Stromspiegel-Transistoren aller geschalteten Stromspiegel 1650_1, 1650_2, ..., 1650_n verschaltet, wie gezeigt wird.
Zur Veranschaulichung: In der Schaltungsanordnung 1600 werden möglicherweise mehrere geschaltete Stromspiegel 1650_1, 1650_2, ..., 1650_n zur geschalteten Ladungsinjektion über den gemeinsamen Energieversorgungsknoten 302 verwendet. Sieben geschaltete Stromspiegel 1650_1, 1650_2, ..., 1650_n (d. h. n = 7) werden als Beispiel in 16 gezeigt. Allerdings kann die Anzahl n der geschalteten Stromspiegel von Sieben verschieden sein. Im Allgemeinen kann n größer oder gleich Eins sein, d. h. n ≥ 1.
Ähnlich wie in 14 und 15 ist das digitale Schaltmatrix-Steuersignal 105 (digitales Ausgangswort), das von den Registern 1341 des TDC 304 bereitgestellt wird, möglicherweise mit Gate-Anschlusspunkten der PMOS-Schalter der geschalteten Stromspiegel 1650_1, 1650_2, ..., 1650_n wie gezeigt verschaltet.
Der Strom I_k, der von einem einzelnen geschalteten Stromspiegel 1650 bereitgestellt wird, kann durch die Länge L_k und/oder die Breite W_k des jeweiligen ersten Stromspiegel-Transistors bestimmt werden.
Die Ströme, die von den geschalteten Stromspiegeln 1650_1, 1650_2, ..., 1650_n bereitgestellt werden, können für alle geschalteten Stromspiegel 1650_1, 1650_2, 1650_n die gleichen sein. Mit anderen Worten: Die Ladungsmenge, die von den einzelnen geschalteten Stromspiegeln 1650_1, 1650_2, ..., 1650_n injiziert wird, kann für alle Stromspiegel die gleiche sein.
Alternativ kann wenigstens einer der geschalteten Stromspiegel 1650_1, 1650_2, ..., 1650_n einen Strom bereitstellen, der eine andere Amplitude aufweist. Ähnlich wie zum Beispiel oben in Verbindung mit den PMOS-Schaltern 1450_1, 14502, ..., 1450_n in der Schaltungsanordnung 1400 in 14 beschrieben, sind die Längen L_k und/oder die Breiten W_k der ersten Stromspiegel-Transistoren der geschalteten Stromspiegel 1650_1, 1650_2, ..., 1650_n in der Schaltungsanordnung 1600 in 16 möglicherweise so konfiguriert, dass die Ladungsmenge (d. h. der Strom I_k), die von den Stromspiegeln 1650_1, 1650_2, ..., 1650_n injiziert wird, sich von Stromquelle zu Stromquelle monoton verringert bzw. streng monoton verringert. Zum Beispiel kann Folgendes gelten: I₁ ≥ I₂ ≥ I₃ ≥ ... ≥ I_n-1 ≥ I_n (monotone Verringerung) oder I₁ > I₂ > I₃ > ... > I_n-1 > I_n (streng monotone Verringerung) oder I₁ ≥ I₂ ≥ ... ≥ I_j = I_j+1 = ... = I_n-1 = I_n (2 ≤ j ≤ n) oder I₁ > I₂ > ... > I_j = I_j+1 = ... I_n-1 = I_n (2 ≤ j ≤ n).
Wie in 16 gezeigt wird, kann der PMOS-Schalter 1455 der Schaltungsanordnung 1400, der zur Offset-Energiesteuerung verwendet wird, auch durch einen geschalteten Stromspiegel 1655 ersetzt werden, der durch eine Reihenschaltung eines mit dem Offset-Steuersignal „Offset EN” verschalteten PMOS-Schalters (der dem PMOS-Schalter 1455 in 14 ähnlich sein kann) mit einem ersten Stromspiegel-Transistor umgesetzt wird, der zum Beispiel eine Länge L₀ und eine Breite Wo aufweist, wie gezeigt wird.
In einer anderen Umsetzung (nicht dargestellt) werden einer oder mehrere (z. B. alle) der geschalteten PMOS-Stromspiegel 1650_1, 1650_2, ..., 1650_n der Schaltungsanordnung 1600 möglicherweise durch geschaltete NMOS-Stromspiegel ersetzt. In diesem Fall werden die Bits (oder das Bit) des digitalen Ausgangsworts 105, das von dem/den entsprechenden Register(n) 1341 des TDC 304 bereitgestellt wird, möglicherweise invertiert, z. B. durch Verschaltung eines Inverterelements zwischen dem Ausgang des/der Register 1341 und dem Gate-Anschlusspunkt des/der entsprechenden NMOS-Schalter. Auch kann in einer anderen Umsetzung der PMOS-Stromspiegel 1655 durch einen NMOS-Stromspiegel ersetzt werden.
Zur Veranschaulichung zeigt 16 ein Beispiel einer Schaltungsanordnung, in der Ladungsinjektion zum gemeinsamen Energieversorgungsknoten 302 möglicherweise mittels geschalteter Stromspiegel gesteuert wird.
17 zeigt eine Schaltungsanordnung 1700 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1700 ist in gewissem Maße der in 14 gezeigten Schaltungsanordnung 1400 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 1700 unterscheidet sich von der Schaltungsanordnung 1400 darin, dass die Schaltmatrix 106 in der Schaltungsanordnung 1700 einen ersten Teil 106a aufweist, der n PMOS-Schalter 1450_1, 1450_2, ..., 1450_n enthält, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a verschaltet sind (im gezeigten Beispiel ist n = 7, allerdings kann n von Sieben verschieden sein; im Allgemeinen kann n größer oder gleich Eins sein, d. h. n ≥ 1), und einen zweiten Teil 106b, der m NMOS-Schalter 1750_1, 1750_2, ..., 1750_m enthält, die zwischen einem zweiten gemeinsamen Energieversorgungsknoten 302' und der zweiten Energieversorgung 307b verschaltet sind (wobei im gezeigten Beispiel m = 7, allerdings kann m von Sieben verschieden sein; im Allgemeinen kann m größer oder gleich Eins sein, d. h. m ≥ 1; obwohl die gleiche Anzahl PMOS- und NMOS-Schalter als ein Beispiel gezeigt werden (d. h. n = m), muss die Anzahl der NMOS-Schalter nicht gleich der Anzahl der PMOS-Schalter sein). Ein Spannungspegel am zweiten gemeinsamen Energieversorgungsknoten 302' kann als VSSvir bezeichnet werden und kann, wie hierin oben beschrieben, einer virtuellen oder effektiven unteren Versorgungsspannung entsprechen. Zur Veranschaulichung: Die Elemente oder Schaltungen, die sich in der Kern-Spannungsdomäne 610 befinden, sind möglicherweise zwischen der virtuellen oberen Versorgungsspannung VDDvir am (ersten) gemeinsamen Energieversorgungsknoten 302 und der virtuellen unteren Versorgungsspannung VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet. Mit anderen Worten: Alle Schaltungen innerhalb der Spannungsdomäne 610 können wie gezeigt mit VDDvir und VSSvir verbunden sein.
Der erste Teil 106a der Schaltmatrix 106 ist möglicherweise auf die gleiche oder eine ähnliche Art und Weise konfiguriert wie die Schaltmatrix 106 in der Schaltungsanordnung 1400, die in 14 gezeigt wird.
Die zweite Energieversorgung 307b stellt möglicherweise mehrere untere Versorgungsspannungen VSS bereit, und jeder NMOS-Schalter 1750_k (k = 1, 2, ..., m) ist möglicherweise zwischen dem zweiten gemeinsamen Energieversorgungsknoten 302' und einer jeweiligen der mehreren unteren Versorgungsspannung VSS verschaltet, wie gezeigt wird.
Sowohl die PMOS-Schalter 1450_1, 1450_2, ..., 1450_n des ersten Teils 106a der Schaltmatrix 106 als auch die NMOS-Schalter 1750_1, 1750_2, ..., 1750_m des zweiten Teils 106b der Schaltmatrix 106 werden möglicherweise vom digitalen Schaltmatrix-Steuersignal 105 gesteuert, das vom TDC 304 bereitgestellt wird, wie gezeigt wird. Insbesondere ist der Ausgang des Abtastregisters 1341 der k-ten Stufe 1340_k (k = 1, 2, 3, ...) des TDC 304 möglicherweise mit dem Steueranschlusspunkt (Gate-Anschlusspunkt) des k-ten PMOS-Schalters 1450_k und (über ein jeweiliges Inverterelement 1756) mit dem Steueranschlusspunkt (Gate-Anschlusspunkt) des k-ten NMOS-Schalters 1750_k verschaltet, wie gezeigt wird. Somit werden der k-te PMOS-Schalter 1450_k des ersten Teils 106a der Schaltmatrix 106 und der k-te NMOS-Schalter 1750_k des zweiten Teils 106b der Schaltmatrix 106 möglicherweise zur gleichen Zeit geöffnet oder geschlossen.
In einem Umsetzungsbeispiel enthält die Schaltmatrix 106 oder der zweite Teil 106b der Schaltmatrix 106 weiterhin möglicherweise wenigstens einen zusätzlichen Schalter 1755 (z. B. einen NMOS-Schalter, der z. B. wie gezeigt die Länge L₀ und die Breite W₀ aufweist), der zwischen dem zweiten gemeinsamen Energieversorgungsknoten 302' und einer vierten Energieversorgung 307d verschaltet ist. Die vierte Energieversorgung 307d stellt möglicherweise wie gezeigt eine zweite untere Versorgungsspannung VSSmain bereit. Der wenigstens eine zusätzliche Schalter 1755 kann zum Beispiel dazu konfiguriert sein, eine Offset-Energieversorgung für den zweiten gemeinsamen Energieversorgungsknoten 302' einzustellen oder zu steuern. Zu diesem Zweck wird möglicherweise ein Offset-Steuersignal „Offset_EN” an einem Steueranschlusspunkt (z. B. Gate-Anschlusspunkt) des wenigstens einen zusätzlichen Schalters 1755 wie gezeigt angelegt.
Die zweite untere Versorgungsspannung VSSmain kann dieselbe Spannung wie die (erste) untere Versorgungsspannung VSS sein, oder sie kann eine andere Spannung sein. Zum Beispiel kann die (erste) untere Versorgungsspannung VSS gleich oder größer als die zweite untere Versorgungsspannung VSSmain sein.
Zur Veranschaulichung zeigt 17 ein Beispiel einer Schaltungsanordnung, in der PMOS- und NMOS-Schalter möglicherweise zum Steuern der Energieversorgung über erste und zweite gemeinsame Energieversorgungsknoten 302, 302' durch Anpassung von VDDvir- und VSSvir-Potentialen über Einstellen von Schaltern verwendet werden. Somit kann Leistungsregelung z. B. des Schaltungskerns 611 erreicht werden.
Es sei angemerkt, dass, gemäß alternativen Umsetzungen, einer oder mehrere der in 17 gezeigten PMOS-Schalter durch NMOS-Schalter ersetzt werden können und/oder dass einer oder mehrere der in 17 gezeigten NMOS-Schalter durch PMOS-Schalter ersetzt werden können. Weiterhin ist es möglich, z. B. geschaltete Stromquellen oder geschaltete Stromspiegel anstelle von MOS-Schaltern zu verwenden, zum Beispiel in einer ähnlichen Art und Weise, wie oben in Verbindung mit 15 und 16 beschrieben wurde.
18 zeigt eine Schaltungsanordnung 1800 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1800 ist in gewissem Maße der in 14 gezeigten Schaltungsanordnung 1400 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 1800 unterscheidet sich von der Schaltungsanordnung 1400 darin, dass die Schaltmatrix 106 in der Schaltungsanordnung 1800 mehrere Schalter enthält, z. B. n Schalter, wobei erste bis k-te Schalter 1850_1, ..., 1850_k der Schaltmatrix 106 (entsprechend ersten bis k-ten Stufen 1340_1, 1340_2, ..., 1340_k des TDC 304) zwischen dem gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a, die die oberen Versorgungsspannungen VDD bereitstellt, verschaltet sind, und wobei (k + 1)-te bis n-te Schalter 1850_k + 1, ..., 1850_n der Schaltmatrix 106 (entsprechend (k + 1)-ten bis n-ten Stufen 1340_k + 1, 1340_k + 2, ..., 1340_n des TDC 304) zwischen dem gemeinsamen Energieversorgungsknoten 302 und der zweiten Energieversorgung 307b, die die untere Versorgungsspannungen VSS bereitstellt, verschaltet sind. Mit anderen Worten: Die ersten k Schalter der n Schalter sind möglicherweise zwischen VDD und VDDvir verschaltet, wohingegen die verbleibenden n-k Schalter zwischen VDDvir und VSS verschaltet sein können.
Der erste bis k-te Schalter der Schaltmatrix 106 können zum Beispiel als PMOS-Schalter konfiguriert sein, und der (k + 1)-te bis n-te Schalter können zum Beispiel als NMOS-Schalter konfiguriert sein. In dem in 18 gezeigten Beispiel sind erste bis dritte Schalter 1850_1, 1850_2, 1850_3 der Schaltmatrix 106 (entsprechend ersten bis dritten Stufen 1340_1, 1340_2, 1340_3 des TDC 304) zwischen dem gemeinsamen Energieversorgungsknoten 302 verschaltet und sind als PMOS-Schalter konfiguriert, und vierte bis siebte Schalter 18504, 1850_5, 1850_6, 1850_7 der Schaltmatrix 106 (entsprechend vierten bis siebten Stufen 1340_4, 1340_5, 1340_6, 1340_7 des TDC 304) sind zwischen dem gemeinsamen Energieversorgungsknoten 302 und der zweiten Energieversorgung 307b verschaltet und als NMOS-Schalter konfiguriert, wie gezeigt wird, d. h. im Beispiel ist n = 7 und k = 3. Wie ohne Weiteres zu verstehen ist, können n und k verschieden sein. Zum Beispiel kann n eine ganze Zahl, größer Eins, sein (d. h. n ≥ 2), und k kann eine positive ganze Zahl, kleiner als n, sein (d. h. 1 ≤ k < n).
Die Anzahl k der Schalter, die zwischen dem gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a (d. h. zwischen VDDvir und VDD) verschaltet sind, entspricht möglicherweise der Anzahl der „1” in einem digitalen Ausgangswort 305, das der Signalverzögerung der PDL 301 unter Nenn-Betriebsbedingungen entspricht, z. B. wenn der Spannungspegel VDDvir am gemeinsamen Energieversorgungsknoten 302 einen Nennwert „VDDvir, nom” hat. Entsprechend entspricht die Anzahl n-k der Schalter, die zwischen dem gemeinsamen Energieversorgungsknoten 302 und der zweiten Energieversorgung 307b (d. h. zwischen VDDvir und VSS) verschaltet sind, möglicherweise der Anzahl der „0” im digitalen Ausgangswort 305, das der Signalverzögerung der PDL 301 unter Nenn-Betriebsbedingungen entspricht. Zum Beispiel kann in dem in 18 gezeigten Beispiel das digitale Ausgangswort 105, das der Signalverzögerung der PDL 301 unter Nenn-Betriebsbedingungen entspricht (z. B. wenn VDDvir einen Nennwert „VDDvir, nom” aufweist), den Wert „1110000” haben, und entsprechend sind der erste bis dritte Schalter 1850_1, 1850_2, 1850_3 möglicherweise zwischen VDDvir und VDD verschaltet, während der vierte bis siebte Schalter 1850_4, 1850_5, 1850_6, 1850_7 möglicherweise zwischen VDDvir und VSS verschaltet sind.
Zur Veranschaulichung: In der Schaltungsanordnung 1800 wird das Steuern der Energieversorgung über den gemeinsamen Energieversorgungsknoten 302 und somit Leistungsregelung z. B. des Schaltungskerns 611 möglicherweise durch Ladungsinjektion (unter Verwendung der PMOS-Schalter 1850_1, 1850_2, 1850_3) und Shunt-Regelung (unter Verwendung der NMOS-Schalter 1850_4, 1850_5, 1850_6, 1850_7) erreicht.
Zum Beispiel wird sich die führende „1” im digitalen Ausgangswort 105 nach links bewegen, wenn sich die Verzögerung der PDL 301 erhöht. Somit kann zusätzliche Ladung durch einen oder mehrere PMOS-Schalter 1850_1, 1850_2, 1850_3, die VDDvir mit VDD verbinden, injiziert werden. Dies kann zu einer Erhöhung der Energieversorgung der Kern-Spannungsdomäne 610 führen, und die PDL-Verzögerung verringert sich, als eine Konsequenz, möglicherweise wieder.
Wenn sich zum Beispiel die führende „1” im digitalen Ausgangswort „1110000” um eine Stelle nach links bewegt (d. h. Übergang von „1110000” → „1100000”), dann wird sich der PMOS-Schalter 1850_3 schließen und VDD mit VDDvir verbinden, was somit zu zusätzlicher Ladungsinjektion führt. Wenn sich die führende „1” im digitalen Ausgangswort „1110000” um zwei Stellen nach links bewegt (d. h. Übergang von „1110000” → „1000000”), dann werden sich die PMOS-Schalter 1850_3 und 1850_2 schließen und VDD mit VDDvir verbinden, was somit zu noch mehr zusätzlicher Ladungsinjektion führt, usw.
Wenn sich auf der anderen Seite die Verzögerung der PDL 301 verringert, z. B. im Fall eines Spannungsüberschusses, wird sich die führende „1” im digitalen Ausgangswort 105 nach rechts verschieben. Somit kann Ladung von VDDvir durch einen oder mehrere NMOS-Schalter 1850_4, 1850_5, 1850_6, 1850_7 abfließen, die VDDvir mit VSS verbinden. Dies kann zu einer Verringerung der Energieversorgung der Kern-Spannungsdomäne 610 führen, und die PDL-Verzögerung erhöht sich, als eine Konsequenz, möglicherweise wieder.
Wenn sich zum Beispiel die führende „1” im digitalen Ausgangswort „1110000” um eine Stelle nach rechts bewegt (d. h. Übergang von „1110000” → „1111000”), dann wird sich der NMOS-Schalter 1850_4 schließen und VDDvir mit VSS verbinden, was somit zu Ladungsabfluss von VDDvir nach VSS führt. Wenn sich die führende „1” im digitalen Ausgangswort „1110000” um zwei Stellen nach rechts bewegt (d. h. Übergang von „1110000” → „1111100”), dann werden sich die NMOS-Schalter 1850_4 und 1850_5 schließen und VDDvir mit VSS verbinden, was somit zu noch mehr Ladungsabfluss von VDDvir nach VSS führt usw.
Zur Veranschaulichung: Die Schaltmatrix 106 der Schaltungsanordnung 1800 enthält möglicherweise einen ersten Teil 106a, der erste bis k-te Schalter umfasst, die zwischen dem gemeinsamen Energieversorgungsknoten 302 und den oberen Versorgungsspannungen VDD verschaltet sind, und einen zweiten Teil 106b, der (k + 1)-te bis n-te Schalter umfasst, die zwischen dem gemeinsamen Energieversorgungsknoten 302 und unteren Versorgungsspannungen VSS verschaltet sind. Die ersten bis k-ten Schalter können zur Erhöhung von Ladungsinjektion in den gemeinsamen Energieversorgungsknoten 302 dienen, während die (k + 1)-ten bis n-ten Schalter zum Abfluss von Ladung aus dem gemeinsamen Energieversorgungsknoten 302 dienen können.
Der erste bis k-te Schalter können zum Beispiel als PMOS-Schalter konfiguriert sein, und der (k + 1)-te bis n-te Schalter können zum Beispiel als NMOS-Schalter konfiguriert sein. Allerdings wird ohne Weiteres verstanden werden, dass einer oder mehrere der PMOS-Schalter als NMOS-Schalter konfiguriert sein können und/oder einer oder mehrere der NMOS-Schalter als PMOS-Schalter konfiguriert sein können. In diesem Fall ist zum Beispiel möglicherweise ein Inverter zwischen den Steueranschlusspunkt des jeweiligen Schalters und dem entsprechenden Abtastregister 1341 des TDC 304 verschaltet. Weiterhin ist es auch möglich, geschaltete Stromquellen oder geschaltete Stromspiegel zu verwenden, wie hier oben beschrieben wird.
19 zeigt eine Schaltungsanordnung 1900 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 1900 ist in gewissem Maße der in 17 gezeigten Schaltungsanordnung 1700 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 1900 unterscheidet sich von der Schaltungsanordnung 1700 darin, dass erste bis k-te PMOS-Schalter 1450_1, 1450_2, ..., 1450_k der n PMOS-Schalter 1450_1, 1450_2, ..., 1450_n des ersten Teils 106a der Schaltmatrix 106 zwischen der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und der ersten unteren Versorgungsspannung VDD (bereitgestellt von der ersten Energieversorgung 307a) verschaltet sind (im gezeigten Beispiel ist k = 5 und n = 7; allerdings kann im Allgemeinen n eine ganze Zahl größer Eins sein, und k kann eine ganze Zahl größer oder gleich Eins und kleiner als n sein, d. h. n > 1 und 1 ≤ k < n), wohingegen (k + 1)-te bis n-te PMOS-Schalter 1450_k + 1, 1450_k + 2, ..., 1450_n der n PMOS-Schalter 1450_1, 1450_2, ..., 1450_n des ersten Teils 106a der Schaltmatrix 106 zwischen der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und der ersten unteren Versorgungsspannung VSS (bereitgestellt von der zweiten Energieversorgung 302b) verschaltet sind.
Die Schaltungsanordnung 1900 unterscheidet sich von der Schaltungsanordnung 1700 weiterhin darin, dass erste bis i-te NMOS-Schalter 1750_1, 1750_2, ..., 1750_i der m NMOS-Schalter 1750_1, 1750_2, ..., 1750_m des zweiten Teils 106b der Schaltmatrix 106 zwischen der virtuellen unteren Versorgungsspannung VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' und der ersten unteren Versorgungsspannung VSS (bereitgestellt von der zweiten Energieversorgung 307b) verschaltet sind (im gezeigten Beispiel ist i = 5 und m = 7; allerdings kann im Allgemeinen m eine ganze Zahl größer Eins sein, und i kann eine ganze Zahl größer oder gleich Eins und kleiner als m sein, d. h. m > 1 und 1 ≤ i < m; weiterhin kann m gleich oder verschieden von n sein, und i kann gleich oder verschieden von k sein), wohingegen (i + 1)-te bis m-te NMOS-Schalter 1750_i + 1, 1750_i + 2, ..., 1750_m zwischen der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und der ersten unteren Versorgungsspannung VSS (bereitgestellt von der zweiten Energieversorgung 302b) verschaltet sind.
Zur Veranschaulichung zeigt 19 ein Beispiel einer Schaltungsanordnung, in der PMOS- und NMOS-Schalter möglicherweise zur Leistungsregelung mit der Fähigkeit zur Ladungsinjektion und Shunt-Regelung verwendet werden.
20 zeigt eine Schaltungsanordnung 2000 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 2000 ist in gewissem Maße der in 19 gezeigten Schaltungsanordnung 1900 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 2000 unterscheidet sich von der Schaltungsanordnung 1900 darin, dass die (i+1)-ten bis m-ten NMOS-Schalter 1750_i + 1, 1750_i + 2, ..., 1750_m des zweiten Teils 106b der Schaltmatrix 106 (d. h. im gezeigten Beispiel der sechste NMOS-Schalter 1750_6 und der siebte NMOS-Schalter 1750_7) zwischen der virtuellen unteren Versorgungsspannung VSSvir am zweiten gemeinsamen Energieversorgungsknoten 302' und der ersten oberen Versorgungsspannung VDD (bereitgestellt von der erste Energieversorgung 307a) verschaltet sind.
Zur Veranschaulichung: Die Schaltungsanordnung 2000 in 20 bildet ein anderes Beispiel einer Schaltungsanordnung ab, in der PMOS- und NMOS-Schalter möglicherweise zur Leistungsregelung mit der Fähigkeit zur Ladungsinjektion und Shunt-Regelung verwendet werden.
In der Schaltungsanordnung 2000 verbindet möglicherweise jeder der PMOS-Schalter 1450_1, 1450_2, ..., 1450_5 des ersten Teils 106a der Schaltmatrix 106 VDD mit VDDvir (angezeigt durch Bereich „A” in 20). Somit kann Ladungsinjektion von VDD zum ersten gemeinsamen Energieversorgungsknoten 302 gesteuert werden, und VDDvir kann davon abhängig erhöht oder verringert werden, wie viele der PMOS-Schalter 1450_1, 1450_2, ..., 1450_5 offen oder geschlossen sind. Weil die Signalverzögerung der PDL 301 möglicherweise von der Spannungsdifferenz ΔV = VDDvir – VSSvir abhängig ist (d. h. eine Erhöhung von ΔV verringert möglicherweise die Signalverzögerung, und eine Verringerung von ΔV erhöht möglicherweise die Signalverzögerung), kann eine Erhöhung von VDDvir die Signalverzögerung der PDL 301 verringern, und eine Verringerung von VDDvir kann die Signalverzögerung der PDL 301 erhöhen.
Weiterhin verbindet möglicherweise jeder der NMOS-Schalter 1750_1, 1750_2, ..., 1750_5 des zweiten Teils 106b der Schaltmatrix 106 VSS mit VSSvir (angezeigt durch Bereich „B” in 20). Somit kann Ladungsabfluss vom zweiten gemeinsamen Energieversorgungsknoten 302' nach VSS gesteuert werden, und VSSvir kann davon abhängig verringert oder erhöht werden, wie viele der NMOS-Schalter 1750_1, 1750_2, ..., 1750_5 offen oder geschlossen sind. Weil die Signalverzögerung der PDL 301 möglicherweise von ΔV = VDDvir – VSSvir abhängig ist, kann eine Verringerung von VSSvir die Signalverzögerung der PDL 301 verringern, und eine Erhöhung von VSSvir kann die Signalverzögerung der PDL 301 erhöhen.
Weiterhin verbindet möglicherweise jeder der PMOS-Schalter 1450_6 und 1450_7 des ersten Teils 106a der Schaltmatrix 106 VDDvir mit VSS (angezeigt durch Bereich „C” in 20). Somit kann Ladungsabfluss vom ersten gemeinsamen Energieversorgungsknoten 302 nach VSS gesteuert werden, und VDDvir kann davon abhängig verringert oder erhöht werden, wie viele der PMOS-Schalter 1450_6, 1450_7 offen oder geschlossen sind. Weil die Signalverzögerung der PDL 301 möglicherweise von ΔV = VDDvir – VSSvir abhängig ist, kann eine Verringerung von VDDvir die Signalverzögerung der PDL 301 erhöhen, und eine Erhöhung von VDDvir kann die Signalverzögerung der PDL 301 verringern.
Weiterhin verbindet möglicherweise jeder der NMOS-Schalter 1750_6 und 1750_7 des zweiten Teils 106b der Schaltmatrix 106 VDD mit VSSvir (angezeigt durch Bereich „D” in 20). Somit kann Ladungsinjektion von VDD zum zweiten gemeinsamen Energieversorgungsknoten 302' gesteuert werden, und VSSvir kann davon abhängig erhöht oder verringert werden, wie viele der NMOS-Schalter 1750_6 und 1750_7 offen oder geschlossen sind. Weil die Signalverzögerung der PDL 301 möglicherweise von ΔV = VDDvir – VSSvir abhängig ist, kann eine Erhöhung von VSSvir die Signalverzögerung der PDL 301 erhöhen, und eine Verringerung von VSSvir kann die Signalverzögerung der PDL 301 verringern.
Wie ohne Weiteres verstanden werden wird, kann die Anzahl der Schalter der einzelnen Bereiche „A”, „B”, „C” und „D” sich von der in 20 gezeigten unterscheiden. Weiterhin können PMOS-Schalter durch NMOS-Schalter ersetzt werden und umgekehrt, wie hier oben beschrieben wurde. Weiterhin ist es möglich, andere Schaltertypen als MOS-Schalter zu verwenden, zum Beispiel geschaltete Stromquellen oder geschaltete Stromspiegel oder anderes. Weiterhin ist es möglich, dass nur drei der Bereiche „A”, „B”, „C” oder „D” vorhanden sind. Weiterhin ist es möglich, dass nur zwei der Bereiche „A”, „B”, „C” oder „D” vorhanden sind, zum Beispiel die Bereiche „A” und „C” oder die Bereiche „A” und „D” oder die Bereiche „B” und „C” oder die Bereiche „B” und „D.”
21 zeigt eine Schaltungsanordnung 2100 gemäß einem anderen Aspekt dieser Offenbarung. Die Schaltungsanordnung 2100 kann Leistungsmessung und -regelung mit Zeit-Interleaving ermöglichen, wie unten beschrieben wird.
Die Schaltungsanordnung 2100 ist in gewissem Maße der in 14 gezeigten Schaltungsanordnung 1400 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 2100 unterscheidet sich von der Schaltungsanordnung 1400 darin, dass die Schaltungsanordnung 2100 eine zusätzliche Verzögerungsleitung enthält, in diesem Beispiel eine zusätzlich programmierbare Verzögerungsleitung (PDL) 2101 und einen zusätzlichen Time-to-Digital-Converter (TDC) 2104, der mit der zusätzlichen PDL 2101 verschaltet ist. Die zusätzliche PDL 2101 und der zusätzliche TDC 2104 befinden sich möglicherweise in der gemeinsamen Spannungsdomäne 610, die durch die virtuelle obere Versorgungsspannung VDDvir am gemeinsamen Energieversorgungsknoten 302 und die untere Versorgungsspannung VSS, die von der zweiten Energieversorgung 307b bereitgestellt wird, definiert wird. Mit anderen Worten: Die zusätzliche PDL 2101 und der zusätzliche TDC 2104 können mit VDDvir und VSS verbunden sein.
Die zusätzliche PDL 2101 kann ähnlich oder identisch wie die PDL 301 konfiguriert sein. Insbesondere kann die zusätzliche PDL 2101 so konfiguriert sein, dass eine (Nenn-)Signalverzögerung der zusätzlichen PDL 2101 identisch mit einer (Nenn-)Signalverzögerung der PDL 301 ist. Zum Beispiel kann ein Signalausbreitungspfad in der zusätzlichen PDL 2101 so konfiguriert sein, dass seine (Nenn-)Signalverzögerung identisch mit der (Nenn-)Signalverzögerung des Signalausbreitungspfades in der PDL 301 ist. Zum Beispiel kann der Signalausbreitungspfad der zusätzlichen PDL 2101 identisch mit dem Signalausbreitungspfad der PDL 301 sein (zum Beispiel können die zusätzliche PDL 2101 und die PDL 301 die gleichen Verzögerungselemente aufweisen). Allerdings kann der Signalausbreitungspfad der zusätzlichen PDL 2101 sich auch vom Signalausbreitungspfad der PDL 301 unterscheiden, während die (Nenn-)Verzögerungszeiten der beiden PDL gleich sind.
Ein Signaleingang 301a der zusätzlichen PDL 2101 ist möglicherweise mit einem Signalausgang 1320c eines zusätzlichen Registers 2120 verschaltet. Ein Datensignal „D” ist möglicherweise mit einem zweiten Signaleingang 1320b (hierin auch als Datensignaleingang bezeichnet) des zusätzlichen Registers 2120 wie gezeigt verschaltet. Das Datensignal „D”, das mit dem Datensignaleingang 1320b des zusätzlichen Registers 2120 verschaltet ist, kann zum Beispiel dasselbe sein wie das Datensignal „D”, das mit dem Datensignaleingang 1320b des Registers 1320 verschaltet ist. Weiterhin ist das Taktsignal CLK möglicherweise mit einem ersten Signaleingang 1320a (hierin auch als Taktsignaleingang bezeichnet) des zusätzlichen Registers 2120 über ein Inverterelement 2156 wie gezeigt verschaltet. Somit wird das Taktsignal CLK dem zusätzlichen Register 2120 möglicherweise mit einer Phasenverschiebung von 180° bereitgestellt.
Eine Verzögerung der zusätzlichen programmierbaren Verzögerungsleitung (PDL) 2101 wird möglicherweise vom zusätzlichen Time-to-Digital-Converter (TDC) 2104 gemessen und kann in ein zusätzliches digitales Schaltmatrix-Steuersignal 2105 umgewandelt werden, das möglicherweise verwendet wird, um mehrere zusätzliche Schalter 2150_1, 2150_2, ..., 2150_m der Schaltmatrix 106 zu steuern, wie unten beschrieben wird.
Der zusätzliche TDC 2104 enthält mehrere in Reihe geschaltete Stufen 1340_1, 1340_2, ..., 1340_m, wobei jede Stufe 1340_1, 1340_2, ..., 1340_m ein Abtastregister 1341 und ein Puffergatter 1342 enthält, ähnlich wie der TDC 304. Sieben Stufen 1340_1, 1340_2, ..., 1340_7 (d. h. m = 7) werden als Beispiel gezeigt. Allerdings kann die Stufenanzahl m von Sieben verschieden sein. Im Allgemeinen kann m gleich oder größer Eins sein, d. h. m ≥ 1. Weiterhin kann die Stufenanzahl des zusätzlichen TDC 2104 gleich oder verschieden von der Stufenanzahl des TDC 304 sein, d. h. m = n oder m ≠ n. Ein erster Signaleingang 1341a (auch als Taktsignaleingang bezeichnet) des Abtastregisters 1341 jeder Stufe 1340_k (k = 1, 2, ..., m) kann mit dem Taktsignal CLK wie gezeigt verschaltet sein. Ein zweiter Signaleingang 1341b (auch als Datensignaleingang bezeichnet) des Abtastregisters 1341 und ein Signaleingang 1342a des Puffergatters 1342 jeder Stufe 1340_k (k = 1, 2, ..., m) sind möglicherweise mit einem Ausgang 1342b des Puffergatters 1342 der vorigen Stufe 1340_k – 1, bzw. im Fall der ersten Stufe 1340_1 mit einem Signalausgang 301b der zusätzlichen PDL 2101, wie gezeigt verschaltet.
Die Abtastregister 1341 der Stufen 1340_1, 1340_2, ..., 1340_m des zusätzlichen TDC 2104 sind mit der Schaltmatrix 106, die mehrere zusätzliche Schalter 2150_1, 2150_2, ..., 2150_m enthält, verschaltet (z. B. direkt verschaltet). Im Besonderen ist ein Signalausgang 1341c eines Abtastregisters 1341 jeder Stufe 1340_k des zusätzlichen TDC 2104 möglicherweise mit einem Steueranschlusspunkt eines jeweiligen zusätzlichen Schalters 2150_k der mehreren zusätzlichen Schalter 2150_1, 2150_2, ..., 2150_m verbunden. Zum Beispiel ist ein Ausgang 1341c des Registers 1341 der ersten Stufe 1340_1 des zusätzlichen TDC 2104 möglicherweise mit einem Steueranschlusspunkt eines ersten zusätzlichen Schalters 2150_1 der Schaltmatrix 106 verschaltet, ein Ausgang 1341c des Registers 1341 der zweiten Stufe 1340_2 des zusätzlichen TDC 2104 ist möglicherweise mit einem Steueranschlusspunkt eines zweiten zusätzlichen Schalters 21502 der Schaltmatrix 106 verschaltet usw. ..., ein Ausgang 1341c des Registers 1341 der m-ten Stufe 1340_m des zusätzlichen TDC 2104 ist möglicherweise mit einem Steueranschlusspunkt eines m-ten zusätzlichen Schalters 2150_m der Schaltmatrix 106 verschaltet usw. ..., wie gezeigt wird.
Die zusätzlichen Schalter 2150_1, 2150_2, ..., 2150_m können zum Beispiel als Transistoren umgesetzt sein, z. B. als PMOS-Transistoren (wie gezeigt). Alternativ können einer oder mehrere der zusätzlichen Schalter 2150_1, 2150_2, ..., 2150_m anders umgesetzt sein.
Der zusätzliche TDC 2104 stellt möglicherweise ein zusätzliches digitales Schaltmatrix-Steuersignal (digitales Ausgangswort) 2105 bereit, das einen Unärcode aufweist (z. B. eine Anzahl von digitalen „1”, auf die eine Anzahl von digitalen „0” folgt), in einer ähnlichen Art und Weise wie der TDC 304. Die Anzahl der offenen und geschlossenen Schalter der zusätzlichen Schalter 2150_1, 2150_2, ..., 2150_m in der Schaltmatrix 106 entspricht der Anzahl von Einsen und Nullen im zusätzlichen digitalen Ausgangswort 2105. Zum Beispiel stellt in dem in 21 gezeigten Beispiel der zusätzliche TDC 2104 als zusätzliches digitales Ausgangswort 2105 die Sequenz „1111000...” für die Schaltmatrix 106 bereit (d. h. das erste bis vierte Bit des zusätzlichen Ausgangsworts 2105 sind „1”, während die verbleibenden Bits „0” sind), und demgemäß können der erste bis vierte zusätzliche Schalter 2150_1, 2150_2, 2150_3, 2150_4 der Schaltmatrix 106 geöffnet werden, während die verbleibenden zusätzlichen Schalter 2150_5, ..., 2150_m der Schaltmatrix 106 mittels des zusätzlichen digitalen Ausgangsworts 2105 geschlossen werden.
Wenn sich die Verzögerung der zusätzlichen PDL 2101 erhöht, erhöht sich die Anzahl der Nullen in den Abtastregistern 1341 des zusätzlichen TDC 2104, was zu einer höheren Anzahl von zusätzlichen Schaltern in der Schaltmatrix 106 führt, die VDD mit VDDvir verbinden. Zur Veranschaulichung: Der Eins-Null-Übergang im zusätzlichen digitalen Ausgangswort 2105 wird sich nach links verschieben, und die Anzahl der geschlossenen Schalter der zusätzlichen Schalter 2150_1, 2150_2, ..., 2150_m in der Schaltmatrix 106 wird sich demgemäß erhöhen. Deswegen wird die Menge der injizierten Ladung von VDD zu VDDvir möglicherweise erhöht, was das Fließen eines höheren Stroms von VDD nach VDDvir ermöglicht. Somit erhöht sich VDDvir möglicherweise leicht.
Wenn sich die Verzögerung der zusätzlichen PDL 2101 verringert, verringert sich die Anzahl der Nullen in den Abtastregistern 1341 des zusätzlichen TDC 2104, was zu einer geringeren Anzahl von zusätzlichen Schaltern 2150_1, 2150_2, ..., 2150_m fährt, die VDD mit VDDvir verbinden. Zur Veranschaulichung: Der Eins-Null-Übergang im zusätzlichen digitalen Ausgangswort 2105 wird sich nach rechts verschieben, und die Anzahl der offenen Schalter der zusätzlichen Schalter 2150_1, 2150_2, ..., 2150_m in der Schaltmatrix 106 wird sich demgemäß erhöhen. Deswegen wird die Menge der injizierten Ladung von VDD zu VDDvir möglicherweise verringert, wodurch sich der Strom verringert, der von VDD nach VDDvir fließt. Somit verringert sich VDDvir möglicherweise leicht.
Zur Veranschaulichung zeigt 21 ein Beispiel einer Schaltungsanordnung, die mittels Hinzufügen wenigstens einer zusätzlichen Messschaltung (d. h. Kombination einer Verzögerungsleitung mit einem TDC) Leistungsmessung und -regelung mit Zeit-Interleaving ermöglicht. In der Schaltungsanordnung 2100 in 21 wird nur eine zusätzliche Messschaltung hinzugefügt (Verzögerungsleitung + TDC), allerdings können ebenso auch zwei oder mehr zusätzliche Messschaltungen zugefügt werden.
Die Messung der zusätzlichen Verzögerungsleitung 2101 und des TDC 2104 beginnt leicht zeitversetzt um Δt mit 0 < Δt < T_CLK (wobei T_CLK der Taktzyklus ist), zum Beispiel Δt = T_CLK/n (wobei n die Anzahl der Messschaltungen ist), obwohl andere Werte ebenso möglich sind (es ist auch möglich, dass der Zeitversatz zwischen aufeinander folgenden Messungen von Messung zu Messung variiert, zum Beispiel kann sich ein Zeitversatz zwischen einer ersten Messung und einer darauf folgenden zweiten Messung von einem Zeitversatz zwischen der zweiten Messung und einer darauf folgenden dritten Messung unterscheiden). Somit wird möglicherweise bei einer zusätzlichen Messschaltung (wie in der Schaltungsanordnung 2100 in 21) die Schaltungsleistung zweimal pro Taktzyklus geregelt, bei zwei zusätzlichen Messschaltungen wird die Schaltungsleistung möglicherweise dreimal pro Taktzyklus geregelt, bei drei zusätzlichen Messschaltungen wird die Schaltungsleistung möglicherweise viermal pro Taktzyklus geregelt usw.
Der Zeitversatz Δt zwischen den Messungen der einzelnen Messschaltungen kann zum Beispiel unter Verwendung einer bestimmten Phasenverschiebung des Taktzyklus umgesetzt werden (z. B. 180° im Fall von zwei Messschaltungen, wie in 21 gezeigt wird, oder 360°/p im Fall von p Messschaltungen (p = 3, 4, 5, 6, ...), obwohl ebenso andere Werte möglich sein können). Alternativ kann der Zeitversatz Δt zum Beispiel unter Verwendung eines oder mehrerer Verzögerungselemente umgesetzt werden.
Zur Veranschaulichung: Mehrere Messschaltungen (die jede eine PDL und einen TDC enthalten) werden möglicherweise bereitgestellt, wobei jede Messschaltung eine Signalverzögerung der PDL der Messschaltung in ein entsprechendes digitales Schaltmatrix-Steuersignal umwandeln kann, um eine entsprechende Teilmatrix aus Schaltern der Schaltmatrix zu steuern, und wobei die digitalen Schaltmatrix-Steuersignale der einzelnen Messschaltungen um einen Zeitabstand Δt (0 < Δt < T_CLK) zeitversetzt sind, so dass die Teilmatrizen aus Schaltern aufeinander folgend gesteuert werden. Mittels der Messung mit Zeit-Interleaving unter Verwendung sub-taktzyklisch zeitversetzter Verzögerungsmessungen, wie oben beschrieben, kann die zeitliche Auflösung der Leistungsregelung verbessert werden.
22 zeigt eine Schaltungsanordnung 2200 gemäß einem anderen Aspekt dieser Offenbarung. Die Schaltungsanordnung 2200 ermöglicht den getrennten Ausgleich von globalen und lokalen Schwankungen im Umfeld, indem eine hierarchische Schaltungstopologie verwendet wird, wie unten beschrieben wird.
Die Schaltungsanordnung 2200 ist in gewissem Maße der in 14 gezeigten Schaltungsanordnung 1400 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 2200 unterscheidet sich von der Schaltungsanordnung 1400 darin, dass die Schaltungsanordnung 2200 eine zusätzliche Verzögerungsleitung enthält, in diesem Beispiel eine zusätzlich programmierbare Verzögerungsleitung (PDL) 2201, und einen zusätzlichen Time-to-Digital-Converter (TDC) 2204, der mit der zusätzlichen PDL 2201 verschaltet ist. Die zusätzliche PDL 2201 und der zusätzliche TDC 2204 befinden sich möglicherweise in einer gemeinsamen Spannungsdomäne 2210, die durch die von der dritten Energieversorgung 307c bereitgestellte obere Versorgungsspannung VDDmain und die untere Versorgungsspannung VSS definiert wird, die von der zweiten Energieversorgung 307b bereitgestellt wird. Mit anderen Worten: Die zusätzliche PDL 2201 und der zusätzliche TDC 2204 können mit VDDmain und VSS verbunden sein. Zur Veranschaulichung: Die Schaltungsanordnung 2200 weist möglicherweise zwei gemeinsame Spannungsdomänen auf, d. h. die (erste) gemeinsame Spannungsdomäne 610, die durch VDDvir und VSS definiert wird, in der möglicherweise die PDL 301, der TDC 304 (in 22 „TDC1” genannt) und der Schaltungskern 611 liegen, und eine (zweite) gemeinsame Spannungsdomäne 2210, die durch VDDmain und VSS definiert wird, in der möglicherweise die zusätzliche PDL 2201 und der zusätzliche TDC 2204 (in 22 „TDC2” genannt) liegen.
Die zusätzliche PDL 2201 kann ähnlich oder identisch wie die PDL 301 konfiguriert sein. Insbesondere kann die zusätzliche PDL 2201 so konfiguriert sein, dass eine (Nenn-)Signalverzögerung der zusätzlichen PDL 2201 die gleiche oder im Wesentlichen die gleiche wie eine (Nenn-)Signalverzögerung der PDL 301 ist. Zum Beispiel kann ein Signalausbreitungspfad in der zusätzlichen PDL 2201 so konfiguriert sein, dass seine (Nenn-)Signalverzögerung identisch mit der (Nenn-)Signalverzögerung des Signalausbreitungspfades in der PDL 301 ist. Zum Beispiel kann der Signalausbreitungspfad der zusätzlichen PDL 2201 identisch mit dem Signalausbreitungspfad der PDL 301 sein (zum Beisiel können die zusätzliche PDL 2201 und die PDL 301 die gleichen Verzögerungselemente aufweisen). Allerdings kann der Signalausbreitungspfad der zusätzlichen PDL 2201 sich auch vom Signalausbreitungspfad der PDL 301 unterscheiden, während die (Nenn-)-Verzögerungszeiten der beiden PDL die gleichen oder im Wesentlichen die gleichen sind. Weiterhin ist es auch möglich, dass die PDL 301 und 2201 unterschiedliche (Nenn-)-Verzögerungszeiten aufweisen.
Ein Signaleingang 301a der zusätzlichen PDL 2201 ist möglicherweise mit einem Signalausgang 1320c eines zusätzlichen Registers 2220 verschaltet. Das zusätzliche Register 2220 enthält weiterhin möglicherweise einen ersten Signaleingang 1320a (hier auch als Taktsignaleingang bezeichnet) und einen zweiten Signaleingang 1320b (hierin auch als Datensignaleingang bezeichnet).
In der Schaltungsanordnung 2200 ist ein erstes Taktsignal CLK1 möglicherweise mit dem Taktsignaleingang 1320a des Registers 1320 verschaltet, und ein zweites Taktsignal CLK2 ist möglicherweise mit dem Taktsignaleingang 1320a des zusätzlichen Registers 2220 verschaltet, und ein erstes Datensignal D1 ist möglicherweise mit dem Datensignaleingang 1320b des Registers 1320 verschaltet, und ein zweites Datensignal D2 ist möglicherweise mit dem Datensignaleingang 1320b des zusätzlichen Registers 2220 verschaltet, wie gezeigt wird.
Das erste Taktsignal CLK1 und das zweite Taktsignal CLK2 können zum Beispiel die gleiche Frequenz aufweisen, oder sie können dasselbe Signal sein. Alternativ können die Taktsignale CLK1, CLK2 unterschiedliche Signale sein. Zum Beispiel können CLK1 und CKL2 unterschiedliche Frequenzen aufweisen.
Das erste Datensignal D1 und das zweite Datensignal D2 können dasselbe Signal sein. Alternativ können die Datensignale D1, D2 unterschiedlich sein.
Eine Verzögerung der zusätzlichen programmierbaren Verzögerungsleitung (PDL) 2201 wird möglicherweise vom zusätzlichen Time-to-Digital-Converter (TDC) 2204 gemessen und kann in ein zusätzliches digitales Schaltmatrix-Steuersignal 2205 umgewandelt werden, das möglicherweise verwendet wird, um mehrere zusätzliche Schalter 2250_1, 2250_2, ..., 2250_m der Schaltmatrix 106 zu steuern, wie unten beschrieben wird.
Der zusätzliche TDC 2204 enthält mehrere in Reihe geschaltete Stufen 1340_1, 1340_2, ..., 1340_m, wobei jede Stufe 1340_1, 1340_2, ..., 1340_m ein Abtastregister 1341 und ein Puffergatter 1342 enthält, ähnlich wie der TDC 304. Sieben Stufen 1340_1, 1340_2, ..., 1340_7 (d. h. m = 7) werden als Beispiel gezeigt. Allerdings kann die Stufenanzahl m von Sieben verschieden sein. Im Allgemeinen kann m gleich oder größer Eins sein, d. h. m ≥ 1. Weiterhin kann die Stufenanzahl des zusätzlichen TDC 2204 gleich oder verschieden von der Stufenanzahl des TDC 304 sein, d. h. m = n oder m ≠ n. Ein erster Signaleingang 1341a (auch als Taktsignaleingang bezeichnet) des Abtastregisters 1341 jeder Stufe kann mit dem zweiten Taktsignal CLK2 wie gezeigt verschaltet sein. Ein zweiter Signaleingang 1341b (auch als Datensignaleingang bezeichnet) des Abtastregisters 1341 und ein Signaleingang 1342a des Puffergatters 1342 jeder Stufe 1340_k (k = 1, 2, ..., m) sind möglicherweise mit einem Signalausgang 1342b des Puffergatters 1342 der vorigen Stufe 1340_k – 1, bzw. im Fall der ersten Stufe 1340_1 mit einem Signalausgang 301b der zusätzlichen PDL 2201, wie gezeigt verschaltet.
Die Abtastregister 1341 der Stufen 1340_1, 1340_2, ..., 1340_m des zusätzlichen TDC 2204 sind mit der Schaltmatrix 106, die mehrere zusätzliche Schalter 2250_1, 2250_2, ..., 2250_m enthält, verschaltet (z. B. direkt verschaltet). Im Besonderen ist ein Signalausgang 1341c eines Abtastregisters 1341 jeder Stufe 1340_k des zusätzlichen TDC 2204 möglicherweise mit einem Steueranschlusspunkt eines jeweiligen zusätzlichen Schalters 2250_k der mehreren zusätzlichen Schalter 2250_1, 2250_2, ..., 2250_m verbunden. Zum Beispiel ist ein Signalausgang 1341c des Registers 1341 der ersten Stufe 1340_1 des zusätzlichen TDC 2204 möglicherweise mit einem Steueranschlusspunkt eines ersten zusätzlichen Schalters 2250_1 der Schaltmatrix 106 verschaltet, ein Signalausgang 1341c des Registers 1341 der zweiten Stufe 1340_2 des zusätzlichen TDC 2204 ist möglicherweise mit einem Steueranschlusspunkt eines zweiten zusätzlichen Schalters 2250_2 der Schaltmatrix 106 verschaltet usw. ..., und ein Ausgang 1341c des Registers 1341 der m-ten Stufe 1340_m des zusätzlichen TDC 2204 ist möglicherweise mit einem Steueranschlusspunkt eines m-ten Schalters 2250_m der Schaltmatrix 106 verschaltet ... usw., wie gezeigt wird.
Die zusätzlichen Schalter 2250_1, 2250_2, ..., 2250_m können zum Beispiel als Transistoren umgesetzt sein, z. B. als PMOS-Transistoren (wie gezeigt). Alternativ können einer oder mehrere der zusätzlichen Schalter 2250_1, 2250_2, ..., 2250_m anders umgesetzt werden.
Der zusätzliche TDC 2204 stellt möglicherweise ein zusätzliches digitales Schaltmatrix-Steuersignal (digitales Ausgangswort) 2205 bereit, das einen Unärcode aufweist (z. B. eine Anzahl von digitalen „1”, auf die eine Anzahl von digitalen „0” folgt), in einer ähnlichen Art und Weise wie der TDC 304. Die Anzahl der offenen und geschlossenen Schalter der zusätzlichen Schalter 2250_1, 2250_2, ..., 2250_m in der Schaltmatrix 106 entspricht der Anzahl von Einsen und Nullen im zusätzlichen digitalen Ausgangswort 2205. Zum Beispiel stellt in dem in 22 gezeigten Beispiel der zusätzliche TDC 2204 als zusätzliches digitales Ausgangswort 2205 die Sequenz „1111100...” für die Schaltmatrix 106 bereit (d. h. das erste bis fünfte Bit des zusätzlichen Ausgangsworts 2205 sind „1”, während die verbleibenden Bits „0” sind), und demgemäß können der erste bis fünfte zusätzliche Schalter 2250_1, 2250_2, 2250_3, 2250_4, 2250_5 der Schaltmatrix 106 geöffnet werden, während die verbleibenden zusätzlichen Schalter 2250_6, ..., 2250_m der Schaltmatrix 106 mittels des zusätzlichen digitalen Ausgangsworts 2205 geschlossen werden.
Wenn sich die Verzögerung der zusätzlichen PDL 2201 erhöht, erhöht sich die Anzahl der Nullen in den Abtastregistern 1341 des zusätzlichen TDC 2204, was zu einer höheren Anzahl von zusätzlichen Schaltern in der Schaltmatrix 106 führt, die VDD mit VDDvir verbinden. Zur Veranschaulichung: Der Eins-Null-Übergang im zusätzlichen digitalen Ausgangswort 2205 wird sich nach links verschieben, und die Anzahl der geschlossenen Schalter der zusätzlichen Schalter 2250_1, 2250_2, ..., 2250_m in der Schaltmatrix 106 wird sich demgemäß erhöhen. Deswegen wird die Menge der injizierten Ladung von VDD zu VDDvir möglicherweise erhöht, was das Fließen eines höheren Stroms von VDD nach VDDvir ermöglicht. Somit erhöht sich VDDvir möglicherweise leicht.
Wenn sich die Verzögerung der zusätzlichen PDL 2201 verringert, verringert sich die Anzahl der Nullen in den Abtastregistern 1341 des zusätzlichen TDC 2204, was zu einer geringeren Anzahl von zusätzlichen Schaltern 2250_1, 2250_2, ..., 2250_m führt, die VDD mit VDDvir verbinden. Zur Veranschaulichung: Der Eins-Null-Übergang im zusätzlichen digitalen Ausgangswort 2205 wird sich nach rechts verschieben, und die Anzahl der offenen Schalter der zusätzlichen Schalter 2250_1, 2250_2, ..., 2250_m in der Schaltmatrix 106 wird sich demgemäß erhöhen. Deswegen wird die Menge der injizierten Ladung von VDD zu VDDvir möglicherweise verringert, wodurch sich der Strom verringert, der von VDD nach VDDvir fließt. Somit verringert sich VDDvir möglicherweise leicht.
Veranschaulichend zeigt 22 eine Beispiel für eine Schaltungsanordnung, in der die Leistungsregelung in den unabhängigen Ausgleich von lokal bzw. global induzierten Verzögerungsschwankungen unterteilt ist.
Weil dynamische Verzögerungsänderungen von globalen Umfeldschwankungen (z. B. Spannungsregler) oder lokalen Umfeldschwankungen (z. B. Spannungsabfall aufgrund lokaler elektrischer Ladungsschwankungen) verursacht werden können, kann eine hierarchische Topologie durch unterteilte Messung den Ausgleich von lokalen und globalen Schwankungsquellen unterteilen. Zu diesem Zweck können wenigstens zwei Messschaltungen (in 22 angezeigt durch „global” und „lokal”) umgesetzt werden, von denen jede eine Verzögerungsleitung (z. B. PDL) und einen TDC enthält. Die eine („global”), die globale Schwankungen ausgleicht, ist mit VDDmain und VSS verbunden, die andere („lokal”) ist mit VDDvir und VSS verbunden. Zum Beispiel werden lokale Spannungsabfälle innerhalb der geschützten Spannungsdomäne (d. h. der durch VDDvir und VSS definierten Spannungsdomäne 610) jetzt ausschließlich durch die Schalter 1450_k (k = 1, 2, ..., n) ausgeglichen, die durch den TDC 304 geöffnet bzw. geschlossen werden, wohingegen die Schalter 2250_k (k = 1, 2, ..., m), die mit den Ausgängen des zusätzlichen TDC 2204 verbunden sind, ausschließlich im Fall von globalen Verzögerungsschwankungen geöffnet bzw. geschlossen werden.
Weil der Zeitmaßstab von globalen und lokalen Schwankungen unterschiedlich sein kann (zum Beispiel weisen globale Schwankungen möglicherweise eine geringere Frequenz als lokale Schwankungen auf), können sich auch die Anforderungen an die Mess- und Regellösung unterscheiden, z. B. können die Messschaltungen bei unterschiedlichen Taktfrequenzen betrieben werden (d. h. die Taktsignale CLK1 und CLK2 weisen möglicherweise unterschiedliche Frequenzen auf, wie oben beschrieben wird).
23 zeigt eine Schaltungsanordnung 2300 gemäß einem anderen Aspekt dieser Offenbarung. Die Schaltungsanordnung 2300 ist in gewissem Maße der in 22 gezeigten Schaltungsanordnung 2200 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Veranschaulichend zeigt 23 ein Anschauungsbeispiel einer Umsetzung eines hierarchischen Regelungskonzepts.
Block 2340 (bezeichnet als „global”) umfasst eine Messschaltung (die die PDL 2201 und den TDC 2204 enthält), die mit VDDmain und VSS verbunden ist und globale dynamische Verzögerungsschwankungen überwacht, die sowohl durch schwankende Betriebstemperaturen als auch durch Schwankungen in der von der PMU 620 verteilten, globalen Energieversorgung verursacht werden.
Die Blöcke 2350 und 2360 (jeder als „lokal” bezeichnet) enthalten Messschaltungen (die jeweils die PDL 301 und den TDC 304 (Block 2350) bzw. die PDL 2301 und den TDC 2304 (Block 2360) enthalten) und überwachen die lokale Energieversorgung der jeweiligen Teil-Schaltungen 611 und 2311, z. B. Mikroprozessor-Kerne in Mehrkern-Designs (Multi-/Many-Core). Jede lokal auftretende Verzögerungsschwankung wird möglicherweise von der lokalen Messschaltung abgetastet.
Sowohl die lokalen als auch die globalen Messschaltungen sind mit den Schaltmatrizen 106, 2306 verbunden und stellen digitale Schaltmatrix-Steuersignale (digitale Ausgangswörter) 105, 2205 und 2305 bereit, um den Ausgleich der Verzögerungsschwankungen zu ermöglichen, indem die von den Blöcken 2350 und 2360 wahrgenommene effektive Versorgungsspannung VDDvir angepasst wird.
Die Taktfrequenzen der Messschaltungen (d. h. die Frequenzen der in 23 gezeigten Taktsignale CLK1, CLK2, CLK3) können die gleichen sein, oder sie können unterschiedlich sein.
24 zeigt eine Schaltungsanordnung 2400 gemäß einem anderen Aspekt dieser Offenbarung.
Veranschaulichend zeigt 24 eine Layout-Ansicht einer möglichen Umsetzung des hierin beschriebenen Regelungskonzepts als ein Standardzellen CMOS-Logikblock. Zusätzlich zu einem gemeinsamen Leistungsschaltkonzept (umgesetzt durch verteilte P-FET-Leistungsschalter 1455) enthält die Schaltungsanordnung 2400 lokal verteilte Schaltmatrizen 106, die von unterschiedlichen oder, wie in 24 gezeigt, der gleichen Messschaltung (Sensorelement) 2444 gesteuert werden können. Die Messschaltung(en) 2444 enthalten möglicherweise eine PDL und einen mit der PDL verschalteten TDC und stellen möglicherweise ein digitales Schaltmatrix-Steuersignal 105 auf Basis der Signalausbreitungsverzögerung der PDL bereit. Eine zusätzliche Stromschiene 2460 für wenigstens eine zusätzliche Energieversorgung 307a (hier VDD) wird möglicherweise bereitgestellt und möglicherweise mit der Standard-Stromschiene 2461 für die Hauptenergieversorgung 307c (VDDmain) verbunden.
Im Fall erhöhter Ausbreitungsverzögerung in der PDL der Messschaltung 2444 steigt die Anzahl der geöffneten Schalter der Schaltmatrix 106 an, was zu einer Ladungsinjektion von VDD nach VDDmain führt. Die Schaltmatrizen 106 können zwischen Standard-Funktionszellen 2411 über den gesamten Chip verteilt werden. Die Standard-Funktionszellen 2411 befinden sich möglicherweise in derselben Spannungsdomäne wie die Messschaltung 2444 und können veranschaulichend Schaltungen abbilden, die auf konstanter Leistung gehalten werden sollen. Die Messschaltung 2444 ist mit VDDmain (über die P-FET-Leistungsschalter 1455) und mit VDD (über die Schalter der Schaltmatrizen 106) verbunden. Somit wird jede Ladungsinjektion von VDD möglicherweise sofort von der PDL und dem TDC der Messschaltung 2444 wahrgenommen, d. h. es kann eine unverzügliche Rückkopplung von der Ladungsinjektion zur Verzögerungsmessung innerhalb wenigstens eines Taktzyklus erfolgen, womit eine schnelle Anpassung der Schaltungsgeschwindigkeit gemäß den vorher gemessenen Verzögerungsänderungen ermöglicht wird.
25 zeigt eine Schaltungsanordnung 2500 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 2500 ist in gewissem Maße der in 3 gezeigten Schaltungsanordnung 300 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 2500 enthält eine Sensorschaltung 2544. Die Sensorschaltung 2544 kann einen Oszillator 2501 und eine mit dem Oszillator 2501 verschaltete Detektierschaltung 2504 enthalten.
Der Oszillator 2501 kann zum Beispiel als ein Ringoszillator konfiguriert sein.
Die Detektierschaltung 2504 kann zum Beispiel eine Frequenzbestimmungsschaltung enthalten oder eine sein.
Die Sensorschaltung 2544 enthält möglicherweise weiterhin einen Signaleingang 2544a, der mit dem Taktsignaleingang 308 der Schaltungsanordnung 2500 verschaltet sein kann.
Die Sensorschaltung 2544 enthält möglicherweise weiterhin einen Signalausgang 2544b. Ein digitales Schaltmatrix-Steuersignal 105 wird möglicherweise am Signalausgang 2544b der Sensorschaltung 2544 wie gezeigt bereitgestellt.
Die Sensorschaltung 2544 enthält möglicherweise weiterhin einen ersten Energieversorgungseingang 2544c, der mit dem ersten gemeinsamen Energieversorgungsknoten 302 verschaltet sein kann. Somit wird möglicherweise Energie über den ersten gemeinsamen Energieversorgungsknoten 302 an die Sensorschaltung 2544 geliefert, zum Beispiel an den Oszillator 2501 (z. B. einen Ringoszillator) und an die Detektierschaltung 2504 (z. B. eine Frequenzbestimmungsschaltung). Ein Spannungspegel am ersten gemeinsamen Energieversorgungsknoten 302 wird als VDDvir bezeichnet, wie in 25 gezeigt wird. Der Spannungspegel VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 kann veranschaulichend eine virtuelle obere Versorgungsspannung abbilden (hier auch als effektive obere Versorgungsspannung bezeichnet).
Die Sensorschaltung 2544 enthält möglicherweise weiterhin einen zweiten Energieversorgungseingang 2544d, der mit einer zweiten Energieversorgung 307b über einen zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet sein kann. Die zweite Energieversorgung 307b ist möglicherweise eine Versorgung mit geringerer Energie, die z. B. eine untere Versorgungsspannung VSS bereitstellt, wie in 25 gezeigt wird. Zur Veranschaulichung: Die Sensorschaltung 2544 ist möglicherweise zwischen einer virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und einer unteren Versorgungsspannung VSS am zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet.
Der Oszillator 2501 ist dazu konfiguriert, ein Signal bereitzustellen (in 25 angezeigt durch Pfeil 2503). Das Signal 2503 kann zum Beispiel an einem Signalausgang des Oszillators 2501 bereitgestellt werden.
Das vom Oszillator 2501 bereitgestellte Signal 2503 kann ein oszillierendes Signal sein. Eine Oszillationsfrequenz des Signals 2503 kann von der Energieversorgung über den ersten gemeinsamen Energieversorgungsknoten 302 abhängig sein. Zum Beispiel ist die Oszillationsfrequenz des Signals 2503 möglicherweise von der Spannungsdifferenz VDDvir-VSS abhängig. Mit anderen Worten: Die Oszillationsfrequenz wird möglicherweise von der Energieversorgung des Oszillators 2501 über den ersten gemeinsamen Energieversorgungsknoten 302 beeinflusst oder gesteuert. Gemäß einem Aspekt dieser Offenbarung kann zum Beispiel das Erhöhen des Spannungspegels VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder Erhöhen der Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) zu einer Erhöhung der Oszillationsfrequenz des Signals 2503 führen, wohingegen das Verringern des Spannungspegels VDDvir (oder das Verringern der Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) zu einer Verringerung der Oszillationsfrequenz des Signals 2503 führen kann.
Somit wird in dem Fall, dass die Oszillationsfrequenz des Signals 2503 des Oszillators 2501 von einem vorbestimmten Wert oder Nennwert abweicht, z. B. aufgrund von herstellungsbedingten Schwankungen bzw. von Schwankungen im Umfeld (Prozess, Spannung, Temperatur), der Spannungspegel VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder die Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) möglicherweise so gesteuert, dass die Oszillationsfrequenz des Oszillators 2501 zum vorbestimmten Wert zurückkehrt. Wenn sich zum Beispiel die Oszillationsfrequenz des Signals 2503 über den vorbestimmten Wert hinaus erhöht, dann kann der Spannungspegel VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder die Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) verringert werden, um die Oszillationsfrequenz wieder zu verringern. Wenn sich auf der anderen Seite die Oszillationsfrequenz des Signals 2503 des Oszillators 2501 unter den vorbestimmten Wert verringert, dann kann der Spannungspegel VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (oder die Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) erhöht werden, um die Oszillationsfrequenz wieder zu erhöhen.
Das Steuern des Spannungspegels VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 (bzw. der Ladungsinjektion über den ersten gemeinsamen Energieversorgungsknoten 302) wird möglicherweise mittels einer Schaltmatrix 106 erreicht, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und einer ersten Energieversorgung 307a verschaltet ist. Die erste Energieversorgung 307a kann eine obere Energieversorgung sein. Die erste Energieversorgung 307a kann zum Beispiel wie gezeigt wenigstens eine obere Versorgungsspannung VDD bereitstellen. Obwohl dies in 25 nicht gezeigt wird, stellt die erste Energieversorgung 307a möglicherweise mehrere obere Versorgungsspannungen VDD bereit, zum Beispiel n obere Versorgungsspannungen VDD, wobei jede der n oberen Versorgungsspannungen VDD mit einem jeweiligen der n Schalter der Schaltmatrix 106 verschaltet sein kann, ähnlich wie hierin oben in Verbindung mit anderen Schaltungsanordnungen beschrieben wurde.
Die Schaltungsanordnung 2500 enthält weiterhin die Detektierschaltung 2504, die mit dem Oszillator 2501 verschaltet ist. Die Detektierschaltung 2504 kann zum Beispiel als eine Frequenzbestimmungsschaltung konfiguriert sein. Die Detektierschaltung 2504 ist möglicherweise mit einem Signalausgang des Oszillators 2501 verschaltet.
Die Detektierschaltung 2504 ist möglicherweise dazu konfiguriert, das durch den Oszillator 2501 bereitgestellte Signal 2503 zu detektieren und ein digitales Schaltmatrix-Steuersignal 105 bereitzustellen, das von der Oszillationsfrequenz des Signals 2503 abhängig ist.
Zur Veranschaulichung: Die Detektierschaltung 2504 ist möglicherweise dazu konfiguriert, die Oszillationsfrequenz des oszillierenden Signals 2503 zu detektieren, das vom Oszillator 2501 bereitgestellt wird, und die gemessene Frequenz in das digitale Schaltmatrix-Steuersignal 105 zu übersetzen.
Das digitale Schaltmatrix-Steuersignal 105 kann als ein digitales Ausgangswort konfiguriert sein, das p Bits umfasst (wobei p eine positive ganze Zahl ist, d. h. p ≥ 1).
Die Schaltungsanordnung 2500 enthält weiterhin eine Schaltmatrix 106, die zwischen dem ersten gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 307a verschaltet ist.
Die Schaltmatrix 106 ist dazu konfiguriert, die Energieversorgung über den ersten gemeinsamen Energieversorgungsknoten 302 abhängig vom digitalen Schaltmatrix-Steuersignal 105 zu steuern. Wie gezeigt wird, ist zu diesem Zweck das digitale Schaltmatrix-Steuersignal 105 (digitales p-Bit Ausgangswort) möglicherweise mit wenigstens einem Steuersignal-Eingang 116 der Schaltmatrix 106 verschaltet.
Die p Bits des von der Detektierschaltung 2504 bereitgestellten digitalen Schaltmatrix-Steuersignals 105 können ein Binärcode-Abbild entsprechend der Oszillationsfrequenz des vom Oszillator 2501 bereitgestellten Signals 2503 sein. Mit anderen Worten: Es ist möglich, dass ein i-tes Bit (1 ≤ i ≤ p) der p Bits 2^i-1 Schalter der Schaltmatrix 106 steuert, wobei die von zwei unterschiedlichen Bits der p Bits gesteuerten Schalter ebenfalls unterschiedlich sind. Das heißt: Ein erstes Bit der p Bits des digitalen Schaltmatrix-Steuersignals 105 steuert möglicherweise 2⁰ = 1 Schalter der Schaltmatrix 106, ein zweites Bit der p Bits steuert möglicherweise 2¹ = 2 Schalter, die von dem vom ersten Bit gesteuerten Schalter verschieden sind, ein drittes Bit der p Bits steuert möglicherweise 2² = 4 Schalter, die von den vom ersten und zweiten Bit gesteuerten Schaltern verschieden sind, ein viertes Bit der p Bits steuert möglicherweise 2³ = 8 Schalter, die von den vom ersten bis dritten Bit gesteuerten Schaltern verschieden sind, usw. ..., und ein p-tes Bit der p Bits steuert möglicherweise 2^p·1 Schalter, die von den vom ersten bis (p – 1)-ten Bit gesteuerten Schaltern verschieden sind. Zu diesem Zweck können die einzelnen Bits des digitalen Schaltmatrix-Steuersignals 105 in jedem Fall mit einer jeweiligen Schalteranzahl der Schaltmatrix 106 verschaltet sein.
Es ist anzumerken, dass der Begriff „Binärcode-Abbild entsprechend der Oszillationsfrequenz” nicht als „Binärcode-Abbild der Oszillationsfrequenz” verstanden werden sollte. Mit anderen Worten: Die Bit-Sequenz des digitalen Schaltmatrix-Steuersignals 105 wird im Allgemeinen nicht den Binärcode des eigentlichen Wertes der Oszillationsfrequenz abbilden, sondern wird einen digitalen Wert auf der Basis des Wertes der Oszillationsfrequenz darstellen.
Alternativ kann es möglich sein, ein digitales Schaltmatrix-Steuersignal 105, das ein Binärcode-Abbild aufweist, in ein Steuersignal umzuwandeln, das ein Unärcode-Abbild aufweist (zum Beispiel unter Verwendung einer Schaltung, die Binär- in Unärcode umwandelt, wie in 26 gezeigt wird) und der Schaltmatrix 106 das Steuersignal bereitzustellen, das das Unärcode-Abbild aufweist. In diesem Fall werden die einzelnen Bits des Steuersignals mit dem Unärcode-Abbild möglicherweise mit den Schaltern der Schaltmatrix 106 in einer ähnlichen Art und Weise verschaltet, wie hierin oben in Verbindung mit verschiedenen Schaltungsanordnungen beschrieben.
Die Schaltungsanordnung 2500 enthält möglicherweise weiterhin eine Schaltung 311, die bei konstanter Leistung betrieben werden soll (z. B. einen Schaltungskern). Ein erster Energieversorgungseingang 311a der Schaltung 311 ist möglicherweise mit dem ersten gemeinsamen Energieversorgungsknoten 302 verschaltet, und ein zweiter Energieversorgungseingang 311b der Schaltung 311 ist möglicherweise mit der unteren Versorgungsspannung VSS über den zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet. Zur Veranschaulichung: Die Schaltung 311 ist möglicherweise zwischen der virtuellen oberen Versorgungsspannung VDDvir am ersten gemeinsamen Energieversorgungsknoten 302 und der unteren Versorgungsspannung VSS am zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet.
Die Schaltung 311 befindet sich möglicherweise in derselben Spannungsdomäne wie die Verzögerungsleitung 2544. Das heißt, die Schaltung 311 oder Elemente oder Strukturen der Schaltung 311 werden möglicherweise mit den gleichen Versorgungsspannungen wie die Sensorschaltung 2544 gespeist, d. h. mit der virtuellen oberen Versorgungsspannung VDDvir über den ersten gemeinsamen Energieversorgungsknoten 302 und der unteren Versorgungsspannung VSS über den zweiten gemeinsamen Energieversorgungsknoten 302', wie in 25 gezeigt wird.
Zur Veranschaulichung: Die Schaltungsanordnung 2500 unterscheidet sich von der Schaltungsanordnung 300 in 3 darin, dass die Verzögerungsleitung 301 und der Time-to-Digital-Converter (TDC) 304 der Schaltungsanordnung 300 in der Schaltungsanordnung 2500 durch die Sensorschaltung 2544 ersetzt worden sind, die den Oszillator 2501 (z. B. einen Ringoszillator) und die Detektierscchaltung 2504 (z. B. eine Frequenzbestimmungsschaltung) enthält. Anstelle der Messung einer Signalverzögerung einer Verzögerungsleitung, wie oben in Verbindung mit verschiedenen Schaltungsanordnungen beschrieben, wird in der Schaltungsanordnung 2500 in 25 möglicherweise eine Oszillationsfrequenz des Oszillators 2501 gemessen, und auf der Basis der gemessenen Oszillationsfrequenz wird möglicherweise das digitale Schaltmatrix-Steuersignal 105 für die Schaltmatrix 106 bereitgestellt, um die Energieversorgung über den gemeinsamen Energieversorgungsknoten 302 zu steuern. Somit kann eine Rückkopplungsschleife umgesetzt werden.
26 zeigt eine Schaltungsanordnung 2600 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 2600 ist in gewissem Maße der in 25 gezeigten Schaltungsanordnung 2500 ähnlich, und identische Referenzzeichen bezeichnen gleiche oder ähnliche Elemente wie dort und werden hier nicht erneut im Einzelnen beschrieben. Es wird Bezug auf die Beschreibung oben genommen.
Die Schaltungsanordnung 2600 unterscheidet sich von der Schaltungsanordnung 2500 darin, dass die Schaltungsanordnung 2600 zusätzlich einen Binär-Unär-Code-Wandler 2645 (hierin auch als B2T-Wandler oder kurz Wandler bezeichnet) enthält, der zwischen der Sensorschaltung 2544 und der Schaltmatrix 106 verschaltet ist. Der Wandler 2645 enthält möglicherweise einen Signaleingang 2645a, der mit einem Signalausgang 2544b der Sensorschaltung 2544 verschaltet sein kann, und einen Signalausgang 2645b, der mit dem wenigstens einen Steuersignaleingang 116 der Schaltmatrix 106 verschaltet sein kann. Der Wandler 2645 enthält möglicherweise weiterhin einen ersten Energieversorgungseingang 2645c, der mit dem ersten gemeinsamen Energieversorgungsknoten 302 verschaltet sein kann, und einen zweiten Energieversorgungseingang 2645d, der mit der zweiten Energieversorgung 307b über den zweiten gemeinsamen Energieversorgungsknoten 302' verschaltet sein kann.
Die Sensorschaltung 2544 kann in einer ähnlichen Art und Weise wie in der Schaltungsanordnung 2500 konfiguriert sein, und sie kann den Oszillator 2501 (z. B. einen Ringoszillator) und die Detektierschaltung 2504 (z. B. eine Frequenzbestimmungsschaltung) enthalten, die mit dem Oszillator 2501 verschaltet ist und die das vom Oszillator 2501 bereitgestellte Signal 2503 detektiert. Die Detektierschaltung 2504 stellt möglicherweise das digitale Schaltmatrix-Steuersignal 105 bereit, das von der gemessenen Oszillationsfrequenz des vom Oszillator 2501 bereitgestellten Signals 2503 abhängig ist.
In der Schaltungsanordnung 2600 kann das digitale Schaltmatrix-Steuersignal 105 ein digitales Ausgangswort sein, das p Bits umfasst (p ≥ 1), wobei die p Bits ein Binärcode-Abbild entsprechend der gemessenen Frequenz sein können. Der Binär-Unär-Code-Wandler 2645 detektiert möglicherweise das digitale Schaltmatrix-Steuersignal 105 (digitales p-Bit Ausgangswort) und wandelt das Signal 105 in ein n Bits umfassendes Steuersignal 2605 um (n ≥ 1), wobei die n Bits ein Unärcode-Abbild entsprechend dem Binärcode-Abbild des digitalen Schaltmatrix-Steuersignals 105 sein können. Das Steuersignal 2605, das den Unärcode aufweist, wird dann möglicherweise verwendet, um die Schalter der Schaltmatrix 106 zu steuern.
Zusätzlich zum Ersatz der Verzögerungsleitung und des TDC, wie in der Schaltungsanordnung 2500 in 25, enthält die Schaltungsanordnung 2600 somit einen Binär-Unär-Code-Wandler 2645, um das digitale p-Bit Ausgangswort 105 (das von der Detektierschaltung 2504 bereitgestellt wird und einen Binärcode aufweist) in das digitale n-Bit Steuersignal 2605 umzuwandeln, um die Schalter der Schaltmatrix 106 zu steuern.
Wie ohne Weiteres verstanden werden wird, kann ein ähnliches Ersetzen der Verzögerungsleitung und des TDC durch einen Oszillator (z. B. einen Ringoszillator) und eine Detektierschaltung (z. B. eine Frequenzbestimmungsschaltung), wie in 25 gezeigt, und das eventuelle Bereitstellen eines Binär-Unär-Code-Wandlers, wie in 26 gezeigt, in verschiedenen anderen, hierin beschriebenen Schaltungsanordnungen durchgeführt werden, zum Beispiel in den Schaltungsanordnungen, die in den 4, 5, 6A, 6B, 10 und 12 bis 24 gezeigt werden.
Weitere Beispiele für Schaltungsanordnungen, die durch das oben beschriebene Ersetzen erlangt werden können, werden in 27A und 27B gezeigt.
27A zeigt eine Schaltungsanordnung 2700 gemäß einem anderen Aspekt dieser Offenbarung. Die Schaltungsanordnung 2700 basiert auf der in 7B gezeigten Schaltungsanordnung 750, wobei die Verzögerungsleitung 301 und der TDC 304 durch einen ringoszillatorbasierten Sensor 2544 ersetzt werden, wie hierin oben beschrieben wurde. Der ringoszillatorbasierte Sensor 2544 enthält möglicherweise einen Ringoszillator, der ein oszillierendes Signal bereitstellt, und eine Detektierschaltung (z. B. eine Frequenzbestimmungsschaltung), die ein digitales Schaltmatrix-Steuersignal 105 bereitstellt, das von der Oszillationsfrequenz des Oszillaorsignals abhängig ist. Das digitale Schaltmatrix-Steuersignal 105 kann ein digitales p-Bit Ausgangswort sein und einen Binärcode aufweisen. Das digitale Schaltmatrix-Steuersignal 105 wird der Schaltmatrix 106 bereitgestellt, wobei zum Beispiel q Bits (1 ≤ q < p) der p Bits möglicherweise verwendet werden, um die Schalter des ersten Teils 106a der Schaltmatrix 106 zu steuern und die verbleibenden p – q Bits der p Bits möglicherweise verwendet werden, um die Schalter des zweiten Teils 106b der Schaltmatrix 106 zu steuern, wie gezeigt wird.
27B zeigt eine Schaltungsanordnung 2750 gemäß einem anderen Aspekt dieser Offenbarung.
Die Schaltungsanordnung 2750 basiert auf der in 27A gezeigten Schaltungsanordnung 2700, und enthält zusätzlich einen Binär-Unär-Code-Wandler (B2T) 2645, der zwischen dem ringoszillatorbasierten Sensor 2544 und der Schaltmatrix 106 verschaltet ist. Der Wandler 2645 ist möglicherweise dazu konfiguriert, das digitale p-Bit Schaltmatrix-Steuersignal 105, das von der Detektierschaltung des ringoszillatorbasierten Sensors 2544 bereitgestellt wird, in ein Steuersignal 2605 umzuwandeln, das n + m Bits sowie einen Unärcode aufweist. Das Steuersignal 2605, das den Unärcode aufweist, wird dann der Schaltmatrix 106 bereitgestellt, wobei zum Beispiel n Bits der n + m Bits möglicherweise verwendet werden, um die Schalter des ersten Teils 106a der Schaltmatrix 106 zu steuern und die verbleibenden m Bits der n + m Bits möglicherweise verwendet werden, um die Schalter des zweiten Teils 106b der Schaltmatrix 106 zu steuern, wie gezeigt wird.
28A und 28B zeigen Umsetzungsbeispiele eines ringoszillatorbasierten Sensors zur Verwendung in Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung.
28A ist eine schematische Ansicht 2800, die ein Umsetzungsbeispiel eines VDD-Sensors veranschaulicht, das auf Messung einer Ringoszillatorfrequenz basiert.
Der VDD-Sensor enthält einen Ringoszillator 2501. Der Ringoszillator 2501 enthält möglicherweise einen Signaleingang 2501a („EN”). Der Ringoszillator 2501 wird möglicherweise mittels eines Aktivierungssignals, das am Signaleingang 2501a bereitgestellt wird, aktiviert. Der Ringoszillator 2501 enthält möglicherweise weiterhin einen Signalausgang 2501b. Der Ringoszillator 2501 stellt möglicherweise ein oszillierendes Signal 2503 am Signalausgang 2501b bereit. Der Ringoszillator 2501 enthält möglicherweise weiterhin einen ersten Energieversorgungseingang 2501c, der mit der virtuellen oberen Versorgungsspannung VDDvir am gemeinsamen Energieversorgungsknoten 302 verschaltet sein kann. Der Ringoszillator 2501 enthält möglicherweise weiterhin einen zweiten Energieversorgungseingang 2501d, der mit der unteren Versorgungsspannung VSS verschaltet sein kann, die von der zweiten Energieversorgung 307b bereitgestellt wird.
Der VDD-Sensor enthält weiterhin möglicherweise einen ersten Zähler 2820 („Counter Oscillator (CO)”, Frequenzzähler), der mit dem Ringoszillator 2501 verschaltet ist. Der erste Zähler 2820 enthält möglicherweise einen ersten Signaleingang 2820a („EN”), der mit einem ersten Signaleingang 2835a des VDD-Sensors verschaltet sein kann. Der erste Zähler 2820 wird möglicherweise mittels eines Aktivierungssignals, das am ersten Signaleingang 2835a des VDD-Sensors bereitgestellt wird, aktiviert. Der erste Zähler 2820 enthält möglicherweise weiterhin einen zweiten Signaleingang 2820b („Ringoln”), der mit dem Signalausgang 2501b des Ringoszillators 2501 verschaltet sein kann. Der erste Zähler 2820 detektiert möglicherweise das oszillierende Signal 2503 des Ringoszillators 2501 unter Verwendung des zweiten Signaleingangs 2820b. Der erste Zähler 2820 enthält möglicherweise weiterhin einen dritten Signaleingang 2820c („Reset”), der mit einem dritten Signaleingang 2835c des VDD-Sensors verschaltet sein kann. Der erste Zähler 2820 enthält möglicherweise weiterhin einen Signalausgang 2820d, der mit der Schaltmatrix 106 verschaltet sein kann (nicht dargestellt, siehe z. B. 25), die zwischen dem gemeinsamen Energieversorgungsknoten 302 und der ersten Energieversorgung 302a, die die obere Versorgungsspannung VDD bereitstellt, verschaltet sein kann, wie hierin oben beschrieben wurde. Der erste Zähler 2820 stellt möglicherweise das digitale Schaltmatrix-Steuersignal 105 am Signalausgang 2820d bereit, um den/die Schalter der Schaltmatrix 106 zu steuern.
Der VDD-Sensor enthält möglicherweise weiterhin einen zweiten Zähler 2830 („Counter Time Reference (CTR)”, Referenzzeitzähler). Der zweite Zähler 2830 enthält möglicherweise einen ersten Signaleingang 2830a („EN”), der mit dem ersten Signaleingang 2835a des VDD-Sensors verschaltet sein kann. Der zweite Zähler 2830 enthält möglicherweise weiterhin einen zweiten Signaleingang 2830b („TimeRef”), der mit einem zweiten Signaleingang 2835b des VDD-Sensors verschaltet sein kann. Der zweite Zähler 2830 enthält möglicherweise weiterhin einen dritten Signaleingang 2830c („Reset”), der mit einem dritten Signaleingang 2835c des VDD-Sensors verschaltet sein kann. Der zweite Zähler 2830 enthält möglicherweise weiterhin einen Signalausgang 2830d („Overflow”, Überlauf). Ein Überlauf-Signal wird möglicherweise vom zweiten Zähler 2830 an seinem Signalausgang 2830d bereitgestellt.
Der VDD-Sensor enthält möglicherweise weiterhin ein XOR-Logikgatter 2840, dass zwischen dem zweiten Zähler 2830 und dem Ringoszillator 2501 verschaltet sein kann. Das XOR-Logikgatter 2840 enthält möglicherweise einen ersten Signaleingang 2840a, der mit dem ersten Signaleingang 2835a des VDD-Sensors verschaltet sein kann. Das XOR-Logikgatter 2840 enthält möglicherweise weiterhin einen zweiten Signaleingang 2840b, der mit dem Signalausgang 2830d („Overflow)” des zweiten Zählers 2830 verschaltet sein kann.
Der Ringoszillator 2501, der erste Zähler 2820 (Frequenzzähler, „Counter Oscillator (CO)”) und der zweite Zähler 2830 (Referenzzeitzähler, „Counter Time Reference (CTR)”) werden möglicherweise mittels eines Aktivierungssignals gestartet (aktiviert), das einen digitalen Wert „eins” aufweist (EN = „1”) und vom ersten Signaleingang 2835a des VDD-Sensors bereitgestellt wird.
Sobald der zweite Zähler 2830 (Referenzzeitzähler, „Counter Time Reference (CTR)”) gestartet wurde, zählt er möglicherweise eine feste Anzahl von Zyklen einer Referenzzeit „TimeRef”. Sobald der zweite Zähler 2830 überläuft, wird möglicherweise ein Überlauf-Signal, das einen digitalen Wert „eins” (Overflow = „1”) aufweist, am Signalausgang 2830d des zweite Zählers 2830 bereitgestellt, und somit kann am Signalausgang 2840c des XOR-Logikgatters 2840 ein Ausgangssignal, das einen digitalen Wert „null” aufweist, bereitgestellt werden, so dass der Ringoszillator 2501 gestoppt (deaktiviert) werden kann.
Der erste Zähler 2820 (Frequenzzähler, „Counter Oscillator (CO)”) zählt möglicherweise die Oszillationen des Ringoszillators 2501 während dieser festen Referenzzeit. Weil der Ringoszillator 2501 mit der Versorgungsspannung VDDvir betrieben wird, die z. B. aufgrund von Energieversorgungsschwankungen im Energieversorgungsnetz schwanken kann, kann auch der Zählerstand nach jeder Messung gemäß den Leistungsschwankungen im Energieversorgungsnetz schwanken. Mit anderen Worten: Die Anzahl der Oszillationen des Ringoszillators während der festen Referenzzeit kann von der Energieversorgung des Ringoszillators 2501 abhängig sein. Zum Beispiel kann sich die Anzahl der Oszillationen des Ringoszillators während der festen Referenzzeit (d. h. die Oszillatorfrequenz) mit einem VDDvir-Anstieg erhöhen, und sie kann sich mit einer Verringerung von VDDvir verringern.
Der erste Zähler 2820 und der zweite Zähler 2830 können für eine nächste Messung zurückgesetzt werden, indem ein Rücksetz-Signal am dritten Signaleingang 2835c des VDD-Sensors bereitgestellt wird.
28B ist eine schematische Ansicht 2850, die ein anderes Umsetzungsbeispiel eines VDD-Sensors zeigt, das auf Messung einer Ringoszillatorfrequenz basiert.
Der VDD-Sensor in 28B ist dem VDD-Sensor in 28A ähnlich und enthält zusätzlich einen Binär-Unär-Code-Wandler 2645, der zwischen dem ersten Zähler 2820 und der Schaltmatrix 106 verschaltet ist. Der Wandler 2645 enthält möglicherweise einen Signaleingang 2645a, der mit dem Signalausgang 2820d des ersten Zählers 2820 verschaltet sein kann, um das vom ersten Zähler 2820 bereitgestellte digitale Schaltmatrix-Steuersignal 105 zu empfangen. Der Wandler 2645 enthält möglicherweise weiterhin einen Signalausgang 2645b, der mit der Schaltmatrix 106 verschaltet sein kann. Der Wandler 2645 kann das digitale Schaltmatrix-Steuersignal 105 des ersten Zählers 2820, das einen Binärcode aufweisen kann, in ein Steuersignal 2605 umzuwandeln, das einen Unärcode aufweist, und er kann das Steuersignal 2605 am Signalausgang 2645b bereitstellen, um die Schalter der Schaltmatrix 106 zu steuern.
29 zeigt ein Verfahren 2900 zum Betrieb einer Schaltungsanordnung gemäß einem anderen Aspekt dieser Offenbarung.
In 2902 stellt ein Oszillator, der mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist, ein Signal bereit, wobei eine Oszillationsfrequenz des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist. Der Oszillator kann zum Beispiel gemäß einem oder mehrerer Aspekte dieser Offenbarung konfiguriert sein, zum Beispiel als ein Ringoszillator.
In 2904 stellt eine Detektierschaltung, die mit dem Oszillator verschaltet ist, ein digitales Schaltmatrix-Steuersignal bereit, das von der Oszillationsfrequenz des vom Oszillator bereitgestellten Signals abhängig ist. Die Detektierschaltung kann zum Beispiel gemäß einem oder mehrerer Aspekte dieser Offenbarung konfiguriert sein, zum Beispiel als eine Frequenzbestimmungsschaltung.
In 2906 steuert eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung (oder Energieversorgungsquelle) verschaltet ist, zum Beispiel die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig vom digitalen Schaltmatrix-Steuersignal. Die Schaltmatrix kann zum Beispiel gemäß einem oder mehreren Aspekten dieser Offenbarung konfiguriert sein.
Im Folgenden werden verschiedene Aspekte und mögliche Wirkungen hierin beschriebener Schaltungsanordnungen und Verfahren erörtert.
Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung können es ermöglichen, die Leistung einer Funktionsschaltung, wie zum Beispiel eines Schaltungskerns, konstant oder im Wesentlichen konstant zu halten. Die Leistung solcher Funktionsschaltungen kann von Prozess-, Spannungs- und Temperatur-Schwankungen abhängen, d. h. von Schwankungen z. B. der Temperatur, der Versorgungsspannung, aufgrund der Herstellung, der Alterung usw. Schwankungen einer oder mehrerer der vorher genannten Größen oder Parameter können zu einer Abweichung der Schaltungsleistung von der Schaltungsnennleistung führen.
Um solche Prozess-, Spannungs- und Temperatur-Schwankungen auszugleichen und die Nennleistung der Funktionsschaltung aufrecht zu erhalten, können Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung eine elektronische Komponente enthalten (zum Beispiel eine Verzögerungsleitung (z. B. eine programmierbare Verzögerungsleitung) oder einen Oszillator (z. B. einen Ringoszillator)), die ein Signal bereitstellen (z. B. ein Ausgangssignal der Verzögerungsleitung oder ein Ausgangssignal des Oszillators), wobei sich das zeitliche Verhalten des Signals ändert, wenn Prozess-, Spannungs-, Temperatur-Schwankungen auftreten (z. B. eine Signalverzögerung des Ausgangssignals der Verzögerungsleitung ändert sich, oder eine Oszillationsfrequenz des Oszillatorausgangssignals ändert sich beim Auftreten von Prozess-, Spannungs- und Temperatur-Schwankungen).
Die elektronische Komponente und die Funktionsschaltung befinden sich möglicherweise in einer gemeinsamen Spannungsdomäne (z. B. Kern-Spannungsdomäne), und die Energieversorgung dieser Spannungsdomäne wird möglicherweise mit einer Rückkopplungsschleife auf Basis des von der elektronischen Komponente bereitgestellten Signals gesteuert. Die Rückkopplungsschleife enthält möglicherweise eine Detektierschaltung, die mit der elektronischen Komponente verschaltet sein kann und die ein digitales Schaltmatrix-Steuersignal für eine Schaltmatrix bereitstellen kann, das auf dem zeitlichen Verhalten des Signals der elektronischen Komponente basiert (z. B. ein TDC, der ein digitales Ausgangswort gemäß der Signalverzögerung der Verzögerungsleitung bereitstellt; oder eine Frequenzbestimmungsschaltung, die ein digitales Ausgangswort gemäß der Oszillationsfrequenz des Oszillators bereitstellt).
Die Schaltmatrix enthält möglicherweise wenigstens einen Schalter, der zwischen der Spannungsdomäne (z. B. der Kern-Spannungsdomäne), in dem die elektronische Komponente und die Funktionsschaltung liegen, und wenigstens einer Energieversorgung (z. B. einer oberen Versorgungsspannung VDD und/oder einer unteren Versorgungsspannung VSS) verschaltet ist. Das digitale Schaltmatrix-Steuersignal bestimmt möglicherweise den Schaltzustand des/der Schalter der Schaltmatrix (d. h. offen oder geschlossen), mit anderen Worten, die Anzahl der offenen und geschlossenen Schalter, so dass die Energieversorgung der gemeinsamen Spannungsdomäne gesteuert werden kann.
Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung können sowohl global als auch lokal auf Umfeldschwankungen reagieren. Somit kann ein verteiltes Sense-and-React-System (Abtasten und Reagieren) bereitgestellt werden.
Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung können die Fähigkeit aufweisen, sehr schnell auf einen unvorhersehbaren Anstieg des Betriebsstroms zu reagieren, wie er zum Beispiel durch die Interruptverarbeitung eines Systems verursacht werden kann.
Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung können Geschwindigkeitsspannen reduzieren und/oder Verzögerungsschwankungen ausgleichen.
Schaltungsanordnungen gemäß verschiedenen Aspekten dieser Offenbarung können eine nahezu „unverzügliche” Reaktion auf Verzögerungsschwankungen bereitstellen.
Eine Schaltungsanordnung gemäß verschiedenen Aspekten dieser Offenbarung kann Folgendes enthalten: eine elektronische Komponente, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, ein Signal bereitzustellen, wobei eine zeitliche Schwankung des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist; eine Detektierschaltung, die mit der elektronischen Komponente verschaltet ist, wobei die Detektierschaltung dazu konfiguriert ist, das von der elektronischen Komponente bereitgestellte Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das von der zeitlichen Schwankung des Signals abhängig ist; und eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig vom digitalen Schaltmatrix-Steuersignal zu steuern.
Gemäß einem Aspekt dieser Offenbarung enthält oder ist die wenigstens eine Energieversorgung möglicherweise eine obere Energieversorgung (die z. B. eine obere Versorgungsspannung bereitstellt) und/oder eine untere Versorgung (die z. B. eine untere Versorgungsspannung bereitstellt).
Gemäß einem anderen Aspekt dieser Offenbarung ist die Detektierschaltung möglicherweise mit dem wenigstens einen gemeinsamen Energieversorgungsknoten verschaltet.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltmatrix möglicherweise wenigstens einen Schalter oder mehrere Schalter, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet sind.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist der wenigstens eine Schalter, bzw. die mehreren Schalter, möglicherweise ein Transistor, zum Beispiel ein Feldeffekttransistor, zum Beispiel ein MOS-Transistor, z. B. ein PMOS-Transistor und/oder ein NMOS-Transistor.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist der wenigstens eine Schalter, bzw. die mehreren Schalter, möglicherweise eine geschaltete Stromquelle.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist der wenigstens eine Schalter, bzw. die mehreren Schalter, möglicherweise ein geschalteter Stromspiegel, z. B. ein geschalteter MOS-Stromspiegel, z. B. ein geschalteter PMOS-Stromspiegel oder ein geschalteter NMOS-Stromspiegel.
Gemäß einem anderen Aspekt dieser Offenbarung enthält das digitale Schaltmatrix-Steuersignal möglicherweise ein digitales Wort. Das digitale Wort enthält möglicherweise wenigstens ein Bit, bzw. mehrere Bits, entsprechend dem wenigstens einen Schalter, bzw. den mehreren Schaltern der Schaltmatrix.
Gemäß einem anderen Aspekt dieser Offenbarung ist die elektronische Komponente möglicherweise mit einem ersten gemeinsamen Energieversorgungsknoten und einem zweiten gemeinsamen Energieversorgungsknoten verschaltet, wobei die Schaltmatrix einen ersten Teil enthält, der z. B. wenigstens einen ersten Schalter oder mehrere erste Schalter enthält, die zwischen dem ersten gemeinsamen Energieversorgungsknoten und einer ersten Energieversorgung verschaltet sind, und wobei die Schaltmatrix einen zweiten Teil enthält, der z. B. wenigstens einen zweiten Schalter oder mehrere zweite Schalter enthält, die zwischen dem zweiten gemeinsamen Energieversorgungsknoten und einer zweiten Energieversorgung verschaltet sind.
Gemäß einem anderen Aspekt dieser Offenbarung ist die erste Energieversorgung möglicherweise eine obere Energieversorgung (die z. B. eine obere Versorgungsspannung bereitstellt), und die zweite Energieversorgung ist möglicherweise eine untere Energieversorgung (die z. B. eine untere Versorgungsspannung bereitstellt).
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung möglicherweise weiterhin eine Funktionsschaltung, zum Beispiel einen Schaltungskern, die mit dem wenigstens einen gemeinsamen Energieversorgungsknoten verschaltet ist, wobei die elektronische Komponente so konfiguriert sein kann, dass eine zeitliche Nennschwankung des von der elektronischen Komponente bereitgestellten Signals gleich oder im Wesentlichen gleich einer zeitlichen Nennschwankung eines Signals ist, das von wenigstens einer Schaltungsstruktur der Funktionsschaltung bereitgestellt wird.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist die elektronische Komponente möglicherweise eine Verzögerungsleitung, wobei das von der elektronischen Komponente bereitgestellte Signal ein Signal ist, das sich durch die Verzögerungsleitung ausbreitet und an einem Signalausgang der Verzögerungsleitung bereitgestellt wird, und wobei eine Ausbreitungsverzögerung des Signals, das sich durch die Verzögerungsleitung ausbreitet, von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Verzögerungsleitung möglicherweise wenigstens ein Verzögerungselement oder mehrere Verzögerungselemente.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Verzögerungsleitung möglicherweise wenigstens eine der folgenden Schaltungsstrukturen: einen kritischen Pfad oder eine Nachbildung eines kritischen Pfades; einen Speicherpfad oder eine Speicherpfad-Nachbildung; einen Eingangs-/Ausgangs-Pfad (I/O-Pfad) oder eine Nachbildung eines I/O-Pfads.
Gemäß einem anderen Aspekt dieser Offenbarung ist die Verzögerungsleitung möglicherweise als eine programmierbare Verzögerungsleitung konfiguriert. Zum Beispiel kann die Verzögerungsleitung so programmiert sein, dass die Nenn-Signalverzögerung der Verzögerungsleitung gleich oder im Wesentlichen gleich einer Nenn-Signalverzögerung wenigstens einer Schaltungsstruktur der Funktionsschaltung ist.
Gemäß einem anderen Aspekt dieser Offenbarung kann die Verzögerungsleitung einen Signalausbreitungsverzögerungs-Einstelleingang zum Einstellen einer Nenn-Signalausbreitungsverzögerung der Verzögerungsleitung enthalten.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist die Detektierschaltung möglicherweise ein mit der Verzögerungsleitung verschalteter Time-to-Digital-Converter, wobei der Time-to-Digital-Converter dazu konfiguriert ist, das am Ausgang der Verzögerungsleitung bereitgestellte Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das von der Ausbreitungsverzögerung des Signals durch die Verzögerungsleitung abhängig ist.
Gemäß einem anderen Aspekt dieser Offenbarung bildet das digitale Schaltmatrix-Steuersignal, das vom Time-to-Digital-Converter bereitgestellt wird, möglicherweise einen Unärcode ab.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltmatrix möglicherweise mehrere Schalter, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet sind; und der Time-to-Digital-Converter enthält möglicherweise eine Reihenschaltung mehrerer Stufen (auch als Abtaststufen bezeichnet), die mit dem Signalausgang der Verzögerungsleitung verbunden sind, wobei ein Signalausgang jeder Stufe in jedem Fall mit einem Steueranschlusspunkt eines jeweiligen der mehreren Schalter verschaltet sein kann.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltmatrix möglicherweise erste bis n-te Schalter, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet sind, wobei n eine ganze Zahl gleich oder größer Eins ist, zum Beispiel größer als Eins, wobei der Time-to-Digital-Converter möglicherweise eine Reihenschaltung erster bis n-ter Stufen enthält, die mit dem Signalausgang der Verzögerungsleitung verbunden sind, und wobei ein Signalausgang jeder Stufe in jedem Fall mit einem Steueranschlusspunkt eines jeweiligen der ersten bis n-ten Schalter verschaltet sein kann.
Gemäß einem anderen Aspekt dieser Offenbarung enthält jede Stufe des Time-to-Digital-Converters möglicherweise ein Abtastregister, wobei das Abtastregister einen Datensignaleingang, einen Taktsignaleingang und einen Ausgang enthält, der mit dem Ausgang der Stufe verbunden ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung möglicherweise ein Register, das einen Datensignaleingang, einen Taktsignaleingang und einen Ausgang enthält, wobei der Ausgang des Registers mit einem Eingang der Verzögerungsleitung verbunden sein kann; und wobei der Taktsignaleingang des Registers und die Taktsignaleingänge der Abtastregister möglicherweise mit einem Taktsignal verschaltet sind.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltmatrix möglicherweise mehrere Schalter, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet sind; wobei ein erster Schalter der mehreren Schalter möglicherweise dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten um einen ersten Betrag zu ändern, wobei ein zweiter Schalter der mehreren Schalter möglicherweise dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten um einen zweiten Betrag zu ändern, und wobei der zweite Betrag vom ersten Betrag verschieden sein kann.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist der erste Schalter möglicherweise ein erster Transistor, zum Beispiel ein MOS-Transistor, z. B. ein PMOS-Transistor oder ein NMOS-Transistor, wobei der zweite Schalter möglicherweise einen zweiten Transistor enthält oder einer ist, zum Beispiel ein MOS-Transistor, z. B. ein PMOS-Transistor oder ein NMOS-Transistor, wobei der erste und der zweite Transistor möglicherweise unterschiedliche Längen oder Breiten oder beides aufweisen.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist der erste Schalter möglicherweise ein erster Transistor (zum Beispiel ein MOS-Transistor, z. B. ein PMOS-Transistor oder ein NMOS-Transistor), der mit einer ersten Stromquelle in Reihe geschaltet ist, die einen ersten Strom bereitstellt; und der zweite Schalter enthält oder ist möglicherweise ein zweiter Transistor (zum Beispiel ein MOS-Transistor, z. B. ein PMOS-Transistor oder ein NMOS-Transistor), der mit einer zweiten Stromquelle in Reihe geschaltet ist, die einen zweiten Strom bereitstellt; wobei der erste und der zweiten Strom unterschiedliche Amplituden aufweisen können.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltmatrix möglicherweise erste bis n-te Schalter, die zwischen dem wenigstens einen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet sind, wobei n eine ganze Zahl gleich oder größer als Zwei ist; wobei der Time-to-Digital-Converter möglicherweise eine Reihenschaltung erster bis n-ter Stufen enthält, die mit dem Signalausgang der Verzögerungsleitung verbunden sind, wobei möglicherweise ein Signalausgang jeder Stufe in jedem Fall mit einem Steueranschlusspunkt eines jeweiligen der ersten bis n-ten Schalter verschaltet ist; und wobei wenigstens ein i-ter Schalter und ein j-ter Schalter (j > i) der ersten bis n-ten Schalter so konfiguriert sein kann, dass der j-te Schalter die Energieversorgung des gemeinsamen Energieversorgungsknotens um einen größeren Betrag als der i-te Schalter ändert.
Gemäß einem anderen Aspekt dieser Offenbarung enthält der wenigstens eine gemeinsame Energieversorgungsknoten möglicherweise einen ersten gemeinsamen Energieversorgungsknoten, wobei die Schaltmatrix möglicherweise erste bis n-te Schalter enthält, wobei n eine ganze Zahl gleich oder größer als Zwei ist; wobei der Time-to-Digital-Converter möglicherweise eine Reihenschaltung erster bis n-ter Stufen enthält, die mit dem Signalausgang der Verzögerungsleitung verbunden sind, wobei ein Signalausgang jeder Stufe in jedem Fall mit einem Steueranschlusspunkt eines jeweiligen der ersten bis n-ten Schalter verschaltet sein kann; wobei erste bis k-te Schalter (k < n) der ersten bis n-ten Schalter zwischen dem ersten gemeinsamen Energieversorgungsknoten und einer ersten Energieversorgung verschaltet sein können; und wobei (k + 1)-te bis n-te Schalter der ersten bis n-ten Schalter zwischen dem ersten gemeinsamen Energieversorgungsknoten und einer zweiten Energieversorgung verschaltet sein können.
Gemäß einem anderen Aspekt dieser Offenbarung ist die erste Energieversorgung möglicherweise eine obere Energieversorgung (die z. B. eine obere Versorgungsspannung bereitstellt), und die zweite Energieversorgung ist möglicherweise eine untere Energieversorgung (die z. B. eine untere Versorgungsspannung bereitstellt).
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung möglicherweise eine Logikschaltung, die zwischen der Detektierschaltung (z. B. dem Time-to-Digital-Converter) und der Schaltmatrix verschaltet ist.
Gemäß einem anderen Aspekt dieser Offenbarung ist die Logikschaltung möglicherweise dazu konfiguriert, wenigstens eine der folgenden Funktionalitäten bereitzustellen: eine Pufferspeicherfunktionalität; eine Hysteresefunktionalität; eine Filterfunktionalität; eine Aktivierungs-/Deaktivierungs-Funktionalität; eine Funktionalität zum bitweisen Remapping; eine Kodierfunktionalität; eine Dekodierfunktionalität; eine Kompressionsfunktionalität; eine Dekompressionsfunktionalität.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist die elektronische Komponente möglicherweise ein Oszillator, zum Beispiel ein Ringoszillator; wobei das von der elektronischen Komponente bereitgestellte Signal ein Signal sein kann, das an einem Ausgang des Oszillators bereitgestellt wird; und wobei eine Oszillationsfrequenz des Signals möglicherweise von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist die Detektierschaltung möglicherweise eine mit dem Oszillator (z. B. Ringoszillator) verschaltete Frequenzbestimmungsschaltung, wobei die Frequenzbestimmungsschaltung dazu konfiguriert ist, das am Signalausgang des Oszillators bereitgestellte Signal zu detektieren und das digitale Schaltmatrix-Steuersignal bereitzustellen, das von der Oszillationsfrequenz des Signals abhängig ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Frequenzbestimmungsschaltung möglicherweise einen Zähler, der mit dem Ausgang des Oszillators (z. B. des Ringoszillators) verschaltet ist und der dazu konfiguriert ist, eine Oszillationsanzahl des Oszillators während eines vorbestimmten Referenzzeitabstands zu zählen.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Detektierschaltung möglicherweise eine Aktivierungsschaltung, die mit dem Oszillator (z. B. dem Ringoszillator) verschaltet ist und die dazu konfiguriert ist, den Oszillator für den vorbestimmten Referenzzeitabstand zu aktivieren.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung möglicherweise weiterhin einen Binär-Unär-Code-Wandler, der zwischen der Detektierschaltung (z. B. der Frequenzbestimmungsschaltung, z. B. einem Signalausgang des Zählers) und der Schaltmatrix verschaltet ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung wenigstens eine zusätzliche elektronische Komponente, die mit dem wenigstens einen gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, wenigstens ein zusätzliches Signal bereitzustellen, wobei die zeitliche Schwankung des wenigstens einen zusätzlichen Signals von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist, und wobei das wenigstens eine zusätzliche Signal in Hinsicht auf das Signal der elektronischen Komponente zeitversetzt ist; wenigstens eine zusätzliche Detektierschaltung, die mit der wenigstens einen zusätzlichen elektronischen Komponente verschaltet ist, wobei die wenigstens eine zusätzliche Detektierschaltung dazu konfiguriert ist, das wenigstens eine zusätzliche Signal zu detektieren, das von der wenigstens einen zusätzlichen elektronischen Komponente bereitgestellt wird, und wenigstens ein zusätzliches digitales Schaltmatrix-Steuersignal bereitzustellen, das von der zeitlichen Schwankung des wenigstens einen zusätzlichen Signals abhängig ist; wobei die Schaltmatrix möglicherweise wenigstens einen ersten Schalter und wenigstens einen zusätzlichen Schalter enthält, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet sind; wobei die Schaltmatrix dazu konfiguriert sein kann, die Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig vom digitalen Schaltmatrix-Steuersignal und dem wenigstens einen zusätzlichen digitalen Schaltmatrix-Steuersignals zu steuern; wobei der wenigstens eine erste Schalter möglicherweise von dem von der Detektierschaltung bereitgestellten digitalen Schaltmatrix-Steuersignal gesteuert wird und der wenigstens eine zusätzliche Schalter möglicherweise vom wenigstens einen zusätzlichen digitalen Schaltmatrix-Steuersignal gesteuert wird, das von der wenigstens einen zusätzlichen Detektierschaltung bereitgestellt wird.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die wenigstens eine zusätzliche elektronische Komponente möglicherweise wenigstens eine zusätzliche Verzögerungsleitung; wobei das wenigstens eine zusätzliche Signal, das von der wenigstens einen zusätzlichen elektronischen Komponente bereitgestellt wird, ein Signal sein kann, das sich durch die wenigstens eine zusätzliche Verzögerungsleitung ausbreitet und an einem Ausgang der wenigstens einen zusätzlichen Verzögerungsleitung bereitgestellt wird; wobei eine Ausbreitungsverzögerung des Signals, das sich durch die wenigstens eine zusätzliche Verzögerungsleitung ausbreitet, von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig sein kann.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die wenigstens eine zusätzliche Verzögerungsleitung möglicherweise wenigstens ein Verzögerungselement oder mehrere Verzögerungselemente.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die wenigstens eine zusätzliche Verzögerungsleitung möglicherweise wenigstens eine der folgenden Schaltungsstrukturen: einen kritischen Pfad oder eine Nachbildung eines kritischen Pfades; einen Speicherpfad oder eine Speicherpfad-Nachbildung; einen I/O-Pfad oder eine Nachbildung eines I/O-Pfades.
Gemäß einem anderen Aspekt dieser Offenbarung kann die wenigstens eine zusätzliche Verzögerungsleitung als eine programmierbare Verzögerungsleitung konfiguriert sein, die einen Signalausbreitungsverzögerungs-Einstelleingang zum Einstellen einer Nenn-Signalausbreitungsverzögerung der wenigstens einen zusätzlichen Verzögerungsleitung enthält.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die wenigstens eine zusätzliche Detektierschaltung möglicherweise wenigstens einen zusätzlichen Time-to-Digital-Converter, der mit der wenigstens einen zusätzlichen Verzögerungsleitung verschaltet ist, wobei der wenigstens eine zusätzliche Time-to-Digital-Converter dazu konfiguriert ist, das Signal zu detektieren, das am Ausgang der wenigstens einen zusätzlichen Verzögerungsleitung bereitgestellt wird, und wenigstens ein zusätzliches digitales Schaltmatrix-Steuersignal bereitzustellen, das von der Ausbreitungsverzögerung des Signals durch die wenigstens eine zusätzliche Verzögerungsleitung abhängig ist.
Gemäß einem anderen Aspekt dieser Offenbarung bildet das wenigstens eine zusätzliche digitale Schaltmatrix-Steuersignal, das von dem wenigstens einen zusätzlichen Time-to-Digital-Converter bereitgestellt wird, möglicherweise einen Unärcode ab.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung möglicherweise weiterhin eine zusätzliche Logikschaltung, die zwischen dem wenigstens einen zusätzlichen Time-to-Digital-Converter und der Schaltmatrix verschaltet ist.
Gemäß einem anderen Aspekt dieser Offenbarung kann die zusätzliche Logikschaltung dazu konfiguriert sein, wenigstens eine der folgenden Funktionalitäten bereitzustellen: eine Pufferspeicherfunktionalität; eine Hysteresefunktionalität; eine Filterfunktionalität; eine Aktivierungs-/Deaktivierungs-Funktionalität; eine Funktionalität zum bitweisen Remapping; eine Kodierfunktionalität; eine Dekodierfunktionalität; eine Kompressionsfunktionalität; eine Dekompressionsfunktionalität.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist die wenigstens eine zusätzliche elektronische Komponente möglicherweise wenigstens ein zusätzlicher Oszillator (z. B. Ringoszillator); wobei das von der wenigstens einen zusätzlichen elektronischen Komponente bereitgestellte Signal ein Signal sein kann, das an einem Ausgang des wenigstens einen zusätzlichen Oszillators bereitgestellt wird; wobei eine Oszillationsfrequenz des Signals möglicherweise abhängig von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält oder ist die wenigstens eine zusätzliche Detektierschaltung möglicherweise wenigstens eine zusätzliche Frequenzbestimmungsschaltung, die mit dem wenigstens einen zusätzlichen Oszillator verschaltet ist, wobei die wenigstens eine zusätzliche Frequenzbestimmungsschaltung dazu konfiguriert ist, das Signal zu detektieren, das am Ausgang des wenigstens einen zusätzlichen Oszillators bereitgestellt wird, und das wenigstens eine zusätzliche digitale Schaltmatrix-Steuersignal bereitzustellen, das von der Oszillationsfrequenz des Signals abhängig ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die wenigstens eine zusätzliche Frequenzbestimmungsschaltung möglicherweise wenigstens einen zusätzlichen Zähler, der mit dem Ausgang des wenigstens einen zusätzlichen Oszillators verschaltet ist und der dazu konfiguriert ist, eine Anzahl von Oszillationen des wenigstens einen zusätzlichen Ringoszillators während des vorbestimmten Referenzzeitabstands zu zählen.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die wenigstens eine zusätzliche Detektierschaltung möglicherweise wenigstens eine zusätzliche Aktivierungsschaltung, die mit dem wenigstens einen zusätzlichen Oszillators verschaltet ist und die dazu konfiguriert ist, den wenigstens einen zusätzlichen Oszillator für den vorbestimmten Referenzzeitabstand zu aktivieren.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die wenigstens eine zusätzliche Detektierschaltung möglicherweise wenigstens einen zusätzlichen Binär-Unär-Code-Wandler, der zwischen einem Ausgang des wenigstens einen zusätzlichen Zählers und der Schaltmatrix verschaltet ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung möglicherweise wenigstens eine Funktionsschaltung, zum Beispiel wenigstens einen Schaltungskern, der mit dem wenigstens einen gemeinsamen Energieversorgungsknoten verschaltet ist.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung möglicherweise weiterhin wenigstens einen Offset-Steuerschalter, der zwischen dem wenigstens einen zusätzlichen Energieversorgungsknoten und einer Hauptenergieversorgung verschaltet ist und der dazu konfiguriert ist, eine Offset-Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens zu steuern.
Gemäß einem anderen Aspekt dieser Offenbarung enthält die Schaltungsanordnung möglicherweise weiterhin eine zusätzliche elektronische Komponente, die mit einer Haupt-Energieversorgung verschaltet ist und die dazu konfiguriert ist, ein zusätzliches Signal bereitzustellen, wobei zeitliche Schwankung des zusätzlichen Signals von der Energieversorgung durch die Haupt-Energieversorgung abhängig sein kann; eine zusätzliche Detektierschaltung, die mit der zusätzlichen elektronischen Komponente verschaltet ist, wobei die zusätzliche Detektierschaltung dazu konfiguriert ist, das zusätzliche, von der zusätzlichen elektronischen Komponente bereitgestellte Signal zu detektieren und ein zusätzliches digitales Schaltmatrix-Steuersignal bereitzustellen, das von der zeitlichen Schwankung des zusätzlichen Signals abhängig ist; wobei die Schaltmatrix möglicherweise wenigstens einen ersten Schalter enthält, der zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet ist, sowie wenigstens einen zusätzlichen Schalter, der zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der Haupt-Energieversorgung verschaltet ist; wobei die Schaltmatrix dazu konfiguriert sein kann, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig vom digitalen Schaltmatrix-Steuersignal und vom zusätzlichen digitalen Schaltmatrix-Steuersignal zu steuern, wobei der wenigstens eine erste Schalter möglicherweise vom digitalen Schaltmatrix-Steuersignal gesteuert wird und der wenigstens eine zusätzliche Schalter möglicherweise vom zusätzlichen digitalen Schaltmatrix-Steuersignal gesteuert wird.
Gemäß einem anderen Aspekt dieser Offenbarung enthält eine Schaltungsanordnung möglicherweise: eine elektronische Komponente, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, ein Signal bereitzustellen; eine Detektierschaltung, die mit der elektronischen Komponente verschaltet ist, wobei die Detektierschaltung dazu konfiguriert ist, eine energieversorgungsabhängige Signalausbreitungsverzögerung des Signals zu detektieren und ein digitales Schaltmatrix-Steuersignal abhängig von der detektierten Signalausbreitungsverzögerung bereitzustellen; eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig vom digitalen Schaltmatrix-Steuersignal zu steuern.
Gemäß einem anderen Aspekt dieser Offenbarung enthält eine Schaltungsanordnung möglicherweise: eine Verzögerungsleitung, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, ein Signal bereitzustellen, wobei eine Verzögerung des Signals von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist; einen Time-to-Digital-Converter, der mit der Verzögerungsleitung – verschaltet ist, wobei der Time-to-Digital-Converter dazu konfiguriert ist, das von der Verzögerungsleitung bereitgestellte Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das von der Verzögerung des Signals abhängig ist; eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig vom digitalen Schaltmatrix-Steuersignal zu steuern.
Die Verzögerungsleitung kann zum Beispiel als eine programmierbare Verzögerungsleitung konfiguriert sein.
Die Schaltmatrix enthält möglicherweise wenigstens einen Schalter, der zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet ist, wobei der wenigstens eine Schalter vom digitalen Schaltmatrix-Steuersignal gesteuert wird.
Die Schaltungsanordnung enthält möglicherweise weiterhin eine Funktionsschaltung, die mit dem wenigstens einen gemeinsamen Energieversorgungsknoten verschaltet ist, wobei eine Nennsignalverzögerung der Verzögerungsleitung möglicherweise gleich oder im Wesentlichen gleich einer Nennsignalverzögerung wenigstens einer Schaltungsstruktur in der Funktionsschaltung sein kann.
Gemäß einem anderen Aspekt dieser Offenbarung enthält eine Schaltungsanordnung möglicherweise: einen Oszillator, der mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und der dazu konfiguriert ist, ein Signal bereitzustellen, wobei eine Oszillationsfrequenz des Signals von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist; eine Detektierschaltung, die mit dem Oszillator verschaltet ist, wobei die Detektierschaltung dazu konfiguriert ist, das vom Oszillator bereitgestellte Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das von der Oszillationsfrequenz des Signals abhängig ist; eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig vom digitalen Schaltmatrix-Steuersignal zu steuern.
Die Schaltmatrix enthält möglicherweise wenigstens einen Schalter, der zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgung verschaltet ist, wobei der wenigstens eine Schalter vom digitalen Schaltmatrix-Steuersignal gesteuert wird.
Gemäß einem anderen Aspekt dieser Offenbarung enthält ein Verfahren zum Betrieb einer Schaltungsanordnung möglicherweise Folgendes: Bereitstellen eines Signals durch eine elektronische Komponente, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist, wobei die zeitliche Schwankung des Signals von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist; Bereitstellen eines digitalen Schaltmatrix-Steuersignals, das von der zeitlichen Schwankung des von der elektronischen Komponente bereitgestellten Signals abhängig ist; Steuern der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens mittels einer Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung verschaltet ist, abhängig vom digitalen Schaltmatrix-Steuersignal.
Gemäß einem anderen Aspekt dieser Offenbarung enthält ein Verfahren zum Betrieb einer Schaltungsanordnung möglicherweise Folgendes: Bereitstellen eines Signals durch eine Verzögerungsleitung, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist, wobei eine Verzögerung des Signals von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist; Bereitstellen eines digitalen Schaltmatrix-Steuersignals, das von der Verzögerung des von der Verzögerungsleitung bereitgestellten Signals abhängig ist; Steuern der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens mittels einer Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung verschaltet ist, abhängig vom digitalen Schaltmatrix-Steuersignal.
Gemäß einem anderen Aspekt dieser Offenbarung enthält ein Verfahren zum Betrieb einer Schaltungsanordnung möglicherweise Folgendes: Bereitstellen eines Signals durch einen Oszillator, der mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist, wobei eine Oszillationsfrequenz des Signals von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist; Bereitstellen eines digitalen Schaltmatrix-Steuersignals, das von der Oszillationsfrequenz des vom Oszillator bereitgestellten Signals abhängig ist; Steuern der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens mittels einer Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgung verschaltet ist, abhängig vom digitalen Schaltmatrix-Steuersignal.
Obwohl die Erfindung hier insbesondere mit Bezug auf spezifische Aspekte dieser Offenbarung gezeigt und beschrieben worden ist, werden Fachleute verstehen, dass verschiedene Änderungen hinsichtlich der Form und der Details daran gemacht werden können, ohne dass damit vom Gedanken und vom Schutzbereich der Erfindung, wie sie durch die beigefügten Ansprüche definiert werden, abgewichen würde. Der Schutzbereich der Erfindung wird somit durch die beigefügten Ansprüche angezeigt, und alle Änderungen, die gleiche Bedeutung wie die Ansprüche erlangen bzw. in den gleichen Bereich kommen, sollen daher einbezogen sein.

Claims

Schaltungsanordnung, die Folgendes umfasst: eine elektronische Komponente, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, ein erstes Signal bereitzustellen, das eine zeitliche Schwankung aufweist, die auf der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten basiert; eine Detektierschaltung, die mit der elektronischen Komponente verschaltet ist, wobei die Detektierschaltung dazu konfiguriert ist, das erste Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das auf der zeitlichen Schwankung des ersten Signals basiert; eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten basierend auf dem digitalen Schaltmatrix-Steuersignal zu steuern.
Schaltungsanordnung nach Anspruch 1, wobei die Schaltmatrix wenigstens einen Schalter umfasst, der zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgungsquelle verschaltet ist; wobei der wenigstens eine Schalter wenigstens eines der folgenden Elemente umfasst: einen Transistor; eine geschaltete Stromquelle; einen geschalteten Stromspiegel.
Schaltungsanordnung nach Anspruch 1, die weiterhin Folgendes umfasst: eine Funktionsschaltung, die mit dem wenigstens einen gemeinsamen Energieversorgungsknoten verschaltet ist und die wenigstens eine Schaltungsstruktur zum Bereitstellen eines zweiten Signals aufweist, wobei eine zeitliche Nenn-Schwankung des ersten Signals im Wesentlichen gleich einer zeitlichen Schwankung des zweiten Signals ist.
Schaltungsanordnung nach Anspruch 1, wobei die Schaltmatrix mehrere Schalter umfasst, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgungsquelle verschaltet sind; und wobei das digitale Schaltmatrix-Steuersignal ein digitales Wort umfasst, das mehrere Bits entsprechend den mehreren Schaltern umfasst.
Schaltungsanordnung nach Anspruch 1, wobei die elektronische Komponente mit einem ersten gemeinsamen Energieversorgungsknoten und einem zweiten gemeinsamen Energieversorgungsknoten verschaltet ist; wobei die Schaltmatrix einen ersten Teil umfasst, der zwischen dem ersten gemeinsamen Energieversorgungsknoten und einer ersten Energieversorgungsquelle verschaltet ist; und wobei die Schaltmatrix einen zweiten Teil umfasst, der zwischen dem zweiten gemeinsamen Energieversorgungsknoten und einer zweiten Energieversorgungsquelle verschaltet ist.
Schaltungsanordnung nach Anspruch 1, wobei die elektronische Komponente eine Verzögerungsleitung umfasst; wobei das erste Signal ein Signal ist, das sich durch die Verzögerungsleitung ausbreitet und an einem Signalausgang der Verzögerungsleitung bereitgestellt wird; wobei eine Ausbreitungsverzögerung des Signals, das sich durch die Verzögerungsleitung ausbreitet, auf der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten basiert.
Schaltungsanordnung nach Anspruch 6, wobei die Verzögerungsleitung wenigstens eine der folgenden Schaltungsstrukturen umfasst: einen kritischen Pfad oder eine Nachbildung eines kritischen Pfades; einen Speicherpfad oder eine Speicherpfad-Nachbildung; einen Eingangs-/Ausgangs-Pfad oder eine Nachbildung eines Eingangs-/Ausgangs-Pfades.
Schaltungsanordnung nach Anspruch 6, wobei die Verzögerungsleitung als eine programmierbare Verzögerungsleitung konfiguriert ist.
Schaltungsanordnung nach Anspruch 6, wobei die Detektierschaltung einen mit der Verzögerungsleitung verschalteten Time-to-Digital-Converter umfasst, wobei der Time-to-Digital-Converter dazu konfiguriert ist, das am Signalausgang der Verzögerungsleitung bereitgestellte Signal zu detektieren und das digitale Schaltmatrix-Steuersignal bereitzustellen, das auf der Ausbreitungsverzögerung des Signals basiert.
Schaltungsanordnung nach Anspruch 9, wobei die Schaltmatrix mehrere Schalter umfasst, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgungsquelle verschaltet sind; wobei der Time-to-Digital-Converter eine Reihenschaltung mehrerer Stufen umfasst, die mit dem Signalausgang der Verzögerungsleitung verbunden sind, wobei ein Signalausgang jeder Stufe in jedem Fall mit einem Steueranschlusspunkt eines jeweiligen der mehreren Schalter verschaltet ist.
Schaltungsanordnung nach Anspruch 1, wobei die Schaltmatrix mehrere Schalter umfasst, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgungsquelle verschaltet sind; wobei ein erster Schalter der mehreren Schalter dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten um einen ersten Betrag zu ändern; wobei ein zweiter Schalter der mehreren Schalter dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten um einen zweiten Betrag zu ändern; wobei der zweite Betrag vom ersten Betrag verschieden ist.
Schaltungsanordnung nach Anspruch 1, die weiterhin eine Logikschaltung umfasst, die zwischen der Detektierschaltung und der Schaltmatrix verschaltet ist.
Schaltungsanordnung nach Anspruch 12, wobei die Logikschaltung dazu konfiguriert ist, wenigstens eine der folgenden Funktionalitäten bereitzustellen: eine Pufferspeicherfunktionalität; eine Hysteresefunktionalität; eine Filterfunktionalität; eine Aktivierungs-/Deaktivierungs-Funktionalität; eine Funktionalität zum bitweisen Remapping; eine Kodierfunktionalität; eine Dekodierfunktionalität; eine Kompressionsfunktionalität; eine Dekompressionsfunktionalität.
Schaltungsanordnung nach Anspruch 1, wobei die elektronische Komponente einen Oszillator umfasst; wobei das erste Signal ein an einem Signalausgang des Oszillators bereitgestelltes Signal ist; wobei eine Oszillationsfrequenz des Signals auf der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten basiert.
Schaltungsanordnung nach Anspruch 14, wobei der Oszillator ein Ringoszillator ist.
Schaltungsanordnung nach Anspruch 14, wobei die Detektierschaltung eine mit dem Oszillator verschaltete Frequenzbestimmungsschaltung umfasst, wobei die Frequenzbestimmungsschaltung dazu konfiguriert ist, das am Signalausgang des Oszillators bereitgestellte erste Signal zu detektieren und das digitale Schaltmatrix-Steuersignal bereitzustellen, das auf der Oszillationsfrequenz des Signals basiert.
Schaltungsanordnung nach Anspruch 16, die weiterhin Folgendes umfasst: einen Binär-Unär-Code-Wandler, der zwischen der Detektierschaltung und der Schaltmatrix verschaltet ist.
Schaltungsanordnung nach Anspruch 1, die weiterhin Folgendes umfasst: wenigstens eine zusätzliche elektronische Komponente, die mit dem wenigstens einen gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, wenigstens ein zusätzliches Signal bereitzustellen, wobei die zeitliche Schwankung des wenigstens einen zusätzlichen Signals von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist, und wobei das wenigstens eine zusätzliche Signal in Hinsicht auf das erste Signal zeitversetzt ist; wenigstens eine zusätzliche Detektierschaltung, die mit der wenigstens einen zusätzlichen elektronischen Komponente verschaltet ist, wobei die wenigstens eine zusätzliche Detektierschaltung dazu konfiguriert ist, das wenigstens eine zusätzliche Signal zu detektieren und wenigstens ein zusätzliches digitales Schaltmatrix-Steuersignal bereitzustellen, das auf der zeitlichen Schwankung des wenigstens einen zusätzlichen Signals basiert; wobei die Schaltmatrix wenigstens einen ersten Schalter und wenigstens einen zusätzlichen Schalter umfasst, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgungsquelle verschaltet sind; wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens auf Basis des digitalen Schaltmatrix-Steuersignals und des wenigstens einen zusätzlichen digitalen Schaltmatrix-Steuersignals zu steuern; wobei der wenigstens eine erste Schalter vom digitalen Schaltmatrix-Steuersignal gesteuert wird und der wenigstens eine zusätzliche Schalter vom wenigstens einen zusätzlichen digitalen Schaltmatrix-Steuersignal gesteuert wird.
Schaltungsanordnung nach Anspruch 1, die weiterhin Folgendes umfasst: eine zusätzliche elektronische Komponente, die mit einer Haupt-Energieversorgungsquelle verschaltet ist und die dazu konfiguriert ist, ein zusätzliches Signal bereitzustellen, wobei die zeitliche Schwankung des zusätzlichen Signals auf der Energieversorgung durch die Haupt-Energieversorgungsquelle basiert; eine zusätzliche Detektierschaltung, die mit der zusätzlichen elektronischen Komponente verschaltet ist, wobei die zusätzliche Detektierschaltung dazu konfiguriert ist, das zusätzliche, von der zusätzlichen elektronischen Komponente bereitgestellte Signal zu detektieren und ein zusätzliches digitales Schaltmatrix-Steuersignal bereitzustellen, das auf der zeitlichen Schwankung des zusätzlichen Signals basiert; wobei die Schaltmatrix wenigstens einen ersten Schalter umfasst, der zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der wenigstens einen Energieversorgungsquelle verschaltet ist, sowie wenigstens einen zusätzlichen Schalter, der zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und der Haupt-Energieversorgungsquelle verschaltet ist; wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten auf Basis des digitalen Schaltmatrix-Steuersignals und des zusätzlichen digitalen Schaltmatrix-Steuersignals zu steuern; wobei der wenigstens eine erste Schalter vom digitalen Schaltmatrix-Steuersignal gesteuert wird und der wenigstens eine zusätzliche Schalter vom zusätzlichen digitalen Schaltmatrix-Steuersignal gesteuert wird.
Schaltungsanordnung, die Folgendes umfasst: eine Verzögerungsleitung, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und die dazu konfiguriert ist, ein Signal bereitzustellen, wobei eine Verzögerung des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist; einen Time-to-Digital-Converter, der mit der Verzögerungsleitung verschaltet ist, wobei der Time-to-Digital-Converter dazu konfiguriert ist, das von der Verzögerungsleitung bereitgestellte Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das von der Verzögerung des Signals abhängig ist; eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig vom digitalen Schaltmatrix-Steuersignal zu steuern.
Schaltungsanordnung nach Anspruch 20, wobei die Verzögerungsleitung als eine programmierbare Verzögerungsleitung konfiguriert ist.
Schaltungsanordnung nach Anspruch 20, die weiterhin Folgendes umfasst: eine Funktionsschaltung, die mit dem wenigstens einen gemeinsamen Energieversorgungsknoten verschaltet ist; wobei die Verzögerungsleitung so konfiguriert ist, dass eine Nenn-Signalverzögerung der Verzögerungsleitung im Wesentlichen gleich einer Nenn-Signalverzögerung wenigstens einer Schaltungsstruktur in der Funktionsschaltung ist.
Schaltungsanordnung, die Folgendes umfasst: einen Oszillator, der mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist und der dazu konfiguriert ist, ein Signal bereitzustellen, wobei eine Oszillationsfrequenz des Signals von der Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig ist; eine Detektierschaltung, die mit dem Oszillator verschaltet ist, wobei die Detektierschaltung dazu konfiguriert ist, das vom Oszillator bereitgestellte Signal zu detektieren und ein digitales Schaltmatrix-Steuersignal bereitzustellen, das von der Oszillationsfrequenz des Signals abhängig ist; eine Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, wobei die Schaltmatrix dazu konfiguriert ist, die Energieversorgung über den wenigstens einen gemeinsamen Energieversorgungsknoten abhängig vom digitalen Schaltmatrix-Steuersignal zu steuern.
Schaltungsanordnung nach Anspruch 23, wobei der Oszillator als ein Ringoszillator konfiguriert ist.
Verfahren zum Betrieb einer Schaltungsanordnung, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Signals durch eine elektronische Komponente, die mit wenigstens einem gemeinsamen Energieversorgungsknoten verschaltet ist, wobei die zeitliche Schwankung des Signals von der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens abhängig ist; Bereitstellen eines digitalen Schaltmatrix-Steuersignals, das von der zeitlichen Schwankung des von der elektronischen Komponente bereitgestellten Signals abhängig ist; Steuern der Energieversorgung des wenigstens einen gemeinsamen Energieversorgungsknotens mittels einer Schaltmatrix, die zwischen dem wenigstens einen gemeinsamen Energieversorgungsknoten und wenigstens einer Energieversorgungsquelle verschaltet ist, abhängig vom digitalen Schaltmatrix-Steuersignal.