CN110945788A - 电压直方图生成 - Google Patents

Abstract

公开了一种用于生成电压直方图的集成电路。在示例方面中，集成电路包括串联耦合的多个延迟级、以及多个计数器。多个延迟级包括以第一传播速度传播第一信号的第一信令路径以及以第二传播速度传播第二信号的第二信令路径。第一传播速度比第二传播速度慢，并且两种速度均取决于电压。多个延迟级还包括每个相应延迟级的相应到达时间(TOA)检测电路。相应TOA检测电路生成相应级时序信号，其指示相应延迟级处的第一信号和第二信号之间的相对到达时间。多个计数器分别耦合到多个延迟级并且具有相应计数器值。相应计数器值响应于相应级时序信号而递增。

Description

电压直方图生成

技术领域

本公开大体上涉及用于电子设备的集成电路中的电压电平，并且更具体地涉及使得集成电路(IC)能够生成片上电压直方图，该片上电压直方图指示随着时间的推移集成电路上存在的不同电压电平。

背景技术

集成电路芯片用作大多数现代电子设备背后的大脑。从智能手机到笔记本电脑、从车辆到家用电器、以及从工具到工业设备，这种芯片广泛存在。因此，集成电路负责实现通信、导航、娱乐、制造、以及其他能力。这些能力通过处理集成电路内的信号而被提供。通常使用由集成电路产生的电压电平或电流电平来创建信号。为了确保信号处理被适当地执行，集成电路将电压电平和电流电平保持在某个规定范围内。然而，由于制造期间出现的变化以及操作期间出现的环境因素的改变，这可能带来困难。

关于制造，一些类型的制造变化以“过程”为特征。术语“过程”涵盖了基于电路部件(诸如晶体管)如何被构建在半导体晶片上，集成电路预期被如何执行。关于操作环境，环境因素改变的示例是温度。简而言之，各个集成电路芯片基于例如过程、温度和电压而表现不同。为了在数千甚至数百万个芯片上提供一致的处理性能，设计人员想要确保集成电路能够根据发布的规范正确工作。无论集成电路的过程参数、当前电压电平或实际温度如何，都有望维持这种一致性能。

为了适应范围广泛的潜在操作情况，集成电路具有裕度以确保在给定一些改变变量(诸如电压)的情况下可以得到规定性能参数。通常，具有裕度暗示在集成电路的操作中设计了额外灵活性或余量，使得即使变量偏离理想值或者甚至轻微偏离优选值范围，也有可能正常运转。为了解决电压波动的影响，数字逻辑通常分为时序预算和电压预算，这些预算被单独指派了裕度。通过传统设计途径，这两个预算具有过量裕度，并且彼此独立确定。

电压裕度通常基于潜在最坏情况电压电平场景而建立，但是这种途径丧失了一些可用性能余量。可替代地，可以基于平均电压电平来建立电压裕度。为了获得电路随时间的推移而经历的平均电压电平，可以使用带有端子计数器的环形振荡器。振荡信号在环形振荡器周围传播。振荡信号通过环形振荡器的传播速度取决于电压。每当振荡信号传播完全通过环时，终端计数器就会递增。因此，某个时间段后，终端计数器所保持的计数越高，振荡信号在环形振荡器周围传播的同时存在的平均电压电平就越高。因此，环形振荡器可以被用于确定随着时间的推移的平均电压电平。

因此，通过使集成电路具有裕度的传统途径，可以考虑最大或最坏情况的电压电平用于使电压具有裕度。可替代地，可以考虑平均电压电平用于使电压具有裕度。因此，这两种传统途径都依赖于单个电压电平值。遗憾的是，如果仅考虑单个电压电平值，则实现用于使电压具有裕度的高级灵活策略很困难。

发明内容

公开了一种可以生成电压直方图的集成电路(IC)。在示例方面中，集成电路包括控制电路、多个延迟级、以及多个计数器。控制电路被配置为控制第一信号在第一信令路径上的传播和第二信号在第二信令路径上的传播。多个延迟级串联耦合，并且包括第一信令路径、第二信令路径、以及多个到达时间检测电路。第一信令路径被配置为以第一传播速度传播第一信号，其中第一传播速度取决于电压。第二信令路径被配置为以第二传播速度传播第二信号，其中第二传播速度取决于电压。第一传播速度比第二传播速度相对较慢。多个延迟级中的每个相应延迟级包括多个到达时间检测电路中的相应到达时间检测电路。每个相应到达时间检测电路被配置为生成相应级时序信号，其指示相应延迟级处的第一信号和第二信号之间的相对到达时间。多个计数器分别耦合到多个延迟级。每个相应计数器具有相应计数器值，并且被配置为响应于相应级时序信号而递增相应计数器值。

在示例方面中，公开了一种集成电路。该集成电路包括多个延迟级、多个计数器、以及控制电路。多个延迟级以链式布置串联耦合。每个相应延迟级包括用于以取决于电压的第一传播速度传播第一信号的装置以及用于以取决于电压的第二传播速度传播第二信号的装置。第二传播速度比第一传播速度相对较快。每个相应延迟级还包括用于生成相应级时序信号的装置，该相应级时序信号指示相应延迟级处的第一信号和第二信号之间的相对到达时间。多个计数器分别耦合到多个延迟级。每个相应计数器具有相应计数器值，并且被配置为响应于相应级时序信号而递增相应计数器值。控制电路被配置为发起第一信号的第一传播和第二信号的第二传播。

在示例方面中，公开了一种用于生成电压直方图的方法。该方法包括：以基于当前电压电平的第一传播速度沿着第一信令路径传播第一信号。该方法还包括：以基于当前电压电平的第二传播速度沿着第二信令路径传播第二信号，其中第二传播速度比第一传播速度快。该方法还包括：检测多个延迟级的每个延迟级处的第一信号和第二信号之间的相对到达时间。该方法还包括：基于检测来跟踪多个电压电平随时间的出现以生成电压直方图。

在示例方面中，公开了一种集成电路。该集成电路包括电压直方图电路。电压直方图电路包括多个延迟级和多个计数器。多个延迟级中的延迟级包括第一缓冲器，其被配置为传输具有第一延迟时间的第一信号；以及第二缓冲器，其被配置为传输具有第二延迟时间的第二信号。延迟级还包括到达时间检测电路，其耦合到第一缓冲器和第二缓冲器。到达时间检测电路被配置为确定延迟级处的第一信号和第二信号之间的相对到达时间。到达时间检测电路还被配置为基于相对到达时间来生成级时序信号。多个计数器分别耦合到多个延迟级。多个计数器中的每个相应计数器具有多个计数器值中的相应计数器值。与延迟级相对应的计数器被配置为响应于该级时序信号而递增其计数器值。

附图说明

图1图示了示例直方图和捕获每个电压电平的出现次数的对应计数器值硬件。

图2图示了具有用于生成电压直方图的多个延迟级和多个计数器的示例电压直方图电路。

图3图示了由用于沿着电压直方图电路传播第一信号和第二信号的多个延迟级所建立的示例第一信令路径和示例第二信令路径。

图4图示了每个延迟级处的第一信令路径和第二信令路径的示例第一缓冲器和示例第二缓冲器，以及用于多个延迟级的相关联的控制电路。

图5图示了用于电压直方图电路的多个延迟级中的一个延迟级的示例实现方式。

图6图示了电压直方图电路的图4的控制电路的示例实现方式。

图7图示了多个延迟级中的延迟级的另一示例实现方式，其中第一缓冲器和第二缓冲器的阈值电压不同。

图8描绘了图示了具有不同阈值电压的半导体器件的示例场景的多个曲线图。

图9图示了包括分别耦合在多个延迟级和多个计数器之间的多个门的示例电压直方图电路。

图10图示了包括用于实现用于重复电压确定周期的可编程频率的电路的示例电压直方图电路。

图11是图示了用于生成电压直方图的示例过程的流程图。

图12图示了包括可以实现电压直方图电路的集成电路的示例电子设备。

具体实施方式

通过确定集成电路芯片的裕度的一些传统途径，最大或最坏情况的电压电平被使用。通过其他传统途径，平均电压电平用于被确定裕度。然而，这两种途径都依赖于单个电压电平值，裕度分析以此为基础。遗憾的是，如果仅考虑单个电压电平值，则难以实现用于使电压具有裕度的高级、灵活和自适应策略。

单个电压电平值无法为集成电路提供一系列可能的电压电平。进一步地，即使确定了最坏情况的电压电平，传统途径也无法提供关于该最坏情况的电压电平多久可能出现一次的见解。同样，平均电压电平不提供关于任何特定电压电平多久出现一次的信息。在没有频率或其他概率信息的情况下，不能采用用于使电压具有裕度的更复杂的基于统计的技术。因此，已经使用传统途径具有裕度的集成电路芯片未充分利用。首先，在一些情况下，通过要求芯片停留在基于单个电压电平值建立的裕度之内，丧失了给定集成电路实际可得到的处理性能的一部分。其次，在其他情况下，可以安全提供令人满意的性能水平的芯片由于基于单个电压电平值的具有裕度而被排除在部署之外。

与基于单个电压电平值的传统具有裕度途径相反，可以通过实现本文中所描述的电路和过程，使用基于统计的技术来执行具有裕度。例如，使用所描述的电压直方图电路，可以获得用于多个电压电平的频率或概率数据。电压直方图可以包括电路在多个电压电平范围内经历的每个电压电平的频率计数。因此，这种电压直方图指示概率分布，该概率分布代表在任何给定时间出现特定电压电平的可能性。

因此，如本文中所描述的，管芯上电压直方图传感器生成电压直方图。电压直方图传感器提供在某个时间段内集成电路所经历的不同电压电平的频率计数值。因此，可以从电压直方图中计算出出现某个电压电平的频率以及该电压电平再次出现的概率。可以共同解决电压和信号时序的概率性质，以使得能够将灵活的统计方法用于使单个芯片具有裕度。因此，可以部署更大百分比的集成电路芯片，并且可以基于概率电压信息将部署的那些芯片推向更高的性能水平。

在示例实现方式中，具有实现环形信令拓扑的多个延迟级的电压直方图电路被用于生成电压直方图。多个延迟级串联耦合成延迟级的链式布置。多个延迟级中的每个延迟级与多个电压电平的特定电压电平相对应。延迟级建立两个信令路径，即，传播速度相对较慢的第一信令路径和传播速度相对较快的第二信令路径。振铃信号被分为两部分：第一信号和第二信号。

第一信号在相对较慢的第一信令路径上传播，而第二信号在相对较快的第二信令路径上传播。结果，两个信号以两个不同的速度沿着两个信令路径传播，这两个不同的速度取决于当前电压电平。在延迟级的链式布置开始时，要在更快的第二信令路径上传播的第二信号延迟某个延迟时段，该延迟时段可以具有可编程长度。然后，第一信号和第二信号沿着它们各自较慢和较快的信令路径前进。多个延迟级检测每个延迟级处的第一信号和第二信号的相对到达时间，以在信号每次围绕环形信令拓扑的循环期间做出电压确定。

在每个电压确定周期期间，检测到特定延迟级，在该延迟级处，延迟的但较快的第二信号赶上较慢的第一信号。与该特定延迟级相对应的电压电平被确定为电压直方图电路当前正在其下操作的电压电平。多个延迟级中的每个延迟级还分别与多个计数器的计数器相关联。因此，与特定延迟级相关联的计数器增加其计数器值。当第一信号和第二信号被环回到延迟级的链式布置的开始时，重复电压确定周期多次。沿着延迟级链的每个计数器及其计数器值分别与相对电压电平相对应。因此，计数器值代表随着时间的推移的不同电压电平的出现次数，并且电压直方图电路有效用作电压直方图传感器。下文参考图1对电压直方图的原理进行描述。然后参考图2至图4，对电压直方图电路的示例实现方式进行描述。

在一些实现方式中，每个延迟级包括第一缓冲器和第二缓冲器。沿着较慢的第一信令路径设置第一缓冲器，而沿着较快的第二信令路径设置第二缓冲器。第一缓冲器建立第一延迟时间，该第一延迟时间比由第二缓冲器建立的第二延迟时间相对较长。这些第一延迟时间和第二延迟时间基于当前电压电平而变化。例如，第一缓冲器和第二缓冲器可以由在给定电压电平下分别响应更慢或更快的半导体器件构建。例如，具有不同阈值电压的缓冲器可以被用于实现第一缓冲器和第二缓冲器。参照图5至图8，对延迟级、压敏缓冲器和相关控制电路的示例实现方式进行描述。

在其他实现方式中，采用门控电路以确保计数器值递增，其中第二信号首先超越第一信号，而先前和随后的计数器值在任何单个电压确定周期内保持不变。下文参考图9，对具有门控电路的电压直方图电路的示例实现方式进行描述。附加地，可以通过改变用于在给定周期内采用的延迟级的链式布置的部分的长度来调整电压确定周期的频率。为此，第一信号和第二信号例如使用可选择的多路复用器从位于沿着链式布置的不同位置的多个分接节点中的选定分接节点环回到第一延迟级。参考图10，对具有可编程频率的电压直方图电路的示例实现方式进行描述。

图1以100大体图示了示例直方图102和捕获每个电压电平104的出现次数112的对应计数器值硬件。示例直方图102包括电压电平轴108(其为水平轴或横坐标轴)以及频率轴110(其是垂直轴或纵坐标轴)。频率轴110代表沿着电压电平轴108代表的每个电压电平104的不同出现次数。示例频率轴110从零(0)次出现扩展到四十(40)次出现，但在给定情形下，其他范围也可以使用。电压电平轴108代表不同的电压电平，其中每个电压电平104与特定出现次数112相对应。示例电压电平轴108跨越多个电压电平104-1，104-2，104-3…104-n延伸，其中“n”代表某个正整数。

每个相应电压电平104-1，104-2，104-3…104-n分别与出现次数112-1，112-2，112-3…112-n相对应。如所示出的，第一电压电平104-1与第一出现次数112-1相对应，其在该示例中为十(10)次出现。第二电压电平104-2与第二出现次数112-2相对应，其被示出为总计二十(20)次出现。第三电压电平104-3与第三出现次数112-3相对应，其在本文中等于三十五(35)次出现。“第n”个电压电平104-n与具有八(8)次出现的“第n”个出现次数112-n相对应。

因此，直方图102代表随时间的推移出现不同电压电平的频率。通常，电压直方图并入了提供特定电压电平104将在任何给时序间出现的可能性的概率分布的数据。例如，通过将35除以跨越多个电压电平104-1…104-n的观察到的出现总数，可以确定要出现第三电压电平104-3的可能性。

如所图示的，计数器值硬件可以存储多个出现次数112-1…112-n，以在电路中实现直方图102提供的频率数据或概率。本文中，每个出现次数112与多个电压电平104-1…104-n中的观察到的电压电平104相对应。因此，通过存储多个出现次数112-1…112-n，计数器值硬件可以有效地在电路中实现电压直方图。如图1中所描绘的箭头所指示的，多个出现次数112-1，112-2，112-3…112-n中的每个出现次数分别存储为多个计数器值106-1，106-2，106-3…106-n中的一个计数器值106。多个计数器值106-1，106-2，106-3…106-n中的每个相应计数器值106与集成电路在某个时间范围内可以经历的多个电压电平104-1，104-2，104-3…104-n中的相应电压电平104相对应。在图2中还示出了多个计数器值106-1，106-2，106-3…106-n和多个电压电平104-1、104-2，104-3…104-n，以说明电压直方图电路。

图2图示了用于生成电压直方图的示例电压直方图电路200，其具有多个延迟级202-1，202-2，202-3…202-n以及多个计数器206-1，206-2，206-3…206-n。多个延迟级202-1，202-2，202-3…202-n以延迟级的链式布置彼此串联耦合。按照从左到右的顺序，初始或第一延迟级202-1耦合到第二延迟级202-2，而第二延迟级202-2耦合到第三延迟级202-3。延迟级的序列继续到最后或“第n”个延迟级202-n。多个延迟级202-1，202-2，202-3…202-n中的每个延迟级202分别与多个电压电平104-1、104-2，104-3…104-n的电压电平104相对应。

多个延迟级202-1，202-2，202-3…202-n可以形成环。为了实现环，多个延迟级202-1，202-2，202-3…202-n被配置为使得信号传播通过延迟级的至少一部分，然后反馈到一系列延迟级，诸如第一延迟级202-1。如所示出的，根据环形拓扑，振铃信号208在多个延迟级202-1，202-2，202-3…202-n的链式布置上传播。在示例操作中，在第一延迟级202-1处发起振铃信号208的传播。传播继续通过第二延迟级202-2、第三延迟级202-3、其他中间延迟级(未示出)、以及第n个”延迟级202-n。然后，振铃信号208被反馈回到第一延迟级202-1，以实现具有环形拓扑的电路。

多个延迟级202-1，202-2，202-3…202-n中的每个延迟级202分别与多个计数器206-1，206-2，206-3…206-n的计数器206相对应。多个计数器206-1，206-2，206-3……206-n中的每个计数器206包括或被配置为产生多个计数器值106-1，106-2，106-3…106-n中的相应计数器值106。进一步地，多个延迟级202-1，202-2，202-3…202-n中的每个延迟级202分别生成多个级时序信号204-1，204-2，204-3…204-n中的级时序信号204。多个延迟级202-1，202-2，202-3…202-n中的每个延迟级202向多个计数器206-1，206-2，206-3…206-n中的相应计数器206提供多个级时序信号204-1，204-2，204-3…204-n中的相应级时序信号204。

在示例操作中，振铃信号208在多个延迟级202-1，202-2，202-3…202-n上传播，并且被反馈回以实现环形拓扑。一旦每个电压确定周期(例如，由通过环的振铃信号208触发)，基于电压直方图电路200正在经历的当前电压电平104来触发延迟级202。例如，如果当前电压电平是第三电压电平104-3，则触发第三延迟级202-3。响应于这种触发，第三延迟级202-3断言第三级时序信号204-3。第三延迟级202-3还向第三计数器206-3提供断言的第三级时序信号204-3。响应于第三级时序信号204-3被断言，第三计数器206-3递增第三计数器值106-3(例如，“+1”)。在随后的电压确定周期中，因此在通过多个延迟级202-1，202-2，202-3…202-n的振铃信号208的另一触发中，计数器206基于当前电压电平104来递增相应计数器值106。参考图3，对振铃信号208的示例实现方式及其传播特性进行描述。

图3图示了电压直方图电路200的另一示例实现方式。多个延迟级202-1，202-2，202-3…202-n建立第一信令路径302和第二信令路径304。第一信令路径302提供取决于电压的第一传播速度306。第二信令路径304提供取决于电压的第二传播速度308。电压直方图电路200还包括控制电路316，该控制电路耦合到多个延迟级202-1…202-n的链式布置。振铃信号208包括至少两个部分：第一信号312和第二信号314。振铃信号208的从最后一个延迟级(诸如“第n”个延迟级202-n)延伸到控制电路316的部分被标记为环回信号310。环回信号310代表振铃信号208的反馈部分。

在示例实现方式中，第一信号312以第一传播速度306沿着第一信令路径302传播，而第二信号314以第二传播速度308沿着第二信令路径304传播。第一传播速度306和第二传播速度308均取决于电压。例如，传播速度可以取决于电压直方图电路200当前正在其下操作的电压电平104。由于传播速度差异，所以信号在一个信令路径上的传播比信号在另一信令路径上的传播快。比如，第一传播速度306可以比第二传播速度308慢。因此，在这种情况下，第二信号314在第二信令路径304上的传播比第一信号312在第一信令路径302上的传播快。

通常，在电压直方图电路200的示例操作中，控制电路系统316在不同时间发射第一信号312和第二信号314。控制电路系统316相对于第一信号312沿着第一信令路径302的传播的第一开始，延迟第二信号314沿着第二信令路径304的传播的第二开始。因为第一信号312和第二信号314分别以不同速度在第一信令路径302和第二信令路径304上传播，所以这两个信号在不同的相对时间到达不同的延迟级，这些不同的相对时间也沿着链式布置而变化。每个相应延迟级202基于相应延迟级202处第一信号312和第二信号314之间的相对到达时间来断言相应级时序信号204。进一步地，因为第二信号314比第一信号312传播得更快，所以沿着多个延迟级202-1…202-n的链式布置，第二信号314最终超越第一信号312。

更具体地，控制电路系统316延迟更快信号的发射，该更快信号在本文中是第二信号314。因此，首先发起第一信号312以第一传播速度306沿着第一信令路径302的第一传播。此后，控制电路316发起第二信号314以第二传播速度308沿着第二信令路径304的第二传播。因为第二传播速度308比第一传播速度306快，所以第二信号314最终在某个延迟级202处赶上第一信号312。假设第二信号314在第一信号312之前到达第三延迟级202-3。作为这种相对到达次序的结果，第三延迟级202-3断言对应的第三级时序信号204-3。响应于断言的第三级时序信号204-3，第三计数器206-3递增第三计数器值106-3。

因为第一传播速度306和第二传播速度308取决于当前电压电平104，所以多个延迟级202-1，202-2，202-3…202-n中的每个延迟级202分别与多个电压电平104-1，104-2，104-3…104-n中的电压电平104相对应(如图2所示)。因此，沿着多个延迟级202-1…202-n的链状布置的第二信号314赶上第一信号312的位置与相对电压电平104相对应，该相对电压电平104与多个电压电平104-1，104-2，104-3…104-n的其他实例不同。下文对不同延迟级和不同相对电压电平之间的这种关系进行进一步描述。通过使用两个传播信号，电压直方图电路200可以在每个电压确定周期或通过多个延迟级202-1…202-n的链式布置的振铃信号208进行每次循环时进行电压电平测量。

图4图示了电压直方图电路200的另一示例实现方式。在图4中，第一信令路径302包括多个第一缓冲器，而第二信令路径304包括多个第二缓冲器。沿着多个延迟级202-1，202-2，202-3…202-n的链式布置，每个相应延迟级202处包括相应第一缓冲器402和相应第二缓冲器404。控制电路316包括使能电路406和信号延迟电路408，以控制通过电压直方图电路200的信号的流动。

多个延迟级202-1…202-n的每个第一缓冲器402有助于沿着第一信令路径302创建第一信号312的第一传播速度306。同样，多个延迟级202-1…202-n的每个第二缓冲器404有助于沿着第二信令路径304创建第二信号314的第二传播速度308。本文中参考图5、图7和图8，尤其关于建立与电压有关的传播速度，对第一缓冲器402和第二缓冲器404的示例进行进一步描述。

如所图示的，控制电路316包括使能电路406和信号延迟电路408。使能电路406耦合到信号延迟电路408。使能电路406接收使能信号410和环回信号310。使能电路406产生第一信号312并且将第一信号312提供给信号延迟电路408和第一信令路径302两者。信号延迟电路408从使能电路406接收第一信号312并且产生第二信号314。信号延迟电路408将第二信号314提供给第二信令路径304。控制电路316基于使能信号410来发起振铃信号208沿着多个延迟级202-1，202-2，202-3…202-n的链式布置的循环。

更具体地，使能电路406控制振铃信号208是否正在循环，因此控制电压直方图电路200作为电压直方图传感器是否正在检测不同的电压电平。例如，如果未断言使能信号410，则使能电路406防止振铃信号208传播。另一方面，响应于断言的使能信号410，使能电路406在第一延迟级202-1的第一缓冲器402处发起第一信号312沿着第一信令路径302的第一传播。从而，使能信号406响应于接收到环回信号310而发送另一电压改变(例如，从高到低或从低到高)作为第一信号312的一部分。

控制电路系统316通常被配置为在不同时间分别沿着第一信令路径302和第二信令路径304发射第一信号312和第二信号314。信号延迟电路408提供用于相对于第一信号312的第一传播的发起来延迟第二信号314的第二传播的发起的功能。为此，信号延迟电路408通过提供例如可编程的可变延迟时段来实现延迟时段。响应于第一信号312的接收，信号延迟电路408启动与延迟时段相对应的计时器。在延迟时段到期之后，信号延迟电路408在第一延迟级202-1的第二缓冲器404处启动第二信号314沿着第二信令路径304的第二传播。延迟时段可以是可调整的，以应对不同的感兴趣电压电平范围、当前工作参数等。参照图6，对使能电路406和信号延迟电路408的示例部件进行描述。

图5总体上以500图示了图4的多个延迟级202-1…202-n的链式布置的延迟级202的示例实现方式。如所示出的，延迟级202包括第一缓冲器402、第二缓冲器404、以及到达时间检测电路506。第一缓冲器402接收第一信号312，减慢第一信号312跨越第一缓冲器402的遍历，然后输出第一信号312用于发送到随后的连续延迟级(图5中未示出)。第一缓冲器402通过在第一信号312遍历第一缓冲器402的同时使第一延迟时间502流逝来减慢第一信号312的遍历。在第一延迟时间502之后，第一缓冲器402发送第一信号312。第二缓冲器404接收第二信号314，减慢第二信号314跨越第二缓冲器404的遍历，然后输出第二信号314用于发送到同一随后的连续延迟级(图5中未示出)。第二缓冲器404通过在第二信号314遍历第二缓冲器404的同时使第二延迟时间504流逝来减慢第二信号314的遍历。在第二延迟时间504之后，第二缓冲器404发送第二信号314。第二延迟时间504比第一延迟时间502短，使得第二信号314可以比第一信号312更快地传播。

到达时间检测电路506耦合到第一缓冲器402和第二缓冲器404。第一缓冲器402传输具有第一延迟时间502的第一信号312，然后将第一信号312提供给该时间到达检测电路506。第二缓冲器404传输具有第二延迟时间504的第二信号314，然后将第二信号314提供给到达时间检测电路506。因此，到达时间检测电路506从第一缓冲器402接收第一信号312，并且从第二缓冲器404接收第二信号314。基于第一信号312和第二信号314，到达时间检测电路506确定哪个信号首先到达延迟级202、一个信号是否在另一信号之后到达、第二信号314是否在第一信号312之前到达、它们的某种组合等等。

到达时间检测电路506基于相对到达时间检测来产生级时序信号204。因此，级时序信号204指示延迟级202处第一信号312和第二信号314之间的相对到达时间。例如，如果第二信号314在第一信号312之前到达延迟级202，到达时间检测电路506可以断言级时序信号204。下文参考图7，对到达时间检测电路506以及两个缓冲器的示例实现方式进行描述。尽管到达时间检测电路506在延迟级202内进行缓冲之后接收第一信号312和第二信号314，但是到达时间检测电路506可以可替代地在由第一缓冲器402和第二缓冲器404进行内部缓冲之前接收信号中的一个或多个信号。

图6图示了电压直方图电路200(例如，图3和图4)的控制电路316的示例实现方式。控制电路系统316包括使能电路406和信号延迟电路408。如参照图4所描述的，使能电路406接收使能信号410和环回信号310，并且基于其来产生第一信号312。向第一延迟级202-1和信号延迟电路408提供第一信号312。因此，信号延迟电路408除了可编程延迟长度信号606之外还接收第一信号312。基于第一信号312和可编程延迟长度信号606，信号延迟电路408在延迟时段612之后输出第二信号314。信号延迟电路408将第二信号314提供给第一延迟级202-1。

在一些示例实现方式中，以逻辑一或高电压值来断言信号。在这种场景下，可以使用至少一个NAND门602来实现使能电路406。根据逻辑NAND操作，如果使能信号410被断言，则NAND门602驱动第一信号312以具有与环回信号310的值相对的值。因此，在每个电压确定周期内每次通过一系列多个延迟级202-1，202-2，202-3…202-n(例如，图3和图4)传播或循环之后，第一信号312使值翻转(例如，从“0”到“1”，反之亦然)。

使能电路406将第一信号312供应给信号延迟电路408。信号延迟电路408包括多路复用器604(Mux)和多个延迟线610-1，610-2，610-3和610-4。多路复用器604包括四个输入、一个控制输入、以及一个输出。第一信号312耦合到多个延迟线610-1，610-2，610-3和610-4中的每个延迟线。每个延迟线610可以包括一个或多个延迟缓冲器608，为了清楚起见，其中仅一些缓冲器用附图标记“608”明确表示。第一延迟线610-1不包括延迟缓冲器。第二延迟线610-2包括三个延迟缓冲器608。第三延迟线610-3包括六个延迟缓冲器608。第四延迟线610-4包括九个延迟缓冲器608。

每个延迟缓冲器608使第一信号312在信号延迟电路408内的传播减慢或延迟一个延迟单元。因此，第二延迟线610-2使第一信号312延迟三个延迟单元。第三延迟线610-3使第一信号312延迟两倍于第二延迟线610-2，并且第四延迟线610-4使第一信号312延迟三倍或九个延迟单元。多个延迟线610-1，610-2，610-3和610-4中的每个延迟线耦合到多路复用器604的四个输入中的一个输入。可编程延迟长度信号606耦合到多路复用器604的控制输入。通过四个单独的延迟线610-1，610-2，610-3和610-4，可以使用比如两个位线来实现可编程延迟长度信号606。多路复用器604的输出提供第二信号314。

在操作中，可编程延迟长度信号606的值使用多路复用器604从多个延迟线610-1，610-2，610-3和610-4中有效地选择延迟线610，从而确定信号延迟电路408的延迟时段612。通过选择形成四个图示的延迟线的一部分的零个、三个、六个或九个延迟缓冲器，该示例中的延迟时段612可以持续零个、三个、六个或九个延迟单元。通常，延迟时段612可以被编程为时间长度，该时间长度使得第一信号312能够在最高电压电平下被第二信号314超越之前传播通过大多数延迟级，以增加电压电平粒度。因此，基于可编程延迟长度信号606的值，多路复用器604选择四个延迟线610-1，610-2，610-3和610-4中的一个延迟线。因此，多路复用器604输出第二信号314作为已经被选定的延迟时段612延迟的第一信号312的版本。

尽管在图6中示出了并且上文描述了四个延迟线610-1，610-2，610-3和610-4以实现不同的延迟时段，但是更多或更少的延迟线可以可替代地被实现为信号延迟电路408的一部分以实现更多或更少的不同延迟时段。此外，尽管每个延迟线610包括一定数目的延迟缓冲器(例如，零个、三个、六个或九个)，但是可以可替代地实现每个延迟线610不同数目的延迟缓冲器。

图7总体上以700处图示了例如图4的多个延迟级202-1，202-2，202-3…202-n的延迟级202的另一示例实现方式。本文中，第一传播速度306的电压依赖性和第二传播速度308的电压依赖性由具有不同相应阈值电压的第一缓冲器402和第二缓冲器404产生。为了描述第一缓冲器402和第二缓冲器404如何影响单个延迟级202内的信号时序，第一信号312和第二信号314分成两部分。第一信号312包括第一缓冲器402之前的传入第一信号702和第一缓冲器402之后的传出第一信号706。第二信号314包括第二缓冲器404之前的传入第二信号704和第二缓冲器404之后的传出第二信号708。在图7中，到达时间检测电路506(图5)被实现为触发器710。

在示例实现方式中，第一缓冲器402具有第一阈值电压，而第二缓冲器404具有第二阈值电压。第一阈值电压例如比第二阈值电压相对较高。因此，第一缓冲器402的第一阈值电压在本文中被称为较高阈值电压(较高Vt)，而第二缓冲器404的第二阈值电压在本文中被称为较低阈值电压(较低Vt)。在图7中，触发器710被实现为具有“D”输入或数据输入、“Q”输出和时钟输入的“DQ”触发器。然而，可替代地，可以实现其他触发器类型。

如所示出的，第一缓冲器402的第一输入接收传入第一信号702。第一缓冲器402的第一输出在第一延迟时间502之后提供传出第一信号706，其基于较高阈值电压(更高Vt)。第二缓冲器404的第二输入接收传入第二信号704。第二缓冲器404的第二输出在第二延迟时间504之后提供传出第二信号708，第二延迟时间504基于较低阈值电压(较低Vt)。触发器710的数据输入接收传出第一信号706，并且触发器710的时钟输入接收传出第二信号708。触发器710的输出提供级时序信号204。因此，当由传出第二信号708触发触发器710的时钟输入时，级时序信号204的值基于传出第一信号706的值。

现在，还参考图3、图4和图6，对示例操作进行描述。第一信号312具有第一传播速度306，由于与第二缓冲器404的较低阈值电压相比较第一缓冲器402的阈值电压较高，所以该第一信号312的第一传播速度306比第二信号314的第二传播速度308慢。(下文参考图8的曲线，对不同阈值电压对相对信号传播速度的影响进行描述)。由于不同的阈值电压，所以与第二信号314沿着第二信令路径304的传播相比，第一信号312沿着第一信令路径302的传播更慢。然而，由于信号延迟电路408所建立的延迟时段612，所以第一信号312相对于第二信号314被提供了“领先”。因为每个延迟级202的每个第二缓冲器404的较低的阈值电压，所以第二信号314在第一信号312上获得增益。最终，第二信号314赶上第一信号，甚至沿着多个延迟级202-1…202-n的链式布置超过第一信号312。

触发器710提供用于响应于第二信号314在第一信号312之前到达相应延迟级202来断言相应级时序信号204的功能。为此，触发器710检测在哪个延迟级202，第二信号314基于一个或多个信号值赶上第一信号312或已经超过第一信号312。在第一场景中，在所图示的延迟级202处，第一信号312仍在第二信号314的前面。因此，当用于传出第二信号708的电压改变到达以经由时钟输入触发触发器710时，第一信号706已经采用了当前电压确定周期内的当前值。通过该第一场景，触发器710的输出提供级时序信号204的当前值。

相比之下，对于第二场景，第二信号314赶上第一信号312，因此在第一信号312到达第一缓冲器402的输出之前，到达第二缓冲器404在所图示的延迟级202处的输出。因此，当传出第二信号708的电压改变到达以经由触发器710的时钟输入来触发触发器710时，传出第一信号706仍然具有先前电压确定周期内的先前值。通过第二场景，触发器710的输出提供级时序信号204的先前值。

在这两种场景中，延迟级202提供级时序信号204的值，该值指示第一信号312和第二信号314之间的相对到达时间。例如，在每个延迟级202处输出两个信号在当前电压确定周期内的当前值，对于该延迟级，第一信号312仍领先于第二信号314。然而，在每个延迟级202处输出两个信号在先前电压确定周期内的先前值，对于每个延迟级202，第二信号314已赶上第一信号312。下文参考图9，对一种标识最早延迟级202的技术进行描述，在该延迟级202处，第二信号314赶上第一信号312，因此该延迟级202与当前电压电平104相对应。

图8描绘了曲线图集合800，其图示了具有不同阈值电压的电路的示例场景。曲线图集合800的上半部分包括多电压曲线图802，而下半部分包括第一电压曲线图812、第二电压曲线图814、以及第三电压曲线图816。曲线图集合800共同图示了缓冲器具有两个不同阈值电压的缓冲器如何可以在缓冲器中建立两个不同的延迟时间。通过将具有两个不同阈值电压的缓冲器分别分配给两个不同的信令路径，这两个不同的延迟时间产生两个不同的信令路径的两个不同的传播速度。

对于多电压曲线图802，水平轴或横坐标轴代表晶体管的栅极和源极之间的电压、或Vgs轴804。垂直轴或纵坐标轴代表通过晶体管的漏极的电流、或Id轴806。在一些实现方式中，栅极至源极电压(Vgs)代表最小电压差，在该最小电压差下，可观或足够的电流可以在源极端子和漏极端子之间流动。给定栅极、源极和漏极晶体管部件，曲线图集合800属于场效应晶体管(FET)。然而，该原理也适用于其他电路部件，其包括其他晶体管类型，诸如双极结型晶体管(BJT)。跨越晶体管的栅极端子和源极端子的三个不同电压差在多电压曲线图802中被标记，并且用垂直虚线指示：第一电压(V1)、第二电压(V2)、以及第三电压(V3)。

描绘了跨越多电压曲线图802的两个阈值电压(Vt)曲线。实曲线代表较低阈值电压曲线(较低Vt)。虚曲线代表较高阈值电压曲线(较高Vt)。在较高阈值电压曲线上方绘制了较低阈值电压曲线。该绘制指示在任何给定栅极到源极电压(Vgs)电平下，阈值电压曲线越低，漏极电流(Id)电平就越高。因此，与具有较高阈值电压(较高Vt)的另一缓冲器相比较，具有较低阈值电压(较低Vt)的一个缓冲器被较早打开，或者在任何给定电压电平下具有更多电流流动。

然而，如从多电压曲线图802显而易见的，较高阈值电压和较低阈值电压之间的漏极电流(Id)差随着Vgs电压电平的增加而减小。如所示出的，电流差在第一电压(V1)和第二电压(V2)之间减小，并且在第二电压(V2)和第三电压(V3)之间再次减小。由这些不同的电压电平对信令产生的时间影响用曲线图集合800的下半部分中的三个曲线图说明。通常，这三个较低曲线图图示了在更快信号沿着多个延迟级202-1…202-n的链式布置赶上较慢信号之前，流逝了多少时间。

第一电压曲线图812与第一电压(V1)相对应，第二电压曲线图814与第二电压(V2)相对应，第三电压曲线图816与第三电压(V3)相对应。曲线图812，814和816中的每个曲线图具有相同的轴。所图示的轴是：水平时间轴或横坐标时间轴808和垂直级轴或纵坐标级轴810。每个曲线图包括两个线，其中每个线描绘了随着时间的流逝信号通过越来越多的延迟级的移动。在每个曲线图中，实线代表在信令路径上传播的信号，该信令路径由具有相对较低阈值电压(较低Vt)的多个缓冲器形成。虚线代表在信令路径上传播的信号，该信令路径由具有相对较高阈值电压(较高Vt)的多个缓冲器形成。因此，流过较低Vt缓冲器的信号的实线比流过较高Vt缓冲器的信号的虚线更陡峭或具有更大的斜率。

然而，两个线之间的相对陡度或两个斜率之间的差在曲线图之间从左到右减小。如第一电压曲线图812所示，实线和虚线在第一点处相交，该第一点与第一特定时间和第一特定延迟级相对应。在第二电压曲线图814中，实线和虚线在第二点相交，该第二点与第二稍后时间和第二稍后延迟级相对应。在第三电压曲线图816中，实线和虚线在第三点处相交，该第三点与第三甚至更晚时间和第三甚至更晚延迟级相对应。

通过查看曲线图集合800，显而易见的是，随着电压从第一电压(V1)增加到第二电压(V2)，然后再增加到第三电压(V3)，在较快的信号超越较慢的信号之前，信号在越来越长的时间内行进到越来越远的延迟级。较快的信号与较低的阈值电压(较低Vt)相对应，而较慢信号于较高的阈值电压(较高Vt)相对应。因此，在诸如第一电压(V1)之类的相对较低的电压电平下，较快的信号可以相对较快地赶上较慢的信号。相比之下，在诸如第三电压(V3)之类的相对较高的电压电平下，较快的信号(在时间和延迟级数方面)要花费更长来赶上较慢的信号。因此，更快的信号(例如，第二信号314)赶上较慢的信号(例如，第一信号312)的延迟级202随着电压电平104增加而位于沿着多个延迟级202-1…202-n的链式布置的更远处。

图9图示了电压直方图电路200的另一示例实现方式，其包括多个门902-1，902-2，902-3…902-n。多个门902-1，902-2，902-3……902-n分别耦合在多个延迟级202-1，202-2，202-3…202-n与多个计数器206-1，206-2，206-3…206-n之间。如所图示的每个延迟级202处的两个三角形和一个正方形所指示的，图9中的多个延迟级202-1…202-n与图7的示例实现方式相对应。然而，可以以备选方式来实现延迟级。如所示出的，每个门902可以被实现为例如异或门(XOR门)。然而，在其他实现方式中，可以使用不同类型的门、多个门等来实现多个门902-1…902-n中的每个门902。

如所图示的，每个相应门902耦合到相应延迟级202以接收相应级时序信号204。每个相应门902还耦合到与相应延迟级连续串联耦合的另一延迟级202，以便还从另一延迟级202接收另一级时序信号204。因此，每个门902在其两个输入处从两个不同的但连续的延迟级接收两个级时序信号。基于这两个级时序信号，每个门902在其输出处产生门控级时序信号904。例如，第二门902-2接收第一级时序信号204-1和第二级时序信号204-2，并且产生第二门控级时序信号904-2。

因此，多个门902-1，902-2，902-3…902-n中的每个相应门902生成多个门控级时序信号904-1，904-2，904-3…904-n的相应门控级时序信号904。多个门902-1，902-2，902-3…902-n中的每个门902将多个门控级时序信号904-1，904-2，904-3…904-n的相应门控级时序信号904提供给多个计数器206-1，206-2，206-3…206-n中的相应计数器206。本文中，门控级时序信号904是指已经被处理或路由通过至少一个门902的级时序信号204。第一门902-1还接收与低值或高值相关的电压906，使得如果第一级时序信号204-1指示第二信号314已经在第一延迟级202-1赶上了第一信号312，则第一门902-1断言第一门控级时序信号904-1。

接下来，对多个门902-1，902-2，902-3…902-n的操作进行描述。在图7的延迟级202的上下文中，对电压直方图电路200的周期性进行描述，该图7描绘了传入信号和传出信号。更具体地，参考图6和图7，对在连续的电压确定周期之间在高值和低值之间交替的电压值链的创建进行描述。在任何给定的电压确定周期中，一旦第二信号314赶上第一信号312，则传出第二信号708使触发器710触发以便输出前一电压确定周期的电压值。因为使能电路406的NAND门602，沿着信令路径传播的值使每个电压确定周期翻转。采用多个门902-1，902-2，902-3…902-n来确保第二信号314赶上第一信号312的最早延迟级202使对应计数器206递增相关联的计数器值106，而把其他后续计数器206排除在递增其计数器值之外。

为了使得最早计数器206沿着多个延迟级202-1…202-n的链式布置能够递增相关联的计数器值106，每个相应门902都要考虑相应级时序信号204的值和连续(例如，如所示出的先前)级时序信号204的值。通过每个门902的XOR门实现方式，实现逻辑XOR操作。因而，如果两个相邻级时序信号具有不同的值，则相应门控级时序信号904被断言，但是如果两个相邻级时序信号具有相同的值，则不被断言。例如，如果第二信号314在第二延迟级202-2处赶上第一信号312，则第二门902-2接收具有不同的值的两个级时序信号(例如，第一级时序信号204-1和第二级时序信号204-2)。然而，后续门(诸如第三门902-3)接收具有相同值的两个级时序信号，因此没有断言后续门控级时序信号。这样，最早计数器206的计数器值106递增，但是其他计数器值不变。

图10图示了电压直方图电路200的另一示例实现方式。在该示例中，电压直方图电路200包括用于实现电压确定周期的可编程频率的电路。每个电压确定周期是第一信号312和第二信号314通过多个延迟级202-1，202-2，202-3…202-n的链式布置的一个遍次。因此，每个电压确定周期包括一个计数器值106在相关联的计数器206处的递增，以及环回信号310从最后延迟级202到第一延迟级202-1或到控制电路316(例如，图4和图6)的反馈。然而，电压确定周期中的最后延迟级202可以是可编程的，从而改变电压确定周期出现的频率，如参考图10所解释的。

如图10所示的电压直方图电路200的示例实现方式与图9的示例实现方式类似。然而，在图10中，在多个延迟级202-1…202-n的链式布置上方描绘了实现可编程操作频率的部件。如所示出的，该实现方式包括具有多个输入和一个输出的多路复用器1004、多个延迟级处的多个分接节点1008-1，1008-2和1008-3、以及多个环回信号310-1，310-2和310-3。换而言之，代替图4所描绘的单个环回信号310，多个环回信号分别耦合在多个不同的分接节点与多路复用器1004的多个输入之间。

具体地，第一分接节点1008-1设置在第一延迟级202-1处，第二分接节点1008-2设置在第三延迟级202-3处，并且第三分接节点1008-3设置在“第n个”延迟级202-n处。每个分接节点1008与沿着第一信号312在其上传播的第一信令路径的相应延迟级202的输出节点相对应。然而，分接节点可以与延迟级的链式布置的不同节点相对应。同样，可以可替代地实现不同数目的环回信号。进一步地，分接节点可以设置在与本文中所描述的延迟级不同的延迟级处。

如图10所示，第一环回信号310-1、第二环回信号310-2、以及第三环回信号310-3分别耦合在第一分接节点1008-1、第二分接节点1008-2、以及第三分接节点1008-3与多路复用器1004的第一输入、第二输入、以及第三输入之间。多路复用器1004基于可编程频率信号1006来产生选择的环回信号1002，该可编程频率信号1006选择耦合到多路复用器1004的输入的环回信号中的一个环回信号。然后，选择的环回信号1002被反馈给控制电路316(图10中未示出)。如果第一延迟级202-1要是给定电压确定周期内的最后一个延迟级，则多路复用器1004被编程为选择第一环回信号310-1。如果第三延迟级202-3要是给定电压确定周期内的最后一个延迟级，则多路复用器1004被编程为选择第二环回信号310-2。并且如果“第n”延迟级202-n要是给定电压确定周期内的最后一个延迟级，则多路复用器1004被编程为选择第三环回信号310-3。

因此，多路复用器1004可以使用不同的环回信号来选择第一信号312和第二信号314遍历每个电压确定周期的若干个遍历的延迟级。这可以通过选择多个分接节点1008-1，1008-2和1008-3中的分接节点1008以改变第一信令路径302和第二信令路径304(例如，图4)的长度来实现。多路复用器1004和多个环回信号310-1，310-2和310-3提供了用于通过针对环回信号310选择性地改变沿着多个延迟级202-1…202-n的链式布置的分接节点1008来调整电压确定周期的频率的功能。

如上文所描述的，每个延迟级202或计数器206与电压电平104相对应。因此，每个相关联的计数器值106代表对应电压电平104的出现次数。给定电压电平104的电压值可以通过执行校准过程来确定。为了校准电压直方图电路200，一系列不同的已知电压被施加到电压直方图电路200。对于每个已知电压，在等待时段之后，读出第一分接的值。然后，通过基于已知电压对分接值进行插值来计算电压电平。

以下伪代码提供了示例校准流程：

其中使用以下等式确定电压电平：

V＝interp(Tap,Vdd,T)；％将分接转换为电压。

图11是图示了用于生成电压直方图的示例过程1100的流程图。以一组框1102-1108的形式描述过程1100，这些框指定了可以执行的操作。然而，对于可以以备选次序或完全或部分重叠的方式来实现操作，操作不一定限于图11所示或本文中所描述的次序。电压直方图电路200(例如，图2、图3、图4、图9、或图10)可以执行由过程1100的所示的框代表的操作。更具体地，过程1100的操作可以由多个延迟级202-1，202-2，202-3…202-n；多个计数器206-1，206-2，206-3…206-n；或多个门902-1、902-2、902-3…902-n执行。

在框1102处，第一信号以基于当前电压电平的第一传播速度沿着第一信令路径传播。例如，电压直方图电路200可以以基于当前电压电平104的第一传播速度306沿着第一信令路径302传播第一信号312。比如，第一信号312可以沿着第一信令路径302遍历多个延迟级202-1…202-n中的每个延迟级的第一缓冲器402，其中该第一缓冲器402的阈值电压相对较高。

在框1104处，第二信号以基于当前电压电平的第二传播速度沿着第二信令路径传播，其中第二传播速度比第一传播速度快。例如，电压直方图电路200可以以基于当前电压电平104的第二传播速度308沿着第二信令路径304传播第二信号314。在传播期间，第二信号314可以沿着第二信令路径304遍历多个延迟级202-1…202-n中的每个延迟级中的第二缓冲器404，其中第二缓冲器404的阈值电压相对较低。在本文中，因为每个第二缓冲器404的阈值电压比每个第一缓冲器402的阈值电压低，所以第二传播速度308比第一传播速度306快。

在框1106处，检测在多个延迟级的每个延迟级处第一信号和第二信号之间的相对到达时间。例如，电压直方图电路200可以检测多个延迟级202-1，202-2，202-3…202-n的每个延迟级202处第一信号312和第二信号314之间的相对到达时间。为此，新到达的第二信号314可以触发触发器710以锁存第一信号312的值，以检测该值是否与电压直方图电路200周围的电压确定周期的当前值或先前值相对应。

在框1108处，基于检测来跟踪多个电压电平的出现。例如，电压直方图电路200可以基于相对到达时间的检测来跟踪随时间的推移多个电压电平104-1，104-2，104-3…104-n的出现次数112-1，112-2，112-3…112-n。每当电压直方图电路200在某个跟踪周期内检测到相应电压电平104时，与相应电压电平104相对应的计数器206可以比如递增相关联的计数器值106。

框1102处的第一信号传播的示例实现方式可以包括：使用多个第一半导体器件来传播第一信号312，该多个第一半导体器件被配置为在给定电压电平下相对较慢地操作。框1104处的第二信号传播的示例实现方式可以包括：使用多个第二半导体器件来传播第二信号314，该多个第二半导体器件被配置为在给定电压电平下相对较快地操作。第一半导体器件和第二半导体器件可以使用比如具有上文参考图7和图8所描述的不同阈值电压的晶体管来实现。

框1106处的检测的示例实现方式可以包括：检测多个延迟级202-1，202-2，202-3…202-n的每个延迟级202处第二信号314是否比第一信号312更早到达。可以被实现为触发器710的到达时间检测电路506可以基于当触发器710的时钟输入被触发时输出的信号值来检测两个信号之间的相对到达时间。框1106处的检测还可以包括：基于相应延迟级202处的第一信号312的第一值(例如，“0”或“1”)和第二信号314的第二值(例如，改变值)来在相应延迟级202处生成相应级时序信号204。

框1108处的跟踪的示例实现可以包括：基于多个电压确定周期内的多个延迟级202-1，202-2，202-3…202-n的每个延迟级202处的相对到达时间，通过创建分别代表多个电压电平104-1，104-2，104-3…104-n中的对应电压电平的多个出现次数112-1，112-2，112-3…112-n的多个计数器值106-1，106-2，106-3…106-n来生成直方图102的不同电压的频率数据。框1108处的跟踪还可以包括：沿着多个延迟级202-1…202-n的链式布置确定第二信号314超越第一信号312的最早延迟级202。

过程1100的示例实现方式还可以包括：改变电压确定周期的频率的操作。为此，可以改变第一信号312或第二信号314被环回的频率，以开始分别沿着第一信令路径302或第二信令路径304的另一传播。这可以通过使用多路复用器1004从多个分接节点1008-1，1008-2和1008-3中进行选择来实现，这些分接节点1008-1，1008-2和1008-3分布在沿着多个延迟级202-1…202-n的链式布置的不同位置处。

图12描绘了示例电子设备1202，该示例电子设备1202包括具有多个核的集成电路1210(IC)。如所示出的，除了集成电路1210之外，电子设备1202还包括天线1204、收发器1206、以及用户输入/输出接口1208。集成电路1210或其核的图示示例包括微处理器1212、集成电路1210、图形处理单元1214(GPU)、存储器阵列1216、以及调制解调器1218。在一个或多个实现方式中，本文中所描述的用于电压直方图生成的电路和技术可以由集成电路1210实现。例如，作为整体的集成电路1210或其各个核可以包括电压直方图电路200，或者可以使用如本文中所描述的生成的电压直方图具有裕度。

电子设备1202可以是移动设备或电池供电设备或固定设备，其被设计为由电网供电。电子设备1202的示例包括服务器计算机、网络交换机或路由器、数据中心的刀片、个人计算机、台式计算机、笔记本或膝上型计算机、平板计算机、智能电话、娱乐设施、以及可穿戴式计算设备(诸如智能手表、智能眼镜或衣服)。电子设备1202还可以是具有嵌入式电子装置的设备或其一部分。具有嵌入式电子装置的电子设备1202的示例包括乘用车、工业设备、冰箱或其他家用电器、无人驾驶飞机或其他无人机(UAV)、以及电动工具。

对于具有无线能力的电子设备，电子设备1202包括天线1204，其耦合到收发器1206以使得能够接收或传输一个或多个无线信号。集成电路1210可以耦合到收发器1206，以使得集成电路1210能够访问所接收的无线信号或提供无线信号以经由天线1204进行传输。所示的电子设备1202还包括至少一个用户输入/输出接口1208。该用户输入/输出接口1208的示例包括键盘、鼠标、麦克风、触敏屏、相机、加速计、触觉机构、扬声器、显示屏、以及投影仪。

集成电路1210可以包括例如微处理器1212、图形处理单元1214、存储器阵列1216、调制解调器1218等的一个或多个实例。集成电路1210的不同部分或处理核可以单独通电或断电。微处理器1212可以用作中央处理单元(CPU)或其他通用处理器。图形处理单元1214可以尤其适于处理视觉相关数据以供显示。存储器阵列1216存储用于微处理器1212或图形处理单元1214的数据。用于存储器阵列1216的示例性存储器类型包括随机存取存储器(RAM)，诸如动态RAM(DRAM)或静态RAM(SRAM)；以及闪存等等。调制解调器1218对信号进行解调以提取编码信息，或者对信号进行调制以将信息编码为信号。集成电路1210可以包括除所示的那些部件之外的附加或备选部件，诸如I/O接口，传感器(诸如加速度计)、收发器或接收器链的另一部分、定制或硬编码处理器(诸如专用集成电路(ASIC))等等。

集成电路1210还可以包括片上系统(SOC)。SOC可以集成足够数目的不同类型的部件，以使得SOC能够可以使用一个芯片来至少主要提供作为笔记本计算机、移动电话或其他电子装置的计算功能。SOC的部件或通常集成电路1210可以被称为核或电路块。如果不用，则SOC的核或电路块可能会掉电。核或电路块的示例除了图12中所示的那些之外，还包括电压调节器、主存储器或高速缓冲存储器块、存储器控制器、通用处理器、密码处理器、视频或图像处理器、矢量处理器、无线电、接口或通信子系统、无线控制器、或显示控制器。这些核或电路块中的任一个(诸如处理或GPU核)还可以包括多个内部核或电路块。

除非上下文另有指出，否则本文中使用“或”一词可以被视为使用“包含性或”、或准许包括或应用由“或”一词链接的一个或多个项(例如，短语“A或B”可以解释为仅准许“A”、仅准许“B”、或准许“A”和“B”两者)的术语。进一步地，本文中所讨论的附图和术语中表示的项可以指示一个或多个项或术语，因此在本书面描述中可以互换引用项或术语的单数形式或复数形式。最后，尽管已经用特定于结构特征或方法操作的语言对主题进行了描述，但是应当理解，所附权利要求书中定义的主题不必限于上文所描述的特定特征或操作，其包括不一定限于布置特征的组织或执行操作的次序。

Claims (30)

1.一种集成电路，包括：

控制电路，被配置为控制第一信号在第一信令路径上的传播和第二信号在第二信令路径上的传播；

多个延迟级，被串联耦合，所述多个耦合级包括：

所述第一信令路径，被配置为以第一传播速度传播所述第一信号，所述第一传播速度取决于电压；

所述第二信令路径，被配置为以第二传播速度传播所述第二信号，所述第二传播速度取决于电压，所述第一传播速度比所述第二传播速度相对较慢；以及

多个到达时间检测电路，所述多个延迟级中的每个相应延迟级包括相应到达时间检测电路，所述相应到达时间检测电路被配置为生成相应级时序信号，所述相应级时序信号指示所述相应延迟级处的所述第一信号和所述第二信号之间的相对到达时间；以及

多个计数器，其分别耦合到所述多个延迟级，每个相应计数器具有相应计数器值并且被配置为响应于所述相应级时序信号而递增所述相应计数器值。

2.根据权利要求1所述的集成电路，其中所述控制电路包括信号延迟电路，所述信号延迟电路被配置为相对于所述第一信号沿着所述第一信令路径的传播的第一开始，延迟所述第二信号沿着所述第二信令路径的传播的第二开始。

3.根据权利要求2所述的集成电路，其中所述信号延迟电路被配置为提供可编程的可变延迟时段。

4.根据权利要求1所述的集成电路，其中：

所述多个延迟级的每个相应延迟级的所述相应到达时间检测电路被配置为：响应于所述第二信号在所述第一信号之前到达所述相应延迟级，来断言所述相应级时序信号；以及

所述多个计数器中的每个相应计数器被配置为：响应于所述相应级时序信号被断言而递增所述相应计数器值。

5.根据权利要求1所述的集成电路，其中所述多个延迟级中的延迟级包括：

第一缓冲器，沿着所述第一信令路径被设置，所述第一缓冲器具有第一阈值电压；

第二缓冲器，沿着所述第二信令路径被设置，所述第二缓冲器具有第二阈值电压；以及

所述第一阈值电压比所述第二阈值电压相对较高。

6.根据权利要求5所述的集成电路，其中每个相应延迟级的所述相应到达时间检测电路包括：

触发器，耦合到所述第一信令路径和所述第二信令路径，所述触发器包括被配置为产生用于所述相应延迟级的所述相应级时序信号的输出。

7.根据权利要求6所述的集成电路，其中所述触发器包括：

数据输入，耦合到所述第一信令路径并且被配置为经由所述第一缓冲器的第一输出接收所述第一信号；以及

时钟输入，耦合到所述第二信令路径并且被配置为经由所述第二缓冲器的第二输出接收所述第二信号。

8.根据权利要求5所述的集成电路，其中所述第一缓冲器和所述第二缓冲器被配置为使得由于所述第一阈值电压比所述第二阈值电压相对较高，所以所述第一信号遍历所述第一缓冲器比所述第二信号遍历所述第二缓冲器更慢。

9.根据权利要求1所述的集成电路，其中：

所述多个延迟级中的每个相应延迟级与多个电压电平的相应电压电平相对应；以及

每个相应计数器值被配置为表示与耦合到具有所述相应计数器值的所述相应计数器的所述相应延迟级相对应的所述相应电压电平的出现次数。

10.根据权利要求1所述的集成电路，还包括：

多个门，每个相应门耦合在所述多个延迟级的相应延迟级和所述多个计数器的相应计数器之间，每个相应门被配置为从所述相应延迟级接收所述相应级时序信号，并且从与所述相应延迟级连续串联耦合的另一延迟级接收另一级时序信号。

11.根据权利要求10所述的集成电路，其中

所述多个门的每个相应门包括多个异或门(XOR门)的相应XOR门；以及

每个相应XOR门被配置为：如果所述相应级时序信号和另一级时序信号的值不同，则向所述相应计数器断言门控级时序信号。

12.根据权利要求1所述的集成电路，还包括：

多路复用器，具有多个输入；以及

所述多个延迟级中的两个或更多个延迟级处的多个分接节点，每个分接节点分别耦合到所述多个输入中的输入，

其中所述多路复用器被配置为选择所述多个分接节点中的分接节点，以改变所述第一信令路径和所述第二信令路径的长度。

13.一种集成电路，包括：

控制电路，被配置为发起第一信号的第一传播和第二信号的第二传播；

多个延迟级，以链式布置被串联耦合，每个相应延迟级包括：

用于以取决于电压的第一传播速度传播第一信号的装置；

用于以取决于电压的第二传播速度传播第二信号的装置，其中所述第二传播速度比所述第一传播速度相对较快；以及

用于生成相应级时序信号的装置，所述相应级时序信号指示所述相应延迟级处的所述第一信号和所述第二信号之间的相对到达时间；以及

多个计数器，分别耦合到所述多个延迟级，每个相应计数器具有相应计数器值并且被配置为：响应于所述相应级时序信号而递增所述相应计数器值。

14.根据权利要求13所述的集成电路，其中所述控制电路包括用于相对于发起所述第一信号的所述第一传播来延迟所述第二信号的所述第二传播的发起的装置。

15.根据权利要求13所述的集成电路，其中：

用于生成的所述装置包括用于响应于所述第二信号在所述第一信号之前到达所述相应延迟级而断言所述相应级时序信号的装置；以及

所述多个计数器中的每个相应计数器被配置为响应于所述相应级时序信号被断言而递增所述相应计数器值。

16.根据权利要求15所述的集成电路，其中用于断言的所述装置被配置为响应于所述第二信号的电压改变而操作。

17.根据权利要求13所述的集成电路，其中：

用于传播所述第一信号的所述装置包括第一缓冲器，所述第一缓冲器被配置为在第一延迟时间之后转发所述第一信号；以及

用于传播所述第二信号的所述装置包括第二缓冲器，其被配置为在第二延迟时间之后发送所述第二信号，所述第二延迟时间比所述第一延迟时间相对较短。

18.根据权利要求13所述的集成电路，其中用于生成所述相应级时序信号的所述装置包括触发器，所述触发器被配置为响应于由所述第二信号触发而输出所述相应级时序信号。

19.根据权利要求13所述的集成电路，其中：

所述多个计数器中的每个相应计数器与某个时间内所述集成电路中存在的多个电压电平的相应电压电平相对应；以及

每个相应计数器被配置为产生所述相应计数器值，以代表随着时间的推移所述相应电压电平的出现次数。

20.根据权利要求13所述的集成电路，还包括：与所述多个延迟级中的每个相应延迟级相结合：

用于沿着所述链式布置检测相应延迟级的装置，所述第二信号在所述相应延迟级赶上所述第一信号，用于检测的所述装置被配置为触发所述相应计数器以递增所述相应计数器值。

21.根据权利要求13所述的集成电路，还包括：

用于通过沿着用于所述环回信号的所述链式布置选择性地改变分接节点来调整电压确定周期的频率的装置。

22.一种用于生成电压直方图的方法，所述方法包括：

以基于当前电压电平的第一传播速度沿着第一信令路径传播第一信号；

以基于当前电压电平的第二传播速度沿着第二信令路径传播第二信号，所述第二传播速度比所述第一传播速度快；

检测多个延迟级中的每个延迟级处的所述第一信号和所述第二信号之间的相对到达时间；以及

基于所述检测来跟踪多个电压电平随时间的出现，以生成所述电压直方图。

23.根据权利要求22所述的方法，其中：

所述传播所述第一信号包括：使用多个第一半导体器件传播所述第一信号，所述多个第一半导体器件被配置为在给定电压电平下相对较慢地操作；以及

所述传播所述第二信号包括：使用多个第二半导体器件传播所述第二信号，所述多个第二半导体器件被配置为在所述给定电压电平下相对较快地操作。

24.根据权利要求22所述的方法，其中所述检测包括：检测在所述多个延迟级的每个延迟级处所述第二信号是否比所述第一信号更早到达。

25.根据权利要求22所述的方法，其中所述跟踪包括：基于多个电压确定周期内的所述多个延迟级中的每个延迟级处的所述相对到达时间，来通过创建多个计数器值来生成所述电压直方图，所述多个计数器值分别代表所述多个电压电平中的对应电压电平的多个出现次数。

26.根据权利要求22所述的方法，还包括：

改变所述第一信号或所述第二信号中的至少一个信号被环回以开始分别沿着所述第一信令路径或所述第二信令路径的另一传播的频率。

27.一种集成电路，包括：

电压直方图电路，包括：

多个延迟级，所述多个延迟级中的延迟级包括：

第一缓冲器，被配置为传输具有第一延迟时间的第一信号；

第二缓冲器，被配置为传输具有第二延迟时间的第二信号；以及

到达时间检测电路，耦合到所述第一缓冲器和所述第二缓冲器，所述到达时间检测电路被配置为确定所述延迟级处的所述第一信号和所述第二信号之间的相对到达时间，所述到达时间检测电路被配置为基于所述相对到达时间来生成级时序信号；以及

多个计数器，分别耦合到所述多个延迟级，每个相应计数器具有多个计数器值的相应计数器值，与所述延迟级相对应的计数器被配置为响应于所述级时序信号而递增计数器值。

28.根据权利要求27所述的集成电路，其中所述电压直方图电路还包括：

控制电路，被配置为在不同时间将所述第一信号和所述第二信号发射到所述多个延迟级中。

29.根据权利要求27所述的集成电路，其中所述电压直方图电路还包括：

多个门，分别耦合在所述多个延迟级和所述多个计数器之间，每个相应门耦合到相应延迟级和另一延迟级，每个相应的门被配置为从所述相应延迟级接收一个级时序信号并且从所述另一延迟级接收另一级时序信号，每个相应门被配置为基于所述一个级时序信号和所述另一级时序信号来产生门控级时序信号，

其中与所述延迟级相对应的所述计数器被配置为响应于所述门控级时序信号而递增所述计数器值。

30.根据权利要求27所述的集成电路，其中：

所述第一缓冲器具有第一阈值电压，所述第二缓冲器具有第二阈值电压，所述第二阈值电压比所述第一阈值电压相对较低；以及

所述多个计数器值中的每个相应计数器值与在所述电压直方图电路执行多个电压确定周期的同时出现的多个电压电平的相应电压电平的出现次数相对应。

Images