DE112007001981T5 - Variable Verzögerungsschaltung, Taktgeber und Halbleitertestgerät - Google Patents

Variable Verzögerungsschaltung, Taktgeber und Halbleitertestgerät Download PDF

Info

Publication number
DE112007001981T5
DE112007001981T5 DE112007001981T DE112007001981T DE112007001981T5 DE 112007001981 T5 DE112007001981 T5 DE 112007001981T5 DE 112007001981 T DE112007001981 T DE 112007001981T DE 112007001981 T DE112007001981 T DE 112007001981T DE 112007001981 T5 DE112007001981 T5 DE 112007001981T5
Authority
DE
Germany
Prior art keywords
clock
delay
signal
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112007001981T
Other languages
English (en)
Inventor
Masakatsu Suda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE112007001981T5 publication Critical patent/DE112007001981T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Variable Verzögerungsschaltung, die folgendes umfasst: einen DA-Wandler, der auf der Grundlage von Verzögerungseinstelldaten einen bestimmten Strombetrag liefert; ein Verzögerungselement, das einem bestimmten Signal auf der Grundlage des Strombetrags einen Verzögerungsbetrag erteilt; und eine Vorspannungsschaltung, die derart angeschlossen ist, dass der im Verzögerungselement fließende Strombetrag und der im DA-Wandler fließende Strombetrag gleich werden, wobei der DA-Wandler Strom liefert, der einen hyperbolischen Zusammenhang mit den Verzögerungseinstelldaten aufweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine variable Verzögerungsschaltung, die einem bestimmten Signal einen bestimmten Verzögerungsbetrag erteilt und das Signal ausgibt, ferner einen Taktgeber, der mit dieser variablen Verzögerungsschaltung ausgestattet ist, und ein Halbleitertestgerät, das mit der variablen Verzögerungsschaltung ausgestattet ist. Insbesondere betrifft die vorliegende Erfindung eine variable Verzögerungsschaltung, einen Taktgeber und ein Halbleitertestgerät, die den durch eine einzelne Stufe eines Verzögerungselements erhältlichen Verzögerungsbetrag erweitern kann, während die Linearität dadurch beibehalten wird, dass ermöglicht wird, dass der Zusammenhang zwischen der Verzögerungszeit und der Verzögerungseinstellzeit einen linearen Zusammenhang aufweist.
  • Stand der Technik
  • Üblicherweise führt ein Testgerät, das ein elektronisches Bauelement (DUT: Device under Test = Prüfling) testet, wie etwa ein Halbleiterbauelement, einem elektronischen Bauelement ein Signal mit einem bestimmten Takt zu. Beispielsweise ist ein Testgerät mit einem Taktgeber ausgestattet, der ein Taktsignal zur Regulation des Takts erzeugt.
  • Der Aufbau dieses Taktgebers ist in 6 gezeigt. Wie es in 6 gezeigt ist, weist ein Taktgeber 100 einen Zähler 110, einen Taktspeicher 120, eine Exklusiv-ODER-Schaltung 130, eine UND-Schaltung 140, einen Linearisierungsspeicher 150 und eine variable Verzögerungsschaltung 160 (siehe beispielsweise Patentdokument 1).
  • Der Zähler 110, die Exklusiv-ODER-Schaltung 130 und die UND-Schaltung 140 erzeugen eine Verzögerung, die das ganzzahlige Vielfache der Periode eines gegebenen Referenztakts RefClk ist. Das heißt, der Zähler 110 nimmt den Referenztakt RefClk auf und gibt einen Zählwert aus, der durch Zählen der Impulszahl dieses Referenztakts erhalten wird.
  • Der Taktspeicher 120 nimmt ein Takteinstellsignal TS auf, das den Takt angibt, mit dem ein Taktsignal vom Taktgeber 100 erzeugt wird, und gibt ein Steuersignal, das dem höherwertigen Bit des Takteinstellsignals entspricht, an die Exklusiv-ODER-Schaltung 130 aus.
  • Beispielsweise sind das Takteinstellsignal Daten, die den Verzögerungsbetrag zeigen, der erforderlich ist, um den Referenztakt zu verzögern. Der Taktspeicher 120 gibt an die Exklusiv-ODER-Schaltung 130 einen Quotienten aus, der durch Dividieren des Verzögerungsbetrags durch die Periode des Referenztakts erhalten wird.
  • Der Taktspeicher 120 gibt an den Linearisierungsspeicher 150 ein Steuersignal aus, das dem niederwertigen Bit des Takteinstellsignals entspricht.
  • Beispielsweise führt der Taktspeicher 120 dem Linearisierungsspeicher 150 Verzögerungseinstelldaten zu, die dem Rest eines Werts entsprechen, der durch Dividieren des durch das Taktsignal angezeigten Verzögerungsbetrags durch die Periode des Referenztakts erhalten wird.
  • Die Exklusiv-ODER-Schaltung 130 gibt ein H-Logiksignal aus, wenn sich der vom Zähler 110 bereitgestellte Zählwert in Übereinstimmung mit dem Wert befindet, der vom Taktspeicher 120 bereitgestellt wird (dem Wert eines Steuersignals, das dem höherwertigen Bit entspricht). Dann gibt die UND-Schaltung 140 ein logisches Produkt eines Signals aus, das durch die Exklusiv-ODER-Schaltung 130 und einen Referenztakt erhalten wird.
  • Der Linearisierungsspeicher 150 speichert Steuerdaten, die der Linearisierung der Verzögerungseinstelldaten in einer Schaltung 160 zur geringfügigen variablen Verzögerung entsprechen, und gibt auf der Grundlage von gegebenen Verzögerungseinstelldaten (dem Steuersignal entsprechend dem niederwertigen Bit) ein Verzögerungsbetragssignal aus, um den Verzögerungsbetrag in der variablen Verzögerungsschaltung 160 zu steuern.
  • Die variable Verzögerungsschaltung 160 verzögert das von der UND-Schaltung 140 ausgegebene Signal auf der Grundlage des vom Linearisierungsspeicher 150 ausgegebenen Verzögerungsberagsignals und gibt es extern als ein Taktsignal aus.
  • Wie es in 7 gezeigt ist, weist diese variable Verzögerungsschaltung 160 Puffer 161-1 bis 161-n (im Folgenden einfach als einen „Puffer 161" bezeichnet), einen Multiplexer 162 und ein Bauteil 170 zur geringfügigen variablen Verzögerung auf.
  • Die Vielzahl von Puffer 161 sind in Serie verbunden und verzögern nacheinander ein von der UND-Schaltung 140 ausgegebenes Signal.
  • Der Multiplexer 162 selektiert auf der Grundlage des vom Linearisierungsspeicher 150 bereitgestellten Steuersignals (Verzögerungsbetragsignal) ein von irgendeinem der Puffer 161 ausgegebenes Signal und gibt die ausgewählten Daten an das Bauteil 170 zur geringfügigen variablen Verzögerung aus. Im Ergebnis wird eine Verzögerung erzeugt, die das ganzzahlige Vielfache des Verzögerungsbetrags im Puffer 161 ist.
  • Das Bauteil 170 zur geringfügigen variablen Verzögerung erzeugt eine Verzögerung, bei der der Verzögerungsschritt kleiner ist als der der Verzögerung im Puffer 161 und bei der die maximale Verzögerung fast gleich der Verzögerung für eine erste Stufe des Puffers 161 ist. Das heißt, dieses Bauteil 170 zur geringfügigen variablen Verzögerung erzeugt einen Strom Id, der proportional zu Verzögerungseinstelldaten DATA (Verzögerungsbetragsignal) ist, die vom Linearisierungsspeicher 150 bereitgestellt werden, und steuert den Verzögerungsbetrag durch Steuern des Source-Stroms Id eines (später erwähnten) Puffers 174 entsprechend diesem Strom Id.
  • Wie es in 8 gezeigt ist, weist dieses Bauteil 170 zur geringfügigen variablen Verzögerung einen DAC (Linear-DA-Wandler) 171, eine BIAS (Vorspannungsschaltung) 172 und ein Verzögerungselement 173 auf. Das Verzögerungselement 173 weist einen Puffer 174 und Stromquellen 175 und 176 auf.
  • Der DAC 171 ist in der Lage, Strom zu erzeugen, der um k bis (k + 2n – 1) größer ist als der Strom Id, welcher einer BIAS-Spannung entspricht, die an die Stromquellen 175 und 176 angelegt wird.
  • Dieser DAC 171 kann den in 9 gezeigten Aufbau aufweisen.
  • Um genau zu sein, im DAC 171 sind Schalter S und Stromquellen gepaart und eine Vielzahl von Schaltungen 180-1 bis 180-n zur Umwandlung von Verzögerungszeit in Strom (im Folgenden als „Schaltung 180 zur Umwandlung von Verzögerungszeit in Strom" abgekürzt) sind parallel in Bezug auf ein Anschlusselement verbunden, das eine Vorspannung bereitstellt (Vorspannungsauflösung). Mit dieser Vielzahl von Schaltungen 180 zur Umwandlung von Verzögerungszeit in Strom sind die Stromquellen in einer Anzahl verbunden, die durch eine binärkodierte Zahl (*k, *1, *2, ..., *2n–1) angegeben wird, wodurch der Basisstrom in unterschiedlichen Verstärkungen verstärkt wird.
  • Der Verzögerungszeiteinstellschalter S wird auf der Grundlage der Verzögerungseinstelldaten AN und AUS geschaltet. Von dem Strom, der an jeder Stromquelle verstärkt worden ist, wird ein Strom entsprechend den Verzögerungseinstelldaten ausgewählt und der ausgewählte Strom wird in eine Spannungsumwandlungsschaltung 190 eingespeist.
  • Die BIAS 172 ist derart stromspiegelnd angeschlossen, dass der Strom Id, der im Puffer 174 (Stromquellentransistor im Verzögerungselement) fließt, wird gleich dem Strom Id des DAC 171. Im Ergebnis kann der vom DAC 171 erzeugte Strom Id, durch den Stromspiegelanschluss zum Verzögerungselement 173 gespiegelt werden.
  • Der Puffer 174 verzögert ein von der UND-Schaltung 140 ausgegebenes Signal („IN” in 9) und gibt das Verzögerungssignal als ein Taktsignal aus („OUT” in 9). Die Stromquellen 175 und 176 regulieren den Quellenstrom des Puffers 174.
  • Wie es in 10(a) gezeigt ist, weist dieses Bauteil 170 zur geringfügigen variablen Verzögerung einen Aufbau auf, bei dem die Verzögerungseinstelldaten DATA und der Strom Id in einem proportionalen Zusammenhang stehen.
  • Der Zusammenhang zwischen dem Strom Id, der durch die Stromquellen 175 und 176 des Verzögerungselements 173 zugeführt wird, und der Fortpflanzungsverzögerungszeit Tpd des Verzögerungselements 173 ist hyperbolisch (umgekehrt proportional), wie es in 10(b)
  • Im Ergebnis wird der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und der Fortpflanzungsverzögerungszeit Tpd hyperbolisch, wie es in 10(c) gezeigt ist.
    • Patentdokument 1: WO 2005/060098
  • Offenbarung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Da jedoch herkömmliche Bauteile zur geringfügigen Verzögerung (variable Verzögerungsschaltungen) innerhalb eines Bereichs verwendet wurden, in dem der variable Betrag linear in Bezug auf die Verzögerungseinstellbetragdaten DATA erscheint (ein Bereich, in dem ein Spiegel vernachlässigt werden kann; zwischen A und B in 10(c)), war der von einer einzelnen Stufe eines Verzögerungselements erhaltene Verzögerungsbetrag klein. Deshalb war die Genauigkeit des einem Taktsignal zu erteilenden Verzögerungsbetrags klein.
  • Da der durch eine einzelne Stufe eines Verzögerungselements erhaltene Verzögerungsbetrag klein ist, ist es zudem erforderlich, dass die Zahl der Verzögerungselemente erhöht wird, um den Verzögerungsbetrag zu erweitern, was zu einer größeren Schaltungsbaugröße führt.
  • Darüber hinaus wurde der Stromverbrauch infolge der zunehmenden Zahl von Verzögerungselemente erhöht.
  • Die vorliegende Erfindung ist angesichts der oben erwähnten Umstände gemacht worden und deren Aufgabe ist es, eine variable Verzögerungsschaltung, einen Taktgeber und ein Halbleitertestgerät bereitzustellen, die in der Lage sind, den durch eine einzelne Stufe eines Verzögerungselements erhaltenen Verzögerungsbetrag in Bezug auf die Verzögerungseinstelldaten zu erweitern, die Genauigkeit eines einem Taktsignal zu erteilenden Verzögerungsbetrags zu verbessern, eine Zunahme der Schaltungsbaugröße zu unterbinden und den Stromverbrauch zu verringern.
  • Mittel zur Lösung des Problems
  • Um die Aufgabe zu lösen, umfasst die variable Verzögerungsschaltung der vorliegenden Erfindung einen DA-Wandler, der auf der Grundlage von Verzögerungseinstelldaten einen bestimmten Strombetrag liefert; ein Verzögerungselement, das einem bestimmten Signal auf der Grundlage des Strombetrags einen Verzögerungsbetrag erteilt; und eine Vorspannungsschaltung, die derart angeschlossen ist, dass der im Verzögerungselement fließende Strombetrag und der im DA-Wandler fließende Strombetrag gleich werden, wobei der DA-Wandler Strom liefert, der einen hyperbolischen Zusammenhang mit den Verzögerungseinstelldaten aufweist.
  • Infolge solch eines Aufbaus der variablen Verzögerungsschaltung kann der Zusammenhang zwischen den Verzögerungseinstelldaten und dem Strom im DAC hyperbolisch (umgekehrt proportional) sein. Da der Zusammenhang zwischen dem Strom und der Verzögerungszeit hyperbolisch ist, kann der Zusammenhang zwischen der Verzögerungszeit und den Verzögerungseinstelldaten linear sein. Im Ergebnis kann der durch eine einzelne Stufe des Verzögerungselements erhaltene Verzögerungsbetrag erweitert werden, wodurch die Genauigkeit des einem Taktsignal erteilten Verzögerungsbetrags verbessert wird. Da der durch eine einzelne Stufe des Verzögerungselements erhaltene Verzögerungsbetrag erweitert wird, kann eine Zunahme der Schaltungsbauteilgröße unterbunden werden und der Stromverbrauch kann verringert werden.
  • Die variable Verzögerungsschaltung der vorliegenden Erfindung kann einen Aufbau aufweisen, bei dem der DA-Wandler mit einem Transistor, an den eine Vorspannung entsprechend einem variablen Bereich des Verzögerungselements angelegt wird, und einem Nebenschlusskreis ausgestattet ist, der den Strom aufteilt, der vom Transistor in ganzzahligen Teilen eingespeist wird.
  • Infolge solch eines Aufbaus der variablen Verzögerungsschaltung kann der Zusammenhang zwischen den Verzögerungseinstelldaten und dem Strom hyperbolisch (umgekehrt proportional) sein.
  • Die variable Verzögerungsschaltung der vorliegenden Erfindung kann einen Aufbau aufweisen, bei dem im Nebenschlusskreis Paare, die jeweils aus einem Schalter und einer Stromquelle bestehen, in mehreren Stufen verbunden sind und für jede Stufe die Stromquelle mit N-Kanal-Transistoren in einer Anzahl verbunden ist, die in einer binären Weise zunimmt.
  • Infolge solch eines Aufbaus kann der Basisstrom in die gleichen binären Teile (1/1, 1/2, 1/3, ...) aufgeteilt werden. Im Ergebnis kann der Zusammenhang zwischen den Verzögerungseinstelldaten und dem Strom hyperbolisch sein.
  • Darüber hinaus kann die variable Verzögerungsschaltung der vorliegenden Erfindung einen Vorspannung erzeugenden DA-Wandler zum Erzeugen einer Vorspannung umfassen.
  • Infolge solch eines Aufbaus der variablen Verzögerungsschaltung kann durch den Vorspannung erzeugenden DA-Wandler eine Vorspannung angelegt werden.
  • Ein Taktgeber der vorliegenden Erfindung kann einen Aufbau aufweisen, bei dem der Taktgeber mit einem Zähler ausgestattet ist, der die Impulszahl eines Referenztakts zählt und ausgibt; ferner einen Taktspeicher, der ein Takteinstellsignal aufnimmt, das einen Ausgabetakt eines Taktsignals angibt, und ein Steuersignal entsprechend dem höherwertigen Bit des Takteinstellsignals und ein Steuersignal entsprechend dem niederwertigen Bit des Takteinstellsignals ausgibt; ferner mit einer Exklusiv-ODER-Schaltung, die ein H-Logiksignal ausgibt, wenn ein vom Zähler bereitgestellter Zählwert mit dem Steuersignal entsprechend dem höherwertigen Bit eines Taktsignals übereinstimmt, das vom Taktspeicher bereitgestellt wird; ferner mit einer UND-Schaltung, die ein Logikprodukt aus dem von der Exklusiv-ODER-Schaltung bereitgestellten Signal und dem Referenztakt ausgibt; ferner mit einem Linearisierungsspeicher, der auf der Grundlage des Steuersignals mit dem niederwertigen Bit aus dem Taktspeicher einen Verzögerungsbetrag ausgibt; und ferner mit einer variable Verzögerungsschaltung, die ein von der UND-Schaltung ausgegebenes Signal auf der Grundlage des Verzögerungsbetragsignals verzögert und extern als ein Taktsignal ausgibt, wobei die variable Verzögerungsschaltung die variable Verzögerungsschaltung nach einem der Ansprüche 1 bis 4 ist.
  • Infolge solch eines Aufbaus des Taktgebers kann der durch eine erste Stufe des Verzögerungselements im Bauteil zur geringfügigen Verzögerung der variablen Verzögerungsschaltung erhaltene Verzögerungsbetrag im Vergleich zu herkömmlichen Taktgebern signifikant erweitert werden. Im Ergebnis kann die Genauigkeit des einem Taktsignal erteilten Verzögerungsbetrags verbessert werden, eine Zunahme der Schaltungsbauteilgröße kann unterbunden werden und der Stromverbrauch kann verringert werden.
  • Das Halbleitertestgerät der vorliegenden Erfindung kann einen Aufbau aufweisen, bei dem das Halbleitertestgerät mit einem Mustergenerator ausgestattet ist, der ein Testmustersignal ausgibt; ferner mit einem Taktgeber, der ein Taktsignal ausgibt; ferner mit einem Signalformformatierer, der das Testmustersignal formatiert und das formatierte Testmustersignal entsprechend dem Takt des Taktsignals an ein zu testendes Bauelement sendet; und ferner mit einem Beurteilungsbauteil, das die Eigenschaften des Bauelements auf der Grundlage des Ausgangssignals, das vom zu testenden Bauelement gemäß dem Testsignal ausgegeben wird, und dem Testmustersignal aus dem Mustergenerator beurteilt, wobei der Taktgeber der Taktgeber nach Anspruch 5 ist.
  • Infolge solch eines Aufbaus des Halbleitertestgeräts ist es möglich, vom Taktgeber ein Taktsignal zu erhalten, das einen hochgenauen Verzögerungsbetrag aufweist.
  • Vorteilhafte Wirkung der Erfindung
  • Wie oben erwähnt kann erfindungsgemäß infolge des hyperbolischen Zusammenhangs (umgekehrt proportionalen Zusammenhangs) zwischen den Verzögerungseinstelldaten und dem Strom im DAC der variablen Verzögerungsschaltung der Zusammenhang zwischen den Verzögerungseinstelldaten und dem Verzögerungsbetrag linear sein, wodurch der durch eine erste Stufe des Verzögerungselements erhaltene Verzögerungsbetrag erweitert werden kann. I Ergebnis kann eine Zunahme der Schaltungsbauteilgröße unterbunden werden und der Stromverbrauch kann verringert werden.
  • Kurze Beschreibung der Zeichnung
  • 1 ist ein Blockdiagramm, das einen Aufbau des Halbleitertestgeräts der vorliegenden Erfindung zeigt;
  • 2 ist ein Schaltungsdiagramm, das einen Aufbau der variablen Verzögerungsschaltung (Bauteil zur geringfügigen Verzögerung) der vorliegenden Erfindung zeigt;
  • 3 ist ein Schaltungsdiagramm, das einen detaillierten Schaltungsaufbau der variablen Verzögerungsschaltung (Bauteil zur geringfügigen Verzögerung) der vorliegenden Erfindung zeigt;
  • 4 ist ein Signalformschaubild, das den Zusammenhang zwischen Signalen in der variablen Verzögerungsschaltung (Bauteil zur geringfügigen Verzögerung) zeigt, wobei (a) den Zusammenhang zwischen den Verzögerungseinstelldaten DATA und dem Strom (Id) zeigt, (b) den Zusammenhang zwischen dem elektrischen Strom (Id) und der Verzögerungszeit (Tpd) zeigt und (c) den Zusammenhang zwischen den Verzögerungseinstelldaten DATA und der Verzögerungszeit (Tpd) zeigt;
  • 5 ist ein Schaltungsdiagramm, das einen anderen detaillierten Schaltungsaufbau der variablen Verzögerungsschaltung (Bauteil zur geringfügigen Verzögerung) der vorliegenden Erfindung zeigt;
  • 6 ist ein Schaltungsdiagramm, das einen Aufbau eines herkömmlichen Taktgebers zeigt;
  • 7 ist ein Schaltungsdiagramm, das einen Aufbau einer herkömmlichen variablen Verzögerungsschaltung zeigt;
  • 8 ist ein Schaltungsdiagramm, das einen Aufbau eines herkömmlichen Bauteils zur geringfügigen Verzögerung zeigt;
  • 9 ist ein Schaltungsdiagramm, das einen detaillierten Aufbau eines herkömmlichen Bauteils zur geringfügigen Verzögerung zeigt; und
  • 10 ist ein Signalformschaubild, das den Zusammenhang zwischen Signalen oder dergleichen im herkömmlichen Bauteil zur geringfügigen Verzögerung zeigt, wobei (a) den Zusammenhang zwischen den Verzögerungseinstelldaten DATA und dem Strom (Id) zeigt, (b) den Zusammenhang zwischen dem elektrischen Strom (Id) und der Verzögerungszeit (Tpd) zeigt und (c) den Zusammenhang zwischen den Verzögerungseinstelldaten DATA und der Verzögerungszeit (Tpd) zeigt.
  • Bester Modus zur Ausführung der Erfindung
  • Im Folgenden wird unter Bezugnahme auf die Zeichnung ein bevorzugtes Ausführungsbeispiel der variablen Verzögerungsschaltung, des Taktgebers und des Halbleitertestgeräts der vorliegenden Erfindung beschrieben werden.
  • Das Ausführungsbeispiel der variablen Verzögerungsschaltung, des Taktgebers und des Halbleitertestgeräts der vorliegenden Erfindung wird unter Bezugnahme auf die 1 und 2 beschrieben werden.
  • 1 ist ein Blockdiagramm, das einen Aufbau des Halbleitertestgeräts dieses Ausführungsbeispiels zeigt, und 2 ist ein Schaltungsdiagramm, das einen Aufbau der variablen Verzögerungsschaltung zeigt, die im Taktgeber vorgesehen ist.
  • Wie es in 1 gezeigt ist, ist das Halbleitertestgerät 1 mit einem Mustergenerator 10, einem Signalformformatierer 20, einem Taktgeber 30 und einem Beurteilungsbauteil 40 ausgestattet.
  • Der Mustergenerator 10 erzeugt ein Testmuster zum Testen eines elektronischen Bauelements (DUT) 2 und liefert (gibt aus) das erzeugte Testmuster an den Signalformformatierer 20.
  • Der Signalformformatierer 20 formatiert das empfangene Testmuster in ein Testsignal und führt das formatierte Testsignal entsprechend dem Takt eines Taktsignals, das vom Taktgeber 30 bereitgestellt wird, an ein elektronisches Bauelement 2 (einen Bauelementprüfling) zu.
  • Der Taktgeber 30 ist beispielsweise eine Verzögerungsschaltung, die einen gegebenen Referenztakt um einen gewünschten Verzögerungsbetrag verzögert, und führt den verzögerten Referenztakt dem Signalformformatierer 20 als ein Taktsignal zu. Im Ergebnis steuert der Taktgeber 30 den Takt, mit dem der Signalformformatierer 20 ein Testsignal liefert.
  • Das Beurteilungsbauteil 40 beurteilt durch Vergleichen eines Ausgangssignals, das vom elektronischen Bauelement 2 entsprechend einem Testsignal ausgegeben wird, und eines vom Mustergenerator 10 bereitgestellten Erwartungswertsignals, ob die vorgeschrieben Eigenschaften des elektronischen Bauelements 2 gut sind oder nicht.
  • Der Taktgeber 30 weist einen Zähler 31, einen Taktspeicher 32, eine Exklusiv-ODER-Schaltung 33, eine UND-Schaltung 34, einen Linearisierungsspeicher 35 und eine variable Verzögerungsschaltung 50 auf.
  • Von diesen wird, was den Zähler 31, den Taktspeicher 32, die Exklusiv-ODER-Schaltung 33, die UND-Schaltung 34 und den Linearisierungsspeicher 35 betrifft, eine Erklärung hier weggelassen, da sie gleiche Funktionen wie ein Zähler 110, ein Taktspeicher 120, eine Exklusiv-ODER-Schaltung 130, eine UND-Schaltung 140 und ein Linearisierungsspeicher 150 in einem herkömmlichen Taktgeber 100 aufweisen, der in 6 gezeigt ist.
  • Wie es in 2 gezeigt ist, weist die variable Verzögerungsschaltung 50 einen DAC (Hyperbolischer DC-Wandler) 51 auf, eine BIAS 52 und ein Verzögerungselement 53. Das Verzögerungselement 53 weist einen Puffer 54 und Stromquellen 55 und 56 auf.
  • Die variable Verzögerungsschaltung 50 weist darüber hinaus einen (nicht gezeigten) Puffer 57 und einen (nicht gezeigten) Multiplexer 58 auf. Da der Puffer 57 und der (nicht gezeigte) Multiplexer 58 gleiche Funktionen wie die Puffer 161-1 bis 161-n oder ein Multiplexer 162 aufweisen, die in 7 gezeigt sind, wird eine Erklärung hier weggelassen.
  • Wie es in 3 gezeigt ist, weist der DAC 51 einen P-Kanal-Transistor 51a und einen Nebenschlusskreis 51b auf.
  • An das Gate des P-Kanal-Transistors 51a wird eine Vorspannung entsprechend einem variablen Verzögerungsbereich des Verzögerungselements 53 angelegt.
  • Der Nebenschlusskreis 51b umfasst Paare eines Schalters S und einer Stromquelle, die in Reihe verbunden sind (jedes Paar ist in Reihe in Bezug auf den P-Kanal-Transistor verbunden). Für jedes Paar sind die Stromquellen in einer Anzahl verbunden, die durch eine binärkodierte Zahl (*k, *1, *2, ..., *2n–1) angegeben wird. Jeder N-Kanal-Transistor ist mit dem Basis-N-Kanal-Transistor stromspiegelnd verbunden.
  • Infolge des Öffnens und Schließens des Schalters S (S0 bis Sn) in jedem Paar wird ein Strom, der das 1- bis (1/2n)-fache des vom P-Typ-Transistor eingespeisten Basisstroms ist, in jeden N-Kanal-Transistor eingespeist.
  • Infolge der Stromspiegelverbindung kann der in einen einzelnen N-Kanal-Transistor eingespeiste Strom, d. h. der Strom Id, der in hyperbolischem Zusammenhang (umgekehrt proportional) zu den Verzögerungseinstelldaten steht, zum Verzögerungselement 53 gespiegelt werden.
  • Der Unterschied zwischen der variablen Verzögerungsschaltung 50 und der herkömmlichen Verzögerungsschaltung 170 ist, dass die Daten-Strom-Kennlinien des DAC hyperbolisch sind (4(a), 10(a)). Da der Zusammenhang zwischen der Stromfortpflanzungsverzögerungszeit hyperbolisch ist (4(b)) werden die Daten-Fortpflanzungsverzögerungszeit-Kennlinien erfindungsgemäß linear (4(c)).
  • Der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und dem Strom Id bei einem herkömmlichen DAC 171 (Formel 1), der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und der Verzögerungszeit Tpd in einem herkömmlichen Verzögerungselement 173 (Formel 2), der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und dem Strom Id im DAC 51 der vorliegenden Erfindung (Formel 3) und der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und der Verzögerungszeit Tpd im Verzögerungselement 53 der vorliegenden Erfindung (Formel 4) sind jeweils durch eine Formel gezeigt.
  • (Herkömmlich)
    • DAC Id = a × Daten (Formel 1)
    • Verzögerungselement Tpd = b/Id = (b/a) × (1/Daten) (Formel 2)
  • (Vorliegende Erfindung)
    • DAC Id = c/Daten (Formel 3)
    • Verzögerungselement Tpd = b/Id = (b/c) × (Daten) (Formel 4)
  • Als nächstes wird unter Bezugnahme auf 2 die Funktionsweise der variablen Verzögerungsschaltung der vorliegenden Erfindung erläutert werden.
  • In die DAC 51 der variablen Verzögerungsschaltung 50 wird ein Strom entsprechend den Verzögerungseinstelldaten aus dem Linearisierungsspeicher 150 eingespeist.
  • Die BIAS 52 ermöglicht es, dass der DAC 51 mit dem Verzögerungselement 53 stromgespiegelt wird. Im Ergebnis wird ein Strom Id, der das ganzzahlige Vielfache (eins in 2) des in den DAC 51 eingespeisten Stroms Id ist, in das Verzögerungselement 53 eingespeist.
  • Dann wird im Verzögerungselement 53 einem Taktsignal auf der Grundlage des Werts des Stroms Id der Verzögerungsbetrag Tpd erteilt und das Taktsignal wird dann ausgegeben.
  • Hier ist, wie es in 4(a) gezeigt ist, der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und dem Strom Id im DAC 51 hyperbolisch (umgekehrt proportional). Der Zusammenhang zwischen dem Strom Id und dem Verzögerungsbetrag Tpd ist hyperbolisch (umgekehrt proportional), wie es in 4(b) gezeigt ist. Deshalb wird der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und dem Verzögerungsbetrag Tpd linear, wie es in 4(c) gezeigt ist.
  • Wie oben erwähnt, kann der durch eine erste Stufe des Verzögerungselements erhaltene Verzögerungsbetrag erweitert werden, da die Verzögerungseinstelldaten DATA und der Verzögerungsbetrag Tpd einen linearen Zusammenhang aufweisen.
  • Wie es in 5 gezeigt ist, wird die BIAS-Spannung (Vorspannung) entsprechend dem variablen Bereich unter Verwendung eines Basis-BIAS erzeugenden DAC (Vorspannung erzeugender DA-Wandler) 60 erzeugt, wie es in 5 gezeigt ist. Die BIAS-Spannung wird über einen variablen Bereich erzeugenden DAC 70 an den P-Kanal-Transistor des DAC 51 der variablen Verzögerungsschaltung 50 angelegt.
  • Wie es hierin zuvor erwähnt wurde, kann der Zusammenhang zwischen den Verzögerungseinstelldaten und dem Verzögerungsbetrag, was die variable Verzögerungsschaltung, den Taktgeber und das Halbleitertestgerät dieses Ausführungsbeispiels betrifft, infolge der Bereitstellung des DAC, der es ermöglicht, dass der Zusammenhang zwischen den Verzögerungseinstelldaten und dem Strom hyperbolisch (umgekehrt proportional) ist, linear sein. Im Ergebnis kann der durch eine erste Stufe des Verzögerungselements erhaltene Verzögerungsbetrag erweitert werden. Deshalb kann die Zunahme der Schaltungsbaugröße unterbunden werden und der Stromverbrauch kann verringert werden.
  • Hierin zuvor ist das bevorzugte Ausführungsbeispiel der variablen Verzögerungsschaltung, des Taktgebers und des Halbleitertestgeräts der vorliegenden Erfindung erläutert worden. Allerdings sind die variable Verzögerungsschaltung, der Taktgeber und das Halbleitertestgerät der vorliegenden Erfindung nicht auf das oben erwähnte Ausführungsbeispiel beschränkt. Es braucht nicht erwähnt zu werden, dass verschiedene Modifikationen innerhalb des Umfangs der vorliegenden Erfindung möglich sind.
  • Beispielsweise wurde beim oben erwähnten Ausführungsbeispiel eine Erläuterung über die variable Verzögerungsschaltung gegeben, die im Taktgeber vorgesehen ist. Die variable Verzögerungsschaltung ist nicht notwendigerweise im Taktgeber vorgesehen und kann in einem Gerät oder Bauelement vorgesehen sein, das bereits eine variable Verzögerungsschaltung aufweist (beispielsweise eine digitale DLL (digitale Verzögerungsregelschleife) oder PLL (Phasenregelschleife)).
  • Industrielle Anwendbarkeit
  • Die vorliegende Erfindung kann auf eine Verzögerungsschaltung angewendet werden, die einem Signal eine bestimmte Verzögerung erteilt und das Signal ausgibt.
  • Kurzfassung der Beschreibung:
  • Die Genauigkeit des einem Taktsignal zu erteilenden Verzögerungsbetrags wird durch Erhöhen des Verzögerungsbetrags verbessert, der durch eine erste Stufe eines Verzögerungselements erhalten wird.
  • Eine variable Verzögerungsschaltung 50, umfasst einen DA-Wandler 51, der auf der Grundlage von Verzögerungseinstelldaten einen bestimmten Strom 51 liefert; ein Verzögerungselement 53, das einem bestimmten Signal einen Verzögerungsbetrag Tpd erteilt; und eine Vorspannungsschaltung 52, die derart angeschlossen ist, dass der im DA-Wandler 51 fließende Strombetrag und der im Verzögerungselement 53 fließende Strombetrag gleich werden, wobei der DA-Wandler 51 ermöglicht, dass der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und dem Strom Id hyperbolisch (umgekehrt proportional) ist. Im Ergebnis kann der Zusammenhang zwischen den Verzögerungseinstelldaten DATA und dem Verzögerungsbetrag Tpd linear sein, wodurch der durch eine erste Stufe des Verzögerungselements erhaltene Verzögerungsbetrag erweitert werden kann.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - WO 2005/060098 [0025]

Claims (6)

  1. Variable Verzögerungsschaltung, die folgendes umfasst: einen DA-Wandler, der auf der Grundlage von Verzögerungseinstelldaten einen bestimmten Strombetrag liefert; ein Verzögerungselement, das einem bestimmten Signal auf der Grundlage des Strombetrags einen Verzögerungsbetrag erteilt; und eine Vorspannungsschaltung, die derart angeschlossen ist, dass der im Verzögerungselement fließende Strombetrag und der im DA-Wandler fließende Strombetrag gleich werden, wobei der DA-Wandler Strom liefert, der einen hyperbolischen Zusammenhang mit den Verzögerungseinstelldaten aufweist.
  2. Variable Verzögerungsschaltung nach Anspruch 1, wobei der DA-Wandler mit einem Transistor, an den eine Vorspannung entsprechend einem variablen Bereich des Verzögerungselements angelegt wird, und einem Nebenschlusskreis ausgestattet ist, der den Strom aufteilt, der vom Transistor in ganzzahligen Teilen eingespeist wird.
  3. Variable Verzögerungsschaltung nach Anspruch 2, wobei im Nebenschlusskreis Paare, die jeweils aus einem Schalter und einer Stromquelle bestehen, in mehreren Stufen verbunden sind und für jede Stufe die Stromquelle mit N-Kanal-Transistoren in einer Anzahl verbunden ist, die in einer binären Weise zunimmt.
  4. Variable Verzögerungsschaltung nach Anspruch 2 oder Anspruch 3, welche darüber hinaus einen Vorspannung erzeugenden DA-Wandler zum Erzeugen einer Vorspannung umfasst.
  5. Taktgeber, der einen Zähler umfasst, der die Impulszahl eines Referenztakts zählt und ausgibt; ferner einen Taktspeicher, der ein Takteinstellsignal aufnimmt, das einen Ausgabetakt eines Taktsignals angibt, und ein Steuersignal entsprechend dem höherwertigen Bit des Takteinstellsignals und ein Steuersignal entsprechend dem niederwertigen Bit des Takteinstellsignals ausgibt; ferner eine Exklusiv-ODER-Schaltung, die ein H-Logiksignal ausgibt, wenn ein vom Zähler bereitgestellter Zählwert mit dem Steuersignal entsprechend dem höherwertigen Bit eines Taktsignals übereinstimmt, das vom Taktspeicher bereitgestellt wird; ferner eine UND-Schaltung, die ein Logikprodukt aus dem von der Exklusiv-ODER-Schaltung bereitgestellten Signal und dem Referenztakt ausgibt; ferner einen Linearisierungsspeicher, der auf der Grundlage des Steuersignals mit dem niederwertigen Bit aus dem Taktspeicher einen Verzögerungsbetrag ausgibt; und ferner eine variable Verzögerungsschaltung, die ein von der UND-Schaltung ausgegebenes Signal auf der Grundlage des Verzögerungsbetragsignals verzögert und extern als ein Taktsignal ausgibt, wobei die variable Verzögerungsschaltung die variable Verzögerungsschaltung nach einem der Ansprüche 1 bis 4 ist.
  6. Halbleitertestgerät, die einen Mustergenerator umfasst, der ein Testmustersignal ausgibt; ferner einen Taktgeber, der ein Taktsignal ausgibt; ferner einen Signalformformatierer, der das Testmustersignal formatiert und das formatierte Testmustersignal entsprechend dem Takt des Taktsignals an ein zu testendes Bauelement sendet; und ferner ein Beurteilungsbauteil, das die Eigenschaften des Bauelements auf der Grundlage des Ausgangssignals, das vom zu testenden Bauelement gemäß dem Testsignal ausgegeben wird, und dem Testmustersignal aus dem Mustergenerator beurteilt, wobei der Taktgeber der Taktgeber nach Anspruch 5 ist.
DE112007001981T 2006-08-24 2007-08-15 Variable Verzögerungsschaltung, Taktgeber und Halbleitertestgerät Withdrawn DE112007001981T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-227800 2006-08-24
JP2006227800 2006-08-24
PCT/JP2007/065917 WO2008023624A1 (fr) 2006-08-24 2007-08-15 Circuit à retard variable, générateur de synchronisation, et appareil pour tester des semi-conducteurs

Publications (1)

Publication Number Publication Date
DE112007001981T5 true DE112007001981T5 (de) 2009-07-23

Family

ID=39106709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007001981T Withdrawn DE112007001981T5 (de) 2006-08-24 2007-08-15 Variable Verzögerungsschaltung, Taktgeber und Halbleitertestgerät

Country Status (5)

Country Link
US (1) US7960996B2 (de)
JP (1) JPWO2008023624A1 (de)
KR (1) KR101324341B1 (de)
DE (1) DE112007001981T5 (de)
WO (1) WO2008023624A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312864A (zh) * 2021-04-29 2021-08-27 飞腾信息技术有限公司 一种s型可配置延时线、时钟结构及时钟延时调整方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103067B1 (ko) * 2010-03-29 2012-01-06 주식회사 하이닉스반도체 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
US9300304B2 (en) * 2012-04-26 2016-03-29 Hewlett Packard Enterprise Development Lp Self-biased delay locked loop with delay linearization
JP7014138B2 (ja) * 2018-11-26 2022-02-01 三菱電機株式会社 半導体装置
DE102019207959A1 (de) * 2019-05-29 2020-12-03 Dialog Semiconductor (Uk) Limited Schaltung und verfahren zur erzeugung einer linearen verzögerung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060098A1 (ja) 2003-12-18 2005-06-30 Advantest Corporation 遅延回路、及び試験装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2671245B1 (fr) * 1990-12-27 1993-03-05 Bull Sa Dispositif de retard reglable.
JPH08139577A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp 可変遅延回路
JP3795733B2 (ja) * 2000-01-31 2006-07-12 富士通株式会社 半導体集積回路
JP3770224B2 (ja) * 2001-12-21 2006-04-26 株式会社デンソー 可変遅延器，電圧制御発振器，ｐｌｌ回路
JP3875106B2 (ja) * 2002-01-09 2007-01-31 株式会社アドバンテスト 遅延回路、及び試験装置
ATE476670T1 (de) * 2004-05-11 2010-08-15 Advantest Corp Timing-generator und halbleiterprüfvorrichtung
JP4928097B2 (ja) * 2005-07-29 2012-05-09 株式会社アドバンテスト タイミング発生器及び半導体試験装置
US20080036512A1 (en) * 2006-08-08 2008-02-14 Keiichi Yamamoto Signal delay circuit and driver circuit, signal transmission module, and signal transmission system using signal delay circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060098A1 (ja) 2003-12-18 2005-06-30 Advantest Corporation 遅延回路、及び試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312864A (zh) * 2021-04-29 2021-08-27 飞腾信息技术有限公司 一种s型可配置延时线、时钟结构及时钟延时调整方法
CN113312864B (zh) * 2021-04-29 2023-03-21 飞腾信息技术有限公司 一种s型可配置延时线、时钟结构及时钟延时调整方法

Also Published As

Publication number Publication date
KR20090048470A (ko) 2009-05-13
US7960996B2 (en) 2011-06-14
WO2008023624A1 (fr) 2008-02-28
KR101324341B1 (ko) 2013-10-31
JPWO2008023624A1 (ja) 2010-01-07
US20100019795A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
DE69733789T2 (de) Hochauflösendes Stromversorgungsprüfsystem
DE112006001986T5 (de) Timing-Generator Halbleitertestgerät
DE102008046831B4 (de) Ereignisgesteuerte Zeitintervallmessung
DE102015101837B4 (de) Vorrichtung und Verfahren zur Verbesserung der Gleichtaktunterdrückung
DE112005003742B9 (de) LVDS-Treiber mit Pre-Emphasis
DE102007023889B4 (de) Zeitmess-Schaltung mit Impulsverzögerungsschaltung
DE102013104536A1 (de) Schaltungsanordnung und verfahren zum betreiben einer schaltungsanordnung
DE102007021311B4 (de) Digitalisierungsvorrichtung
DE10297345T5 (de) Phasenregelkreisschaltung, Delay-Locked-Loop-Schaltung, Taktgenerator, Halbleitertestgerät und integrierter Halbleiterschaltkreis
DE102015103134B4 (de) Lineares Hochgeschwindigkeitsnachlauf-Strommesssystem mit positivem und negativem Strom
DE102006011701B4 (de) Komparatorschaltung mit Versatzaufhebung
DE4445311A1 (de) Zeitsignal-Erzeugungsschaltung
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
DE112007001981T5 (de) Variable Verzögerungsschaltung, Taktgeber und Halbleitertestgerät
DE19857689B4 (de) Strommeßschaltung für ein IC-Testgerät
DE102014118977A1 (de) Oszillatorvorrichtungen und Verfahren
DE102017104553B4 (de) Segmentiertes Pintreibersystem
DE112006003066T5 (de) Prüfvorrichtung und Prüfverfahren
DE3623136C2 (de)
DE102007002252A1 (de) Temperatursensor und Temperaturbereichsdetektionsverfahren
DE112005002247T5 (de) Verbrauchsstrom-Ausgleichsschaltung, Verfahren zum Einstellen eines Ausgleichsstrombetrags, Zeitgeber und Halbleitertestgerät
DE4320691A1 (de) Digital/Analog-Wandler
DE112006001998B4 (de) Timing-Generator und Halbleitertestgerät
DE102010012688B4 (de) Schaltanordnung mit Temperaturkompensation
DE60117048T2 (de) Schaltung zum empfangen und ansteuern eines taktsignals

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120301