JP7014138B2

JP7014138B2 - 半導体装置

Info

Publication number: JP7014138B2
Application number: JP2018220387A
Authority: JP
Inventors: 達也宇田; 信剛谷口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-11-26
Filing date: 2018-11-26
Publication date: 2022-02-01
Anticipated expiration: 2038-11-26
Also published as: JP2020089069A; CN111220838A; DE102019217778B4; US10615789B1; CN111220838B; DE102019217778A1

Description

本発明は、半導体装置に関する。

特許文献１には、電源から負荷への電力供給を制御する電力供給制御装置が開示されている。この電力供給制御装置は、電源から負荷への通電路に配される半導体スイッチ素子と、電流検出回路と、電圧発生回路と、異常検出回路とを備える。電流検出回路は、半導体スイッチ素子に流れる負荷電流を検出する。電圧発生回路は、半導体スイッチ素子の出力側電圧を分圧する分圧回路であり、分圧抵抗を直列接続してなる。異常検出回路は、半導体スイッチ素子に流れる負荷電流が、電圧発生回路の分圧電圧に応じた閾値電流を超える場合に異常信号を出力する。これにより、精度の高い異常検出を行うことができる。

国際公開第２００６／１２９５４８号公報

複数のシャント抵抗が直列接続されると、複数のシャント抵抗の損失が大きくなる可能性がある。これにより、複数のシャント抵抗からの発熱が大きくなり、半導体装置への複数のシャント抵抗の組み込みが困難となる場合がある。

本発明は、上述の課題を解決するためになされたもので、シャント抵抗による発熱を抑制し、電流検出精度を向上できる半導体装置を得ることを目的とする。

本開示に係る半導体装置は、第１端子と、第２端子と、第１駆動端子と、を有し、該第１駆動端子に入力される信号に応じて該第１端子から該第２端子に電流が流れる第１半導体装置と、第３端子と、第４端子と、第２駆動端子と、を有し、該第２駆動端子に入力される信号に応じて該第３端子から該第４端子に電流が流れる第２半導体装置と、交流出力端子と、一端が該第２端子と電気的に接続され、他端が該交流出力端子と電気的に接続された第１シャント抵抗と、一端が該第３端子と電気的に接続され、他端が該交流出力端子と電気的に接続された第２シャント抵抗と、該第１シャント抵抗の一端と、該第２シャント抵抗の一端と、を電気的に接続する第１配線と、該第１シャント抵抗の他端と、該第２シャント抵抗の他端と、を電気的に接続する第２配線と、該第１シャント抵抗の一端と該第２シャント抵抗の一端との間、または、該第１シャント抵抗の他端と該第２シャント抵抗の他端との間で、互いに直列に接続された第１センス抵抗と第２センス抵抗とを有する第１センス抵抗回路と、該第１センス抵抗と該第２センス抵抗との接続点に電気的に接続された第１電圧検出端子と、該第１シャント抵抗および該第２シャント抵抗に対して、該第１電圧検出端子と反対側の部分に、センス抵抗を介することなく電気的に接続された第２電圧検出端子と、を備え、該第１電圧検出端子と該第２電圧検出端子との間に印加される電圧に基づいて、該第１半導体装置および該第２半導体装置と該交流出力端子との間に流れる電流が検知される。

本発明に係る半導体装置では、複数のシャント抵抗が並列に接続される。このため、複数のシャント抵抗による発熱を抑制できる。また、第１センス抵抗と第２センス抵抗を設けることで、複数のシャント抵抗と第１センス抵抗および第２センス抵抗とを含む抵抗回路の合成電圧を、複数のシャント抵抗に発生する電圧の平均値に近づけることができる。従って、電流検出精度を向上できる。

実施の形態１に係る半導体装置の回路図である。実施の形態１に係る抵抗回路の回路図である。実施の形態１に係る半導体装置の平面図である。比較例に係る半導体装置の回路図である。比較例に係る抵抗回路の回路図である。実施の形態１の第１の変形例に係る抵抗回路の回路図である。実施の形態１の第２の変形例に係る抵抗回路の回路図である。実施の形態１の第３の変形例に係る抵抗回路の回路図である。実施の形態１の第４の変形例に係る抵抗回路の回路図である。

本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る半導体装置１００の回路図である。半導体装置１００は、第１半導体装置１０と第２半導体装置２０を備える。第１半導体装置１０は、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）１０ａとダイオード１０ｂとを備える。ＩＧＢＴ１０ａは、第１端子１１と、第２端子１２と、第１駆動端子１３とを有する。ＩＧＢＴ１０ａでは、第１駆動端子１３に入力される信号に応じて第１端子１１から第２端子１２に電流が流れる。第１端子１１はコレクタ、第２端子１２はエミッタ、第１駆動端子１３はゲートである。

ダイオード１０ｂのアノードは第２端子１２に接続される。ダイオード１０ｂのカソードは第１端子１１に接続される。ダイオード１０ｂは還流ダイオードである。

第２半導体装置２０は、ＩＧＢＴ２０ａとダイオード２０ｂとを備える。ＩＧＢＴ２０ａは、第３端子２１と、第４端子２２と、第２駆動端子２３とを有する。ＩＧＢＴ２０ａでは、第２駆動端子２３に入力される信号に応じて第３端子２１から第４端子２２に電流が流れる。第３端子２１はコレクタ、第４端子２２はエミッタ、第２駆動端子２３はゲートである。ダイオード２０ｂのアノードは第４端子２２に接続される。ダイオード２０ｂのカソードは第３端子２１に接続される。ダイオード２０ｂは還流ダイオードである。

半導体装置１００は交流出力端子３０を備える。交流出力端子３０からは交流電圧が出力される。交流出力端子３０には、例えば負荷が接続される。また、第１端子１１と第４端子２２との間には電源が接続される。半導体装置１００は、電源と負荷との間に設けられる。半導体装置１００は、スイッチング素子である第１半導体装置１０と第２半導体装置のオンオフにより、電源電圧を交流電圧に変換して負荷に供給する電力変換装置である。第１半導体装置１０と第２半導体装置２０は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ－ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）であっても良い。

第１半導体装置１０および第２半導体装置２０と、交流出力端子３０との間には抵抗回路４０が接続される。抵抗回路４０は、第１～第４シャント抵抗Ｒ１～Ｒ４と、第１～第４センス抵抗Ｒｓ１～Ｒｓ４を備える。抵抗回路４０により、半導体装置１００に発生する電圧を検出できる。第１～第４シャント抵抗Ｒ１～Ｒ４は並列に接続される。シャント抵抗の数は複数であれば良い。シャント抵抗の抵抗値および数は、半導体装置１００に流れる電流または検出する電圧の大きさ等によって変更しても良い。

第１シャント抵抗Ｒ１は、一端が第２端子１２と電気的に接続され、他端が交流出力端子３０と電気的に接続される。第４シャント抵抗Ｒ４は、一端が第３端子２１と電気的に接続され、他端が交流出力端子３０と電気的に接続される。第１配線４１は、第１シャント抵抗Ｒ１の一端と、第４シャント抵抗Ｒ４の一端とを電気的に接続する。第２配線４２は、第１シャント抵抗Ｒ１の他端と、第４シャント抵抗Ｒ４の他端とを電気的に接続する。

第２シャント抵抗Ｒ２は、一端が第１配線４１に電気的に接続され、他端が第２配線４２および交流出力端子３０に電気的に接続される。第３シャント抵抗Ｒ３は、第２シャント抵抗Ｒ２と第４シャント抵抗Ｒ４との間で、一端が第１配線４１に電気的に接続され、他端が第２配線４２および交流出力端子３０に電気的に接続される。

抵抗回路４０は、パターン抵抗ｒ１１、ｒ１２、ｒ２１、ｒ２２、ｒ３１、ｒ３２を有する。パターン抵抗ｒ１１、ｒ１２、ｒ２１、ｒ２２、ｒ３１、ｒ３２は、シャント抵抗間のパターンの抵抗およびシャント抵抗をはんだ付けすることにより発生する抵抗を含む。

パターン抵抗ｒ１１は第１シャント抵抗Ｒ１の一端と第２シャント抵抗Ｒ２の一端とを繋ぐ配線の抵抗である。パターン抵抗ｒ１２は第１シャント抵抗Ｒ１の他端と第２シャント抵抗Ｒ２の他端とを繋ぐ配線の抵抗である。パターン抵抗ｒ２１は第２シャント抵抗Ｒ２の一端と第３シャント抵抗Ｒ３の一端とを繋ぐ配線の抵抗である。パターン抵抗ｒ２２は第２シャント抵抗Ｒ２の他端と第３シャント抵抗Ｒ３の他端とを繋ぐ配線の抵抗である。パターン抵抗ｒ３１は第３シャント抵抗Ｒ３の一端と第４シャント抵抗Ｒ４の一端とを繋ぐ配線の抵抗である。パターン抵抗ｒ３２は第３シャント抵抗Ｒ３の他端と第４シャント抵抗Ｒ４の他端とを繋ぐ配線の抵抗である。

抵抗回路４０は、配線抵抗ｒ８１～ｒ８４を有する。配線抵抗ｒ８１～ｒ８４は、第１～第４シャント抵抗Ｒ１～Ｒ４の他端と交流出力端子３０とを繋ぐ配線の抵抗である。本実施の形態では、第１～第４シャント抵抗Ｒ１～Ｒ４と交流出力端子３０とは、ワイヤボンドで接続される。配線抵抗ｒ８１～ｒ８４はワイヤボンドによる抵抗である。

配線抵抗ｒ８１は、第１シャント抵抗Ｒ１の他端と交流出力端子３０との間を繋ぐ配線の抵抗である。配線抵抗ｒ８２は、第２シャント抵抗Ｒ２の他端と交流出力端子３０との間を繋ぐ配線の抵抗である。配線抵抗ｒ８３は、第３シャント抵抗Ｒ３の他端と交流出力端子３０との間を繋ぐ配線の抵抗である。配線抵抗ｒ８４は、第４シャント抵抗Ｒ４の他端と交流出力端子３０との間を繋ぐ配線の抵抗である。

抵抗回路４０は、第１センス抵抗回路４３を有する。第１センス抵抗回路４３は、第１シャント抵抗Ｒ１の一端と第２シャント抵抗Ｒ２の一端との間に電気的に接続される。第１センス抵抗回路４３は、互いに直列に接続された第１センス抵抗Ｒｓ１と第２センス抵抗Ｒｓ２とを有する。また、抵抗回路４０は、第２センス抵抗回路４４を有する。第２センス抵抗回路４４は、第１シャント抵抗Ｒ１の他端と第２シャント抵抗Ｒ２との他端の間に電気的に接続される。第２センス抵抗回路４４は、互いに直列に接続された第３センス抵抗Ｒｓ３と第４センス抵抗Ｒｓ４とを有する。

半導体装置１００は、第１電圧検出端子５１と、第２電圧検出端子５２を備える。第１電圧検出端子５１は、第１センス抵抗Ｒｓ１と第２センス抵抗Ｒｓ２との接続点に電気的に接続される。第２電圧検出端子５２は、第３センス抵抗Ｒｓ３と第４センス抵抗Ｒｓ４との接続点に電気的に接続される。

第１電圧検出端子５１と第２電圧検出端子５２との間には、電圧検出部５３が電気的に接続される。電圧検出部５３は、第１電圧検出端子５１と第２電圧検出端子５２との間に印加される電圧を検出する。電圧検出部５３により、抵抗回路４０の合成電圧を検出できる。本実施の形態において抵抗回路４０の合成電圧は、第１センス抵抗Ｒｓ１と第１シャント抵抗Ｒ１と第３センス抵抗Ｒｓ３が形成する直列回路の両端に印加される電圧である。また、抵抗回路４０の合成電圧は、第２センス抵抗Ｒｓ２と第４シャント抵抗Ｒ４と第４センス抵抗Ｒｓ４が形成する直列回路の両端に印加される電圧であっても良い。

図２は、実施の形態１に係る抵抗回路４０の回路図である。矢印は電流の流れる方向を示す。図２においてＰ側では左から右へ電流が流れる。つまり、第１半導体装置１０から交流出力端子３０に向かって電流が流れる。また、Ｎ側では右から左へ電流が流れる。つまり、交流出力端子３０から第２半導体装置２０に向かって電流が流れる。

図３は、実施の形態１に係る半導体装置の平面図である。半導体装置１００の外周部には、第１半導体装置１０と第２半導体装置２０の端子と交流出力端子３０が設けられる。第１端子１１と第４端子２２は、電源に接続される主電極端子である。交流出力端子３０は、第１～第４シャント抵抗Ｒ１～Ｒ４に対して、主電極端子の反対側に設けられる。

また、第１電圧検出端子５１と第２電圧検出端子５２は、半導体装置１００の外周部のうち抵抗回路４０の近傍に設けられる。なお、図３では便宜上、第１センス抵抗回路４３および第２センス抵抗回路４４は省略されている。

図４は、比較例に係る半導体装置の回路図である。図５は、比較例に係る抵抗回路の回路図である。比較例に係る半導体装置１００ａは抵抗回路４０ａを備える。抵抗回路４０ａは、第１センス抵抗回路４３および第２センス抵抗回路４４を有さない。

図５に示されるように、Ｐ側では第１半導体装置１０から交流出力端子３０に向かって電流が流れる。また、Ｎ側では交流出力端子３０から第２半導体装置２０に向かって電流が流れる。このとき、Ｐ側から流れる本電流は、並列に接続された第１～第４シャント抵抗Ｒ１～Ｒ４のうち第１シャント抵抗Ｒ１側から抵抗回路４０ａに流れ込む。このとき、各シャント抵抗に流れる電流Ｉ（ｎ）は、Ｉ（１）＞Ｉ（２）＞Ｉ（３）＞Ｉ（４）となる。ここで、Ｉ（１）～Ｉ（４）は、それぞれ第１～第４シャント抵抗Ｒ１～Ｒ４を流れる電流を示す。

また、Ｎ側に流れる本電流は、並列に接続された第１～第４シャント抵抗Ｒ１～Ｒ４のうち第４シャント抵抗Ｒ４側から第２半導体装置２０に流れる。このとき、各シャント抵抗に流れる電流Ｉ（ｎ）は、Ｉ（１）＜Ｉ（２）＜Ｉ（３）＜Ｉ（４）となる。このように、電流の流れる方向によって、第１～第４シャント抵抗Ｒ１～Ｒ４を流れる電流の比率が変わる。

以上から、複数のシャント抵抗を並列に接続すると、電流の向きによって各シャント抵抗に流れる電流値が変わる。このため、例えば第２シャント抵抗Ｒ２に印加される電圧は、電流の向きによって変わる。よって、電圧検出部５３から読み取った電圧値を用いて半導体装置１００ａを流れる電流値を算出すると、計算値と実際に半導体装置１００ａに流れた電流との間に誤差が生じることとなる。

比較例に係る抵抗回路４０ａでは、複数のシャント抵抗のうち最も真値との誤差の少ないシャント抵抗においても、電流値の誤差が２．９％となった。ここで、第１～第４シャント抵抗Ｒ１～Ｒ４の抵抗値を１．０ｍΩ、パターン抵抗ｒ１１、ｒ１２、ｒ２１、ｒ２２、ｒ３１、ｒ３２の抵抗値を１０μΩとした。一般にシャント抵抗自体の許容差は０．５％～２％程度である。このため、電流値には３～５％の誤差が発生することとなる。従って、正確な電流制御ができない。

次に、本実施の形態の効果について説明する。図６は、実施の形態１の第１の変形例に係る抵抗回路の回路図である。簡単のため、２つのシャント抵抗を有する抵抗回路２４０を用いて説明する。

第１シャント抵抗Ｒ１と第２シャント抵抗Ｒ２に印加される電圧Ｖ（Ｒ１）、Ｖ（Ｒ２）は、それぞれＶ（Ｒ１）＝Ｖ（Ａ）－Ｖ（Ｂ）、Ｖ（Ｒ２）＝Ｖ（Ｃ）－Ｖ（Ｄ）となる。ここで、Ｖ（Ａ）は第１シャント抵抗Ｒ１の一端の電位である。Ｖ（Ｂ）は第１シャント抵抗Ｒ１の他端の電位である。Ｖ（Ｃ）は第２シャント抵抗Ｒ２の一端の電位である。Ｖ（Ｄ）は第２シャント抵抗Ｒ２の他端の電位である。第１配線４１にはパターン抵抗ｒ１１が設けられる。このため、Ｖ（Ａ）とＶ（Ｃ）は異なる値となる。同様に、第２配線４２にはパターン抵抗ｒ１２が設けられる。このため、Ｖ（Ｂ）とＶ（Ｄ）は異なる値となる。

第１電圧検出端子５１と第２電圧検出端子５２との間に印加される電圧Ｖは、Ｖ＝Ｖ（Ｅ）－Ｖ（Ｆ）となる。ここで、Ｖ（Ｅ）は第１電圧検出端子５１の電位であり、Ｖ（Ｆ）は第２電圧検出端子５２の電位である。ここで、簡単のためＲｓ１＝Ｒｓ２、Ｒｓ３＝Ｒｓ４とする。このとき、電圧Ｖ＝Ｖ（Ｅ）－Ｖ（Ｆ）＝（（Ｖ（Ａ）＋Ｖ（Ｃ））－（Ｖ（Ｂ）＋Ｖ（Ｄ）））／２＝（Ｖ（Ａ）－Ｖ（Ｂ）＋Ｖ（Ｃ）－Ｖ（Ｄ））／２＝（Ｖ（Ｒ１）＋Ｖ（Ｒ２））／２となる。従って、電圧検出部５３が検出する電圧は、複数のシャント抵抗に発生する電圧の平均値となる。

同様に、第１～第４センス抵抗Ｒｓ１～Ｒｓ４の抵抗値が異なる場合およびシャント抵抗が３つ以上の場合においても、センス抵抗を設けることで、電圧検出部５３が検出する電圧を複数のシャント抵抗に発生する電圧の平均値に近づけることができる。このとき、電流の流れる方向による検出電圧の誤差を低減できる。

センス抵抗を設けた場合でも、電流の流れる方向によって各シャント抵抗を流れる電流値は変わる。しかし、センス抵抗により、抵抗回路４０の合成電圧が複数のシャント抵抗に発生する電圧の平均値に近づく。よって、電流の流れる方向による検出電圧の誤差を低減でき、検出電圧の精度を向上できる。従って、順方向と逆方向の電流を高精度に検出できる。

実施の形態１に係る抵抗回路４０を用いると、電流値の誤差を０．３９％に低減できる。ここで、第１～第４シャント抵抗Ｒ１～Ｒ４の抵抗値を１．０ｍΩ、パターン抵抗ｒ１１、ｒ１２、ｒ２１、ｒ２２、ｒ３１、ｒ３２の抵抗値を１０μΩ、第１～第４センス抵抗Ｒｓ１～Ｒｓ４の抵抗値を１ｋΩとした。ただし、第１～第４シャント抵抗Ｒ１～Ｒ４、第１～第４センス抵抗Ｒｓ１～Ｒｓ４の抵抗値はこの限りではない。

電流検出精度の向上により、半導体装置１００の電流制御および過電流制限を高精度に実施できる。このため、半導体装置１００を例えば発電、送電のための装置に使用した場合、効率的なエネルギーの利用および再生が可能となる。これに限らず、半導体装置１００は、交流電力を利用するあらゆる装置に適用できる。

また、本実施の形態では、複数のシャント抵抗が交流出力端子３０に対して並列に接続される。従って、複数のシャント抵抗が直列に接続される場合と比較して、シャント抵抗の発熱を抑制できる。従って本実施の形態では、シャント抵抗の発熱を抑制しつつ、電流検出精度を向上できる。

なお、第１～第４センス抵抗Ｒｓ１～Ｒｓ４の抵抗値は１０^２～１０^５Ωであり、第１～第４シャント抵抗Ｒ１～Ｒ４の抵抗値は１０^－４～１０^－３Ωである。第１～第４センス抵抗Ｒｓ１～Ｒｓ４の抵抗値は、第１～第４シャント抵抗Ｒ１～Ｒ４の抵抗値よりも十分大きい。第１～第４センス抵抗Ｒｓ１～Ｒｓ４の抵抗値は、第１～第４シャント抵抗Ｒ１～Ｒ４の抵抗値に比べて、少なくとも１０^５～１０^８倍大きい。このため、センス抵抗が無い場合と比較して、シャント抵抗を流れる電流は大きく変わらない。従って、複数のシャント抵抗の並列回路により、抵抗回路４０の発熱を有効に抑制できる。

図７は、実施の形態１の第２の変形例に係る抵抗回路の回路図である。第２の変形例に係る抵抗回路３４０は、第１センス抵抗回路３４３と第２センス抵抗回路３４４を備える。第１センス抵抗回路３４３は第１～第４センス抵抗Ｒｓ１～Ｒｓ４を備える。第２センス抵抗回路３４４は第５～第８センス抵抗Ｒｓ５～Ｒｓ８を備える。

第１センス抵抗回路３４３において、第１～第４センス抵抗Ｒｓ１～Ｒｓ４の一端は、第１～第４シャント抵抗Ｒ１～Ｒ４の一端とそれぞれ電気的に接続される。第１～第４センス抵抗Ｒｓ１～Ｒｓ４の他端は、互いに電気的に接続される。つまり、第２センス抵抗Ｒｓ２は、一端が第２シャント抵抗Ｒ２の一端と電気的に接続され、他端が第１センス抵抗Ｒｓ１と第４センス抵抗Ｒｓ４を繋ぐ配線に電気的に接続される。第３センス抵抗Ｒｓ３は、一端が第３シャント抵抗Ｒ３の一端と電気的に接続され、他端が第１センス抵抗Ｒｓ１と第４センス抵抗Ｒｓ４を繋ぐ配線に電気的に接続される。

第２センス抵抗回路３４４において、第５～第８センス抵抗Ｒｓ５～Ｒｓ８の一端は、第１～第４シャント抵抗Ｒ１～Ｒ４の他端とそれぞれ電気的に接続される。第５～第８センス抵抗Ｒｓ５～Ｒｓ８の他端は、互いに電気的に接続される。つまり、第６センス抵抗Ｒｓ６は、一端が第２シャント抵抗Ｒ２の他端と電気的に接続され、他端が第５センス抵抗Ｒｓ５と第８センス抵抗Ｒｓ８を繋ぐ配線に電気的に接続される。第７センス抵抗Ｒｓ７は、一端が第３シャント抵抗Ｒ３の他端と電気的に接続され、他端が第５センス抵抗Ｒｓ５と第８センス抵抗Ｒｓ８を繋ぐ配線に電気的に接続される。

抵抗回路３４０では、全てのシャント抵抗にセンス抵抗が接続される。これにより、抵抗回路３４０の合成電圧を、複数のシャント抵抗に発生する電圧の平均値にさらに近づけることができる。従って、電流の流れる方向による検出電圧の誤差を低減でき、電流検出精度をさらに向上できる。抵抗回路３４０を用いると、電流値の誤差を０．０５％に低減できる。

第１電圧検出端子５１と第２電圧検出端子５２は、抵抗回路３４０のうち、第１センス抵抗Ｒｓ１と第１シャント抵抗Ｒ１と第５センス抵抗Ｒｓ５が形成する直列回路を挟んで設けられる。第１電圧検出端子５１と第２電圧検出端子５２は別の位置に設けられても良い。例えば、第１電圧検出端子５１と第２電圧検出端子５２は、第３センス抵抗Ｒｓ３と第３シャント抵抗Ｒ３と第７センス抵抗Ｒｓ７が形成する直列回路を挟んで設けられても良い。

図８は、実施の形態１の第３の変形例に係る抵抗回路の回路図である。第３の変形例に係る抵抗回路４４０は、第２センス抵抗回路３４４を備えない点が抵抗回路３４０と異なる。また、第２電圧検出端子５２は、第１シャント抵抗Ｒ１の他端と電気的に接続される。

抵抗回路４４０では、抵抗回路３４０よりも部品を削減できる。従って、半導体装置１００を小型化できる。また、抵抗回路４４０を用いても、電流の流れる方向による検出電圧の誤差を低減でき、電流検出精度を向上できる。抵抗回路４４０を用いると、電流値の誤差を０．０６％に低減できる。

このように、センス抵抗回路は、複数のシャント抵抗の並列回路の片側のみに設けられても良い。つまり、第１センス抵抗回路３４３は、第１シャント抵抗Ｒ１の一端と第４シャント抵抗Ｒ４の一端との間、または、第１シャント抵抗Ｒ１の他端と第４シャント抵抗Ｒ４の他端との間に電気的に接続されれば良い。

このとき、第２電圧検出端子５２は、抵抗回路４４０のうち第１～第４シャント抵抗Ｒ１～Ｒ４に対して第１電圧検出端子５１と反対側の部分に電気的に接続されれば良い。第２電圧検出端子５２は、例えば第１～第４シャント抵抗Ｒ１～Ｒ４の何れかの第１センス抵抗回路３４３と反対側の端部と電気的に接続される。

図９は、実施の形態１の第４の変形例に係る抵抗回路の回路図である。第４の変形例に係る抵抗回路５４０は、第２センス抵抗回路４４を備えない点が抵抗回路４０と異なる。また、第２電圧検出端子５２は、第１シャント抵抗Ｒ１の他端に設けられる。これにより、抵抗回路４４０よりもさらに部品を削減できる。従って、半導体装置１００を小型化できる。また、抵抗回路５４０を用いても、電流の流れる方向による検出電圧の誤差を低減でき、電流検出精度を向上できる。抵抗回路５４０を用いると、電流値の誤差を０．４６％に低減できる。

また、第１半導体装置１０または第２半導体装置２０は、ワイドバンドギャップ半導体によって形成されても良い。ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。これにより、半導体装置１００をさらに小型化できる。

なお、本実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。

１００半導体装置、１０第１半導体装置、１１第１端子、１２第２端子、１３第１駆動端子、２０第２半導体装置、２１第３端子、２２第４端子、２３第２駆動端子、３０交流出力端子、４０、２４０、４３０、４４０、５４０抵抗回路、Ｒ１第１シャント抵抗、Ｒ２第２シャント抵抗、Ｒ３第３シャント抵抗、Ｒ４第４シャント抵抗、４１第１配線、４２第２配線、４３、３４３第１センス抵抗回路、４４、３４４第２センス抵抗回路、Ｒｓ１第１センス抵抗、Ｒｓ２第２センス抵抗、Ｒｓ３第３センス抵抗、Ｒｓ４第４センス抵抗、Ｒｓ５第５センス抵抗、Ｒｓ６第６センス抵抗、Ｒｓ７第７センス抵抗、Ｒｓ８第８センス抵抗、５１第１電圧検出端子、５２第２電圧検出端子

Claims

第１端子と、第２端子と、第１駆動端子と、を有し、前記第１駆動端子に入力される信号に応じて前記第１端子から前記第２端子に電流が流れる第１半導体装置と、
第３端子と、第４端子と、第２駆動端子と、を有し、前記第２駆動端子に入力される信号に応じて前記第３端子から前記第４端子に電流が流れる第２半導体装置と、
交流出力端子と、
一端が前記第２端子と電気的に接続され、他端が前記交流出力端子と電気的に接続された第１シャント抵抗と、
一端が前記第３端子と電気的に接続され、他端が前記交流出力端子と電気的に接続された第２シャント抵抗と、
前記第１シャント抵抗の一端と、前記第２シャント抵抗の一端と、を電気的に接続する第１配線と、
前記第１シャント抵抗の他端と、前記第２シャント抵抗の他端と、を電気的に接続する第２配線と、
前記第１シャント抵抗の一端と前記第２シャント抵抗の一端との間、または、前記第１シャント抵抗の他端と前記第２シャント抵抗の他端との間で、互いに直列に接続された第１センス抵抗と第２センス抵抗とを有する第１センス抵抗回路と、
前記第１センス抵抗と前記第２センス抵抗との接続点に電気的に接続された第１電圧検出端子と、
前記第１シャント抵抗および前記第２シャント抵抗に対して、前記第１電圧検出端子と反対側の部分に、センス抵抗を介することなく電気的に接続された第２電圧検出端子と、
を備え、
前記第１電圧検出端子と前記第２電圧検出端子との間に印加される電圧に基づいて、前記第１半導体装置および前記第２半導体装置と前記交流出力端子との間に流れる電流が検知されることを特徴とする半導体装置。
前記第２電圧検出端子は、前記第１シャント抵抗の前記第１センス抵抗回路と反対側の端部、または、前記第２シャント抵抗の前記第１センス抵抗回路と反対側の端部と電気的に接続されることを特徴とする請求項１に記載の半導体装置。
一端が前記第１配線に電気的に接続され、他端が前記第２配線および前記交流出力端子に電気的に接続された第３シャント抵抗を備え、
前記第１センス抵抗回路は、一端が前記第３シャント抵抗の一端と電気的に接続され、他端が前記第１センス抵抗と前記第２センス抵抗を繋ぐ配線に電気的に接続された第５センス抵抗を備えることを特徴とする請求項１または２に記載の半導体装置。
前記第１半導体装置または前記第２半導体装置は、ワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から３の何れか１項に記載の半導体装置。
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項４に記載の半導体装置。