JP4345541B2 - インバータ回路 - Google Patents

インバータ回路 Download PDF

Info

Publication number
JP4345541B2
JP4345541B2 JP2004099473A JP2004099473A JP4345541B2 JP 4345541 B2 JP4345541 B2 JP 4345541B2 JP 2004099473 A JP2004099473 A JP 2004099473A JP 2004099473 A JP2004099473 A JP 2004099473A JP 4345541 B2 JP4345541 B2 JP 4345541B2
Authority
JP
Japan
Prior art keywords
igbt
characteristic
temperature
igbts
vth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004099473A
Other languages
English (en)
Other versions
JP2005287227A (ja
Inventor
信之 加藤
昭二 三浦
尚彦 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004099473A priority Critical patent/JP4345541B2/ja
Publication of JP2005287227A publication Critical patent/JP2005287227A/ja
Application granted granted Critical
Publication of JP4345541B2 publication Critical patent/JP4345541B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、2個以上の半導体素子を並列に接続した回路構成を備えてなるインバータ回路に関する。
インバータ回路を構成するスイッチング素子として、例えばIGBTが使用されている。そして、3相のインバータ回路の場合、通常、6個のIGBTを3相ブリッジ接続して構成されている。また、IGBTに流れる電流値を減らすために、複数個のIGBTを並列接続して1個のスイッチング素子を構成することが実施されており、例えば、2個並列の場合、3相のインバータ回路は12個のIGBTで構成されることになる。
特開2002−368192号公報
上記従来構成のインバータ回路において、並列接続された2個のIGBTがほとんど同じ特性を備えている場合(即ち、理想的な素子の場合)には、各IGBTに流れる電流の大きさがほぼ等しくなることから、損失で発生する熱と放熱性とで決まる素子の温度もほぼ等しくなる。これに対して、並列接続された2個のIGBTの特性がある程度異なる場合、例えばVth(しきい値電圧)にある程度差があるときには、Vthが低い方のIGBTが先にスイッチング動作することから、この一方のIGBTに電流が集中するようになる。この結果、上記一方のIGBTの温度が、他方よりも高くなるという問題点があった。そして、実際に製造されるIGBTには、特性のばらつきがかなり存在するので、並列接続された2個の半導体素子の温度にかなり差が発生するという問題点があった。
そこで、本発明の目的は、並列接続された複数の半導体素子に特性のばらつきがあっても、それら複数の半導体素子の温度をほぼ等しくすることができるインバータ回路を提供するにある。
更に、本発明のインバータ回路は、2個以上の半導体素子を並列に接続した回路構成を備えてなるインバータ回路において、前記2個以上の半導体素子として、Vthが低い半導体素子とVthが高い半導体素子を使用すると共に、前記Vthが低い半導体素子の常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値が、前記Vthが高い半導体素子の常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値よりも小さくなるように設定したところに特徴を有する。この構成の場合、前記2個以上の半導体素子は、Vthの差が設定電圧以下である特性を備えていることがより一層良い構成である。
また、本発明の他のインバータ回路は、2個以上の半導体素子を並列に接続した回路構成を備えてなるものにおいて、前記2個以上の半導体素子として、Vthの差が設定電圧以下である特性を備えた半導体素子を使用するように構成したところに特徴を有する。
以下、本発明を3相のインバータ回路に適用した第1の実施例について、図1ないし図3を参照しながら説明する。まず、図2は、本実施例のインバータ回路1を示す電気回路図である。この図2に示すように、本実施例のインバータ回路1は、直流電源2から導出された正側の電源線3と負側の電源線4の間に設けられている。尚、直流電源2の両端子(電源線3、4)には、コンデンサ5が接続されている。
上記インバータ回路1は、2個の例えばIGBT(半導体素子)6、6を並列接続して成る並列回路7を6個、3相ブリッジ接続して構成されている。インバータ回路1の3相(個)の出力端子1u、1v、1wは、モータ等の負荷8に接続されている。また、各IGBT6のコレクタとエミッタには、フリーホイールダイオード9が接続されている。
ここで、図3に示すように、上記インバータ回路1の中から1つのアームを取り出し、並列回路7を構成する2個のIGBT6に流れる電流について考察してみる。
まず、今、1アームに例えば400Aの電流が流れるとすると、2個のIGBT6がその特性が揃った(即ち、同じ特性を有する)IGBTである場合には、図3(a)に示すように、電流は2個のIGBT6に均等に、つまり、200Aずつ分配されるように流れる。この結果、2個のIGBT6は、損失で発生する発熱と放熱(冷却)の特性が同じになることから、各IGBT6の素子温度が同じ(例えばT℃)になり、素子間の温度差が生じない。
しかし、実際に製造されるIGBTは、特性がかなりばらつく。このため、2個のIGBTの特性を揃えようとすると、使用できるIGBTの個数が非常に少なくなる、即ち、歩止まりがかなり悪くなるという問題点があった。
次に、特性が揃っていない2個のIGBT6を使用して並列回路7を構成した場合について、図3(b)を参照して説明する。
この場合には、例えば、図3(b)において、左側のIGBT6のVth(しきい値電圧)の方が、右側のIGBT6のVthよりも高いとすると、左側のIGBT6の方がスイッチングが先に行われるため、電流が集中するようになり(αだけ多く流れ)、その結果、左側のIGBT6の素子温度が右側のIGBT6よりも高く(βだけ高く)なる。つまり、2個のIGBT6の間に温度差が発生してしまう。
さて、本発明者らは、製品ばらつきがあるIGBT6(即ち、特性が揃っていないIGBT6)から2個のIGBT6をいろいろ選択して並列回路7を構成し、素子の温度差がどうなるかを実験してみた。すると、特性が揃っていない2個のIGBT6でありながら、素子の温度差がほとんど生じないIGBT6のペアがあることを発見した。そこで、本発明者らは、このペアを構成する2個のIGBT6について、いろいろ調べてみた。その結果、次のようなことがわかった。
即ち、これら2個のIGBT6は、常温のVce−Ice特性と高温のVce−Ice特性とが交わる点の電流値が、通常の通電電流の値(今の場合、200A)よりも小さいという特性を備えていた。具体的には、上記2個のIGBT6は、図1に示すような特性を有していた。この図1においては、常温(室温)のVce−Ice特性を曲線A1で示し、高温(例えば150℃)のVce−Ice特性を曲線A2で示し、両者が交わる点(クロスポイント)の電流値は例えば50Aである。尚、図1の特性は、Vg(ゲート電圧)が15Vの場合に測定したデータである。
ここで、本発明者らは、上記図1の特性によって、2個のIGBT6の素子温度の差がほとんど生じない理由(理論)について考えてみた。図1の特性を備えたIGBT6の場合、通電電流が50A以上になると、素子の温度上昇により、オン抵抗が上昇するため、電流が流れ難くなり、温度上昇が抑制されるようになる。従って、2個のIGBT6のうちの一方のIGBT6に電流が集中して流れたとしても、上記図1の特性を有しているので、該一方のIGBT6は、通電電流が50A以上になると、オン抵抗が上昇して電流が流れ難くなり、温度上昇が抑制される。この結果、2個のIGBT6の素子温度の差がほとんどなくなると、考察することができた。
これにより、図1の特性、即ち、常温のVce−Ice特性と高温のVce−Ice特性とが交わる点の電流値が、通常の通電電流の値(今の場合、200A)よりも小さいという特性を備えた2個のIGBT6によって、インバータ回路1の各並列回路7を構成すれば、並列接続された2個のIGBT6に特性のばらつきがあっても(ただし、図1の特性を有する)、それら2個のIGBT6の温度をほぼ等しくすることができる。
そして、上記実施例の場合、常温のVce−Ice特性と高温のVce−Ice特性とが交わる点の電流値が、通常の通電電流の値よりも小さいという特性を備えたIGBTを、製造することは比較的容易である。また、上記実施例のIGBTを製造することは、特性が揃ったIGBTを製造する場合に比べて、製造の歩止まりも大幅に高くなる。
図4は、本発明の第2の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第2の実施例においては、並列回路7を構成する2個のIGBT6として、常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値が、通常の通電電流の値(例えば200A)よりも小さいという特性を備えたIGBTを使用した。このIGBTの特性を、図4に示す。
上記図4においては、常温のVg−Ice特性を曲線B1で示し、高温(例えば150℃)のVg−Ice特性を曲線B2で示している。また、上記2つの曲線B1、B2が交わる点(クロスポイント)の電流値は、例えば150Aである。そして、通常の通電電流は、第1の実施例と同様に、200Aとしている。尚、図4の特性は、Vce=Vgの条件で測定したデータである。
そして、図4の特性を備えたIGBT6の場合、通電電流が150A以上になると、素子の温度上昇により、Vg(ゲート電圧)が上昇し、Vthが高くなることと同様になるため、電流が流れ難くなり、温度上昇が抑制されるようになる。従って、2個のIGBT6のうちの一方のIGBT6に電流が集中して流れたとしても、上記図4の特性を有しているので、該一方のIGBT6は、通電電流が150A以上になると、電流が流れ難くなり、温度上昇が抑制される。この結果、2個のIGBT6の素子温度の差がほとんどなくなる。
尚、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
また、上記第2の実施例においては、並列回路7を構成する2個のIGBT6として、図4の特性を備えたIGBTを使用したが、これに限られるものではなく、図4の特性と図1の特性を両方共に備えたIGBTを使用するように構成しても良い。
図5ないし図7は、本発明の第3の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第3の実施例においては、並列回路7を構成する2個のIGBT6のうちの一方として、Vthが低いIGBT6を使用し、他方としてVthが高いIGBTを使用している。更に、上記第3の実施例では、上記Vthが低いIGBT6の常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値が、前記Vthが高い半導体素子の常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値よりも小さくなるように設定されている。
具体的には、上記一方のIGBT6(図6中の左側のIGBT)として、図5(a)に示す特性を有するIGBTを使用した。そして、上記他方のIGBT6(図6中の右側のIGBT)として、図5(b)に示す特性を有するIGBTを使用した。
図5(a)において、曲線C1は常温(室温)のVg−Ice特性を示し、曲線C2は高温のVg−Ice特性を示している。また、図5(b)において、曲線C3は常温(室温)のVg−Ice特性を示し、曲線C4は高温のVg−Ice特性を示している。
上記第3の実施例の場合、Vthが低いIGBT6の常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値が、Vthが高いIGBT6の常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値よりも小さくなるように構成した。このため、図7に示すように、Vthが低いIGBT6に電流が集中して(ステップS1)、その素子温度が上昇すると(ステップS2)、この温度上昇により、Vg(Vth)が上昇し(ステップS3)、電流が流れ難くなり、温度上昇が抑制されるようになる(ステップS7、S8)。
これに対して、Vthが高いIGBT6の方は、電流が少ない(ステップS4)ことから、わずかに温度上昇するだけであり(ステップS5)、Vg(Vth)が低下する(ステップS6)。従って、2個のIGBT6のVth差が小さくなる(ステップS7)と共に、2個のIGBT6の素子温度の差も小さくなる(ステップS8)。
尚、上述した以外の第3の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第3の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
また、上記第3の実施例においては、並列回路7を構成する2個のIGBT6として、図5(a)の特性を備えたIGBTと図5(b)の特性を備えたIGBTを使用したが、これに限られるものではなく、図5の特性に加えて図1の特性を合わせて備えるIGBTを使用しても良いし、また、図5の特性に加えて図1の特性及び図4の特性を合わせて備えるIGBTを使用するように構成しても良い。
図8は、本発明の第4の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第4の実施例においては、並列回路7を構成する2個のIGBT6として、図8に示すように、常温のVg−Ice特性D1と高温のVg−Ice特性D2とが交わる点の電流値が、通常の通電電流の値(例えば200A)よりも高いものであって、しかも、初期のVth差と、素子の温度上昇により生じたVth差との和が許容値(予め決められた設定値、例えば2V(望ましくは1V))以下であるという特性を備えたIGBTを使用した。
本発明者らは、実験により、2個のIGBT6のVth差と、2個のIGBT6の素子温度の差との関係を求めており、今、10℃の素子間の温度差を許容すると仮定すると、キャリア周波数が2.5kHz時に初期のVth差は1Vまで許容できるという実験結果を得ている。そして、そのときのVg−Ice特性によると、200A通電時のVgの変化は約1Vであることがわかっているから、初期の素子間のVth差が0であるとすると、2Vまで許容できることになる。しかし、実際には、初期の素子間のVth差が存在するため、上記許容値を1V以下に設定することが望ましい。
尚、上述した以外の第4の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第4の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
また、上記第4の実施例においては、並列回路7を構成する2個のIGBT6として、図8の特性を備えたIGBTを使用したが、これに限られるものではなく、図8の特性に加えて図1の特性を合わせて備えるIGBTを使用しても良いし、また、図8の特性に加えて図1の特性及び図4の特性を合わせて備えるIGBTを使用するように構成しても良い。
図9は、本発明の第5の実施例を示すものである。尚、第4の実施例と同一構成には、同一符号を付している。この第5の実施例においては、並列回路7を構成する2個のIGBT6として、図9に示すように、常温のVg−Ice特性D3と高温のVg−Ice特性D4とが交差しない(クロスポイントを有しない)ものであって、しかも、初期のVth差と、素子の温度上昇により生じたVth差との和が許容値(予め決められた設定値、例えば2V(望ましくは1V))以下であるという特性を備えたIGBTを使用した。
そして、上述した以外の第5の実施例の構成は、第4の実施例の構成と同じ構成となっている。従って、第5の実施例においても、第4の実施例とほぼ同じ作用効果を得ることができる。
また、上記第5の実施例においては、並列回路7を構成する2個のIGBT6として、図9の特性を備えたIGBTを使用したが、これに限られるものではなく、図9の特性に加えて図1の特性を合わせて備えるIGBTを使用しても良いし、また、図9の特性に加えて図1の特性及び図4の特性を合わせて備えるIGBTを使用するように構成しても良い。
図10は、本発明の第6の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第6の実施例においては、並列回路7を構成する2個のIGBT6の代わりに、図10に示すような特性を備えたダイオードを使用するように構成した。このダイオードは、常温のVf−If特性E1と高温のVf−If特性E2とが交わる点の電流値が、通常の通電電流の値(例えば200A)よりも小さいという特性を備えている。尚、Vfは順方向電圧、Ifは順方向電流である。
そして、上述した以外の第6の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第6の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
また、前記第1ないし前記第5の各実施例において、並列回路7を構成する2個のIGBT6の各フリーホイールダイオード(FWD)として、図10の特性を備えたダイオードを使用するように構成することが好ましい。
更にまた、前記第1ないし前記第5の各実施例において、IGBT6として、例えばトレンチ型IGBTを適用することがより一層好ましい構成である。
また、上記各実施例においては、2個のIGBT6(またはダイオード)を並列接続して1つの並列回路7(スイッチング素子)を構成したが、これに限られるものではなく、3個以上のIGBT(またはダイオード)を並列接続して1つの並列回路を構成しても良い。
本発明の第1の実施例を示すもので、常温のVce−Ice特性と高温のVce−Ice特性を示す図 インバータ回路の電気回路図 インバータ回路の1アーム分の電気回路図であって、(a)は特性が揃ったIGBTに流れる電流を説明する図、(b)は特性が揃わないIGBTに流れる電流を説明する図 本発明の第2の実施例を示すもので、IGBTの常温のVg−Ice特性と高温のVg−Ice特性を示す図 本発明の第3の実施例を示すもので、(a)はVthが低いIGBTの常温のVg−Ice特性と高温のVg−Ice特性を示す図、(b)はVthが高いIGBTの常温のVg−Ice特性と高温のVg−Ice特性を示す図 インバータ回路の1アーム分の電気回路図 Vth差及び素子温度差が小さくなる動作を説明するフローチャート 本発明の第4の実施例を示すもので、IGBTの常温のVg−Ice特性と高温のVg−Ice特性を示す図 本発明の第5の実施例を示すもので、IGBTの常温のVg−Ice特性と高温のVg−Ice特性を示す図 本発明の第6の実施例を示すもので、ダイオードの常温のVf−Ifと高温のVf−If特性を示す図
符号の説明
図面中、1はインバータ回路、2は直流電源、3、4は電源線、5はコンデンサ、6はIGBT(半導体素子)、7は並列回路を示す。

Claims (3)

  1. 2個以上の半導体素子を並列に接続した回路構成を備えてなるインバータ回路において、
    前記2個以上の半導体素子として、Vthが低い半導体素子とVthが高い半導体素子を使用すると共に、
    前記Vthが低い半導体素子の常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値が、前記Vthが高い半導体素子の常温のVg−Ice特性と高温のVg−Ice特性とが交わる点の電流値よりも小さくなるように設定したことを特徴とするインバータ回路。
  2. 前記2個以上の半導体素子は、Vthの差が設定電圧以下である特性を備えていることを特徴とする請求項1記載のインバータ回路。
  3. 2個以上の半導体素子を並列に接続した回路構成を備えてなるインバータ回路において、
    前記2個以上の半導体素子として、常温のVg−Ice特性と高温のVg−Ice特性とが交わっておらず、且つ、Vthの差が設定電圧以下である特性を備えた半導体素子を使用するように構成したことを特徴とするインバータ回路。
JP2004099473A 2004-03-30 2004-03-30 インバータ回路 Expired - Fee Related JP4345541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004099473A JP4345541B2 (ja) 2004-03-30 2004-03-30 インバータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099473A JP4345541B2 (ja) 2004-03-30 2004-03-30 インバータ回路

Publications (2)

Publication Number Publication Date
JP2005287227A JP2005287227A (ja) 2005-10-13
JP4345541B2 true JP4345541B2 (ja) 2009-10-14

Family

ID=35185023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099473A Expired - Fee Related JP4345541B2 (ja) 2004-03-30 2004-03-30 インバータ回路

Country Status (1)

Country Link
JP (1) JP4345541B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010214520A (ja) * 2009-03-16 2010-09-30 Hitachi Koki Co Ltd 電動工具
CN102082418B (zh) * 2011-01-28 2015-04-29 中电普瑞科技有限公司 一种绝缘栅双极型晶体管过流保护点的设置方法
JP6673118B2 (ja) 2016-09-23 2020-03-25 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2005287227A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
US9722598B2 (en) Semiconductor device
JP5784235B2 (ja) 3レベル電力変換装置
JP5833220B2 (ja) 逆導電性パワー半導体スイッチを備えたモジュール式の複数コンバータ
US20170110395A1 (en) Semiconductor device
US11139733B2 (en) Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same
US8362829B2 (en) Semiconductor device
JP2012010430A (ja) 半導体スイッチ、制御装置、電力変換装置及び半導体装置
JP6466030B2 (ja) 半導体モジュール
EP3340446B1 (en) Semiconductor apparatus and inverter system
CN110198128B (zh) 3电平i型逆变器及半导体模块
JP6260710B2 (ja) 半導体モジュール
US20220311431A1 (en) Power semiconductor module and power converter
JP4345541B2 (ja) インバータ回路
JP6510571B2 (ja) 電流/電力平衡化のための方法および装置
JP5716702B2 (ja) 半導体装置
JP2017130520A (ja) パワーモジュール、3相インバータシステム、およびパワーモジュールの検査方法
JP2006296159A (ja) 電力変換装置
JP6723469B2 (ja) 2in1型チョッパモジュール
JP6394459B2 (ja) 半導体装置
JP2020088257A (ja) 半導体装置、半導体装置の製造方法、半導体装置の使用方法及び電力変換装置
JP6766761B2 (ja) 半導体装置
JP2010088165A (ja) 電力変換装置
JP6946757B2 (ja) 電力変換装置
JP2008054495A (ja) 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール
JP2017005216A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

R151 Written notification of patent or utility model registration

Ref document number: 4345541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees