JP6723469B2 - ２ｉｎ１型チョッパモジュール - Google Patents

２ｉｎ１型チョッパモジュール Download PDF

Info

Publication number
JP6723469B2
JP6723469B2 JP2019545468A JP2019545468A JP6723469B2 JP 6723469 B2 JP6723469 B2 JP 6723469B2 JP 2019545468 A JP2019545468 A JP 2019545468A JP 2019545468 A JP2019545468 A JP 2019545468A JP 6723469 B2 JP6723469 B2 JP 6723469B2
Authority
JP
Japan
Prior art keywords
diode
elements
igbt
effective area
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019545468A
Other languages
English (en)
Other versions
JPWO2019064402A1 (ja
Inventor
長谷川　滋
滋 長谷川
哲 根岸
哲 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019064402A1 publication Critical patent/JPWO2019064402A1/ja
Application granted granted Critical
Publication of JP6723469B2 publication Critical patent/JP6723469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は２ｉｎ１型チョッパモジュールに関する。
電力制御に用いられる半導体装置として半導体モジュールがある。半導体モジュールの一例として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）モジュールが挙げられる。ＩＧＢＴモジュールはゲート駆動信号により通電電流のオンオフの制御がなされるものであり、高電圧かつ大電流のスイッチングが可能である。ＩＧＢＴを含む半導体パワーモジュールはモータなどを駆動するインバータなどに幅広く使用されている。
２ｉｎ１型半導体モジュールは、モータ駆動装置等への実装が簡便であるため、一般的に用いられている。２ｉｎ１型半導体モジュールには、例えばＩＧＢＴモジュールとチョッパモジュールがある。
２ｉｎ１型ＩＧＢＴモジュールは、２つの回路の直列接続からなり、各回路は、ＩＧＢＴ素子と、当該ＩＧＢＴ素子に逆並列接続されたダイオード素子を備えている。ＩＧＢＴモジュールでは、１つの絶縁基板上にＩＧＢＴ素子とダイオード素子が搭載される場合が多い。通常のインバータ動作ではＩＧＢＴ素子とダイオード素子に交互に同程度の電流が流れるため、いずれかの素子が常に発熱しており、絶縁基板はこれらの素子からの熱を受ける。
２ｉｎ１型チョッパモジュールは、２ｉｎ１型ＩＧＢＴモジュールにおいて、直列接続された２つの回路のうち１つの回路からＩＧＢＴ素子を除外した構成である。従って、チョッパモジュールでは、ダイオード素子のみが搭載される絶縁基板がある。ＩＧＢＴ素子と、当該ＩＧＢＴ素子に逆並列接続されたダイオード素子を備える回路は、インバータ動作時にＩＧＢＴ素子とダイオード素子に交互に同程度の電流を流すことが必要なため、前述のＩＧＢＴモジュールと同一の構成になっている。ダイオード素子のみが搭載される絶縁基板は、ダイオード素子とＩＧＢＴ素子の両方が搭載される絶縁基板に比べて受ける熱量が少ない。
チョッパモジュールと同様な回路構成を有する従来技術として、特許文献１の図８には昇圧チョッパ回路および降圧チョッパ回路が開示されている。
特開２０１０−２００４０６号公報
通常、半導体モジュールは冷却器に設置されて積極的に冷却される。そのため、チョッパモジュールにおいて絶縁基板に単独で搭載されるダイオード素子は、絶縁基板上に共に搭載されるＩＧＢＴ素子またはダイオード素子よりも低温側温度が低くなる傾向にある。従って、チョッパモジュールにおいて絶縁基板に単独で搭載されるダイオード素子は、高温側温度と低温側温度の差が大きくなる。その結果、チョッパモジュールではダイオード素子上のワイヤの温度サイクル寿命が短くなるという問題があった。
本発明は上述の問題に鑑みてなされたものであり、２ｉｎ１型チョッパモジュールにおいて、ワイヤの温度サイクル寿命の低下を抑制することを目的とする。
本発明の２ｉｎ１型半導体モジュールは、スイッチングトランジスタと、スイッチングトランジスタに逆並列接続された第１ダイオードと、スイッチングトランジスタおよび第１ダイオードに直列接続された第２ダイオードと、スイッチングトランジスタおよび第１ダイオードを搭載する第１配線パターンと、第２ダイオードを搭載する第２配線パターンと、を備え、スイッチングトランジスタと第１ダイオードの順方向通電時の電力損失は略同一であり、第２ダイオードの有効面積は第１ダイオードの有効面積より大きいことを特徴とする。
本発明の２ｉｎ１型半導体モジュールでは、インバータ動作時に、スイッチングトランジスタと第１ダイオードには交互に同程度の電流が流れ、それらの電力損失は略同一である。従って、第１配線パターンを搭載する絶縁基板は常時発熱を受けるのに対し、第２配線パターンを搭載する絶縁基板は第２ダイオードの通電時しか発熱を受けない。従って、両絶縁基板に対する冷却能力が同等であれば、第２ダイオードは第１ダイオードより低温側温度が低くなる。しかし、第１ダイオードより第２ダイオードの有効面積が大きいため、第２ダイオードは第１ダイオードより発熱量が小さく、その高温側温度が低くなる。従って、第２ダイオードにおける温度差が小さくなる。その結果、第２ダイオードに接続されたワイヤの温度サイクル寿命が長くなる。
本発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
２ｉｎ１型ＩＧＢＴモジュールの回路図である。 ２ｉｎ１型ＩＧＢＴモジュールの内部構成図である。 ２ｉｎ１型チョッパモジュールの回路図である。 ２ｉｎ１型チョッパモジュールの内部構成図である。 実施の形態１の２ｉｎ１型チョッパモジュールの回路図である。 実施の形態１の２ｉｎ１型チョッパモジュールの内部構成図である。 実施の形態２の２ｉｎ１型チョッパモジュールの内部構成図である。 実施の形態３の２ｉｎ１型チョッパモジュールの内部構成図である。
＜Ａ．前提技術＞
図１は、本発明の前提技術となる２ｉｎ１型ＩＧＢＴモジュール１００の回路図である。２ｉｎ１型ＩＧＢＴモジュール１００は、回路１０１と回路１０２の直列接続で構成される。回路１０１は、ＩＧＢＴ１０３と、ＩＧＢＴ１０３に逆並列接続されたダイオード１０４を備える。回路１０２は、ＩＧＢＴ１０５と、ＩＧＢＴ１０５に逆並列接続されたダイオード１０６を備える。ＩＧＢＴ１０３，１０５は、例えばＳｉ製である。
２ｉｎ１型ＩＧＢＴモジュール１００の主電極は、Ｐ主電極１０７、Ｎ主電極１０８、ＡＣ主電極１０９の３つである。Ｐ主電極１０７は、ＩＧＢＴ１０５のコレクタおよびダイオード１０６のカソードに接続される。ＡＣ主電極１０９は、回路１０１と回路１０２の接続点に接続される。主電極Ｎは、ＩＧＢＴ１０３のエミッタおよびダイオード１０４のアノードに接続される。
図２は、２ｉｎ１型ＩＧＢＴモジュール１００の内部構造を示す平面模式図である。なお、図２では内部構造を分かりやすく説明するため、ゲート配線、センス配線および筐体等は図示していない。
図２において、ベース板１１０上に絶縁基板１１１，１１２，１１３が設置される。絶縁基板１１１，１１２，１１３上には、配線パターン１１４，１１５，１１６がそれぞれ形成される。配線パターン１１４上には図１の回路１０２が形成され、配線パターン１１５上には図１の回路１０１が形成される。具体的には、配線パターン１１４上には、３つのＩＧＢＴ素子１１７と、３つのダイオード素子１１８が、それぞれはんだ接合により設置される。配線パターン１１５上には、３つのＩＧＢＴ素子１１９と、３つのダイオード素子１２０が、それぞれはんだ接合により設置される。
３つのＩＧＢＴ素子１１７が図１のＩＧＢＴ１０５を構成し、３つのダイオード素子１１８が図１のダイオード１０６を構成する。また、３つのＩＧＢＴ素子１１９が図１のＩＧＢＴ１０３を構成し、３つのダイオード素子１２０が図１のダイオード１０４を構成する。
ＩＧＢＴ素子１１７の表面電極とダイオード素子１１８の表面電極、そしてダイオード素子１１８の表面電極と配線パターン１１５は、それぞれアルミワイヤ１２１により接続されている。また、ＩＧＢＴ素子１１９の表面電極とダイオード素子１２０の表面電極、そしてダイオード素子１２０の表面電極と配線パターン１１６は、それぞれアルミワイヤ１２２により接続されている。なお、ここではアルミワイヤ１２１，１２２について説明したが、銅など他の材質のワイヤが用いられても良い。
また、配線パターン１１４，１１５，１１６には、Ｐ主電極１０７、ＡＣ主電極１０９、Ｎ主電極１０８がそれぞれ接続されている。
インバータ動作時、同一絶縁基板上に形成された２種類の素子、すなわちＩＧＢＴ素子１１７とダイオード素子１１８、またはＩＧＢＴ素子１１９とダイオード素子１２０には、略同一の電流が交互に逆方向に流れ、各素子は発熱する。これら２種類の素子は、順方向に通電した場合の電力損失が略同一になるように設計されており、それゆえ最高チップ温度が略同一である。
図３は、本発明の前提技術となる２ｉｎ１型チョッパモジュール１３０の回路図である。２ｉｎ１型チョッパモジュール１３０は、回路１０１と、回路１０１に直列接続されたダイオード１０６とを備えて構成される。言い換えれば、２ｉｎ１型チョッパモジュール１３０は２ｉｎ１型ＩＧＢＴモジュール１００の回路１０２からＩＧＢＴ１０５を除去した構成である。
図４は、２ｉｎ１型チョッパモジュール１３０の内部構造を示す平面模式図である。なお、図４では内部構造を分かりやすく説明するため、ゲート配線、センス配線、筐体等は図示していない。
図４に示す２ｉｎ１型チョッパモジュール１３０の内部構成は、絶縁基板１１１上の配線パターン１１４に３つのＩＧＢＴ素子１１７が形成されず、３つのダイオード素子１１８のみが形成されている点が、図２に示した２ｉｎ１型ＩＧＢＴモジュール１００の内部構成と異なる。２ｉｎ１型チョッパモジュール１３０においても、インバータ動作時にＩＧＢＴ１０３とダイオード１０４に対し交互に逆方向に略同一の電流を流すことが必要であるため、絶縁基板１１２，１１３上の構成は、２ｉｎ１型ＩＧＢＴモジュール１００と同様である。
２ｉｎ１型チョッパモジュール１３０は、２ｉｎ１型ＩＧＢＴモジュール１００からＩＧＢＴ１０５を除去することにより得られるため、２ｉｎ１型ＩＧＢＴモジュール１００に対して新たな構成部材またはプロセスを必要としないという利点があり、それゆえ３レベル回路などに広く用いられている。
２ｉｎ１型チョッパモジュール１３０のインバータ動作時、ＩＧＢＴ１０３とダイオード１０４に交互に電流が流れる。従って、絶縁基板１１２はＩＧＢＴ素子１１９とダイオード素子１２０のどちらかから常に熱供給を受ける。一方、絶縁基板１１１にはダイオード素子１２６のみが搭載され、ＩＧＢＴ素子が搭載されない。ダイオード素子１２６を流れる電流の大きさは、ＩＧＢＴ素子１１９またはダイオード素子１２０を流れる電流の大きさと略同一であるが、絶縁基板１１１ではダイオード素子１２６の電流導通時にしか発熱が生じない。従って、絶縁基板１１１は絶縁基板１１２に比べて受ける熱量が小さい。
通常、半導体モジュールは冷却器に設置されて積極的に冷却されるため、絶縁基板１１１，１１２に対する冷却能力が同等であるとすると、絶縁基板１１１に搭載されるダイオード素子１２６のインバータ動作時の低温側温度は、絶縁基板１１２に搭載されるＩＧＢＴ素子１１９またはダイオード素子１２０よりも低くなる傾向がある。そして、ダイオード素子１２０，１２６において電流導通時の高温側温度が等しい場合、ダイオード素子１２６における低温時と高温時の温度差はダイオード素子１２０よりも大きくなる。アルミワイヤの温度サイクル寿命は温度差が大きい程短いため、ダイオード素子１２６の温度差が大きくなることにより、ダイオード素子１２６上のアルミワイヤ１２１の温度サイクル寿命が短くなるという問題があった。
＜Ｂ．実施の形態１＞
＜Ｂ−１．構成＞
図５は、実施の形態１に係る２ｉｎ１型チョッパモジュール１４１の回路図である。図５に示す２ｉｎ１型チョッパモジュール１４１の回路図は図３に示す２ｉｎ１型チョッパモジュール１３０の回路図と同様である。
図６は、２ｉｎ１型チョッパモジュール１４１の内部構成図である。図６では内部構造を分かりやすく説明するため、ゲート配線、センス配線、筐体等を図示していない。２ｉｎ１型チョッパモジュール１４１では、３個のダイオード素子１１８に代えて３個のダイオード素子１２３がはんだ接合により配線パターン１１４に設置されており、これ以外の構成は図４に示す２ｉｎ１型チョッパモジュール１３０の内部構成と同様である。３つのダイオード素子１２３が図５のダイオード１０６を構成する。
ダイオード素子１２３は、ダイオード素子１２０に比べて１個当たりの有効面積が大きい。そして、ダイオード素子１２３はダイオード素子１２０と同数である。従って、絶縁基板１１１上に搭載された全てのダイオード素子１２３の合計有効面積は、絶縁基板１１２上に搭載された全てのダイオード素子１２０の合計有効面積よりも大きい。
なお、ダイオード素子１２３およびダイオード素子１２０の個数は図６に示す３個に限らず、同数である限り１個でも複数でも良い。
絶縁基板１１２に搭載されたＩＧＢＴ素子１１９とダイオード素子１２０は、電力損失が略同一になるように設計されているため、両素子に交互に逆方向に略同一の電流が流れた場合に、両素子の最高チップ温度が略同一になる。両素子の最高チップ温度に差異があると、両素子に対するアルミワイヤの温度サイクル寿命に差が生じるため、最高チップ温度の差は２０％以内が望ましい。
通常、半導体モジュールは冷却器に設置され積極的に冷却される。２ｉｎ１型チョッパモジュール１４１のインバータ動作時、絶縁基板１１２上ではＩＧＢＴ素子１１９とダイオード素子１２０の双方に電流が流れて発熱が生じるのに対し、絶縁基板１１１上ではダイオード素子１２３の通電時にしか発熱が生じない。そのため、絶縁基板１１１は、絶縁基板１１２よりも発熱が生じない間に冷却される時間が長い。よって、ダイオード素子１２３はＩＧＢＴ素子１１９およびダイオード素子１２０よりも低温側温度が低くなる。
しかし、本実施の形態において、ダイオード素子１２３はダイオード素子１２０に比べて有効面積が大きいため、同一電流導通時の発熱量が小さくなる。その結果、ダイオード素子１２３はダイオード素子１２０より最高温度が低くなる。従って、ダイオード素子１２３における高温時と低温時の温度差が小さくなり、ダイオード素子１２３上のアルミワイヤ１２１の温度サイクル寿命の低下を防ぐことが可能となる。
なお、特許文献１の図１のチョッパ回路は、回路図上は本明細書の図５に示された２ｉｎ１型チョッパモジュール１４１と同様である。但し、特許文献１の図１のチョッパ回路は、スイッチング素子に瞬時的な逆電圧が印加されることを回避するためスイッチング素子に小さなダイオードを逆並列に接続したものである。逆並列ダイオードにスイッチング素子と同程度の電流を導通させることはできないため、特許文献１の図１のチョッパ回路２ｉｎ１型チョッパモジュール１４１とは用途が異なる。
＜Ｂ−２．変形例＞
上記の説明では、２ｉｎ１型チョッパモジュールを構成するスイッチングトランジスタにＳｉ製ＩＧＢＴを用いたが、スイッチングトランジスタをＳｉＣ等のワイドバンドギャップ製の素子としても良い。これにより、スイッチングトランジスタのスイッチング損失を小さくすることができる。
また、ダイオード１０４を、例えばＳｉＣ等のワイドバンドギャップ製の素子としても良い。これにより、ダイオード１０４のリカバリ損失を小さくすることができる。
また、ダイオード１０６をＳｉＣ等のワイドバンドギャップ製の素子としても良い。これにより、ダイオード１０６における導通損失を小さくすることができる。
これらスイッチングトランジスタまたはダイオードの材料は、２ｉｎ１型チョッパモジュールの使用目的にあわせて最適な特性を得るために、適宜選択することが可能である。
また、図５ではダイオード１０６のカソードをＰ主電極１０７に、アノードをＡＣ主電極１０９にそれぞれ接続しているが、使用される回路構成に応じてこの向きが逆であっても良い。
また、図５ではＩＧＢＴ１０３とダイオード１０４からなる回路１０１が、ＡＣ主電極１０９とＮ主電極１０８の間に接続されているが、これは一例に過ぎない。回路１０１は、Ｐ主電極１０７とＡＣ主電極１０９の間に接続されていても良い。
さらに、これまでの説明では、絶縁基板を３枚としたが、各配線パターンが電気的に独立している限り、絶縁基板は３枚に限定されない。
なお、ここで説明された変形例は、後述する実施の形態２および実施の形態３などにも適用可能である。
＜Ｂ−３．効果＞
実施の形態１に係る２ｉｎ１型チョッパモジュール１４１は、スイッチングトランジスタであるＩＧＢＴ１０３と、ＩＧＢＴ１０３に逆並列接続された第１ダイオードであるダイオード１０４と、ＩＧＢＴ１０３およびダイオード１０４に直列接続された第２ダイオードであるダイオード１０６と、ＩＧＢＴ１０３およびダイオード１０４を搭載する第１配線パターンである配線パターン１１５と、ダイオード１０６を搭載する第２配線パターンである配線パターン１１４と、を備える。そして、ＩＧＢＴ１０３とダイオード１０４の順方向通電時の電力損失は略同一であるため、インバータ動作時のダイオード１０６の低温側温度はＩＧＢＴ１０３とダイオード１０４よりも低くなる。しかし、ダイオード１０６の有効面積をダイオード１０４の有効面積より大きくすることにより、同一電流導通時のダイオード１０６の発熱量をダイオード１０４より小さくすることができる。その結果、ダイオード１０６の最高温度はダイオード１０４よりも低くなる。従って、ダイオード１０６における高温時と低温時の温度差が小さくなり、ダイオード１０６上のアルミワイヤ１２１の温度サイクル寿命の低下を防ぐことが可能となる。
また、２ｉｎ１型チョッパモジュール１４１において、第１ダイオードであるダイオード１０４は、１又は複数の第１ダイオード素子であるダイオード素子１２０で構成され、第２ダイオードであるダイオード１０６は、ダイオード素子１２０と同数の第２ダイオード素子であるダイオード素子１２３で構成される。そして、ダイオード素子１２３の１個当たりの有効面積は、ダイオード素子１２０の１個当たりの有効面積より大きい。従って、絶縁基板１１１に搭載されたダイオード素子１２３の合計有効面積は絶縁基板１１２に搭載されたダイオード素子１２０の合計有効面積より大きい。その結果、ダイオード素子１２３の最高温度はダイオード素子１２０よりも低くなる。従って、ダイオード素子１２３における高温時と低温時の温度差が小さくなり、ダイオード素子１２３上のアルミワイヤ１２１の温度サイクル寿命の低下を防ぐことが可能となる。
＜Ｃ．実施の形態２＞
＜Ｃ−１．構成＞
図７は、実施の形態２に係る２ｉｎ１型チョッパモジュール１４２の内部構成図である。２ｉｎ１型チョッパモジュール１４２の回路図は図５に示されており、実施の形態１に係る２ｉｎ１型チョッパモジュール１４１と同様である。
図７では内部構造を分かりやすく説明するため、ゲート配線、センス配線、筐体等を図示していない。
２ｉｎ１型チョッパモジュール１４２の構成のうち、絶縁基板１１１上の配線パターン１１４上の構成が実施の形態１に係る２ｉｎ１型チョッパモジュール１４１と異なり、その他は２ｉｎ１型チョッパモジュール１４１と同様である。そのため、以下では配線パターン１１４上の構成についてのみ説明する。
２ｉｎ１型チョッパモジュール１４２では、絶縁基板１１１上の配線パターン１１４上に、ダイオード素子１２４が５個設置されている。すなわち、２ｉｎ１型チョッパモジュール１４２では、５個のダイオード素子１２５が図５のダイオード１０６を構成している。
絶縁基板１１２上の配線パターン１１５上にはダイオード素子１２０が３個設置されているが、ダイオード素子１２４の数はそれよりも多い。また、ダイオード素子１２４とダイオード素子１２０は同一のダイオード素子であり、両者の１個当たりの有効面積は同一である。従って、配線パターン１１４上の全てのダイオード素子１２４の合計有効面積は、配線パターン１１５上の全てのダイオード素子１２０の合計有効面積よりも大きい。これにより、ダイオード１０６の有効面積がダイオード１０４の有効面積よりも大きくなる。
なお、図７ではダイオード素子１２４の個数を５個としたが、ダイオード素子１２０の個数より多ければよく５個に限らない。
実施の形態１と同様、絶縁基板１１１上ではダイオード素子１２４の通電時にしか発熱が生じないため、ＩＧＢＴ素子１１９とダイオード素子１２０が交互に発熱する絶縁基板１１２上よりも発熱期間が短い。そのため、ダイオード素子１２４の低温側温度はＩＧＢＴ素子１１９とダイオード素子１２０よりも低くなる。
しかし、本実施の形態において、５個のダイオード素子１２４の合計有効面積は３個のダイオード素子１２０の合計有効面積より大きいため、同一電流導通時の５個のダイオード素子１２４の発熱量を３個のダイオード素子１２０より小さくすることができる。その結果、ダイオード素子１２４の最高温度はダイオード素子１２０よりも低くなる。従って、ダイオード素子１２４における高温時と低温時の温度差が小さくなり、ダイオード素子１２４上のアルミワイヤ１２１の温度サイクル寿命の低下を防ぐことが可能となる。
＜Ｃ−２．効果＞
実施の形態２に係る２ｉｎ１型チョッパモジュール１４２において、第１ダイオードであるダイオード１０４は、１又は複数の第１ダイオード素子であるダイオード素子１２０で構成され、第２ダイオードであるダイオード１０６は、ダイオード素子１２０より多数の第２ダイオード素子であるダイオード素子１２４で構成され、ダイオード素子１２４の１個あたりの有効面積は、ダイオード素子１２０の１個あたりの有効面積と等しい。従って、絶縁基板１１１上に搭載された全てのダイオード素子１２４の合計有効面積は、絶縁基板１１２上に搭載された全てのダイオード素子１２０の合計有効面積よりも大きくなる。そのため、絶縁基板１１１上に搭載された全てのダイオード素子１２４の発熱量は絶縁基板１１２上に搭載された全てのダイオード素子１２０の発熱量よりも小さくなる。よって、ダイオード素子１２４の最高温度はダイオード素子１２０よりも低くなる。従って、ダイオード素子１２４における高温時と低温時の温度差が小さくなり、ダイオード素子１２４上のアルミワイヤ１２１の温度サイクル寿命の低下を防ぐことが可能となる。
＜Ｄ．実施の形態３＞
＜Ｄ−１．構成＞
図８は、実施の形態３に係る２ｉｎ１型チョッパモジュール１４３の内部構成図である。２ｉｎ１型チョッパモジュール１４３の回路図は図５に示されており、実施の形態１に係る２ｉｎ１型チョッパモジュール１４１と同様である。
図８では内部構造を分かりやすく説明するため、ゲート配線、センス配線、筐体等を図示していない。
２ｉｎ１型チョッパモジュール１４３の構成のうち、絶縁基板１１１上の配線パターン１１４上の構成が実施の形態１に係る２ｉｎ１型チョッパモジュール１４１と異なり、その他は２ｉｎ１型チョッパモジュール１４１と同様である。そのため、以下では配線パターン１１４上の構成についてのみ説明する。
配線パターン１１４上に、Ｓｉ製の３個のダイオード素子１２５とＳｉＣ（シリコンカーバイド）製の４個のショットキーバリアダイオード素子１２６が設置されている。すなわち、２ｉｎ１型チョッパモジュール１４３では、３個のダイオード素子１２５と４個のショットキーバリアダイオード素子１２６の並列接続により図５のダイオード１０６が構成される。なお、上記ではショットキーバリアダイオード素子１２６をＳｉＣ製と述べたが、他のワイドバンドギャップ半導体を材料としたものでも良い。
ダイオード１０６はダイオード１０４より有効面積が大きい。従って、ダイオード素子１２５とショットキーバリアダイオード素子１２６の合計有効面積は、配線パターン１１５上に設置されたダイオード素子１２０の合計有効面積よりも大きくなるように構成される。ダイオード１０６の導通損失はダイオード１０４の導通損失より小さい。この条件が満たされる限り、ダイオード素子１２５とショットキーバリアダイオード素子１２６の個数は図８に示したものに限らず１個でも複数でも良い。また、ダイオード素子１２５の１個当たりの有効面積は、図８においてはダイオード素子１２０の１個当たりの有効面積と等しいように示されているが、ダイオード素子１２０の１個当たりの有効面積より大きくても小さくても良い。また、ショットキーバリアダイオード素子１２６の１個当たりの有効面積は、図８においてはダイオード素子１２０の１個当たりの有効面積よりも小さく示しているが、ダイオード素子１２０と等しくてもより大きくても良い。
＜Ｄ−２．効果＞
実施の形態３に係る２ｉｎ１型チョッパモジュール１４３において、第１ダイオードであるダイオード１０４は、１又は複数の第１ダイオード素子であるダイオード素子１２０で構成され、第２ダイオードであるダイオード１０６は、Ｓｉ製のダイオード素子１２５およびワイドバンドギャップ半導体製のショットキーバリアダイオード素子１２６の並列接続で構成される。ダイオード素子１２５およびショットキーバリアダイオード素子１２６において、個数および１個あたりの有効面積は特に限定しない。但し、ダイオード素子１２５およびショットキーバリアダイオード素子１２６の合計有効面積、すなわちダイオード１０６の有効面積が、ダイオード素子１２０の合計有効面積、すなわちダイオード１０４の有効面積よりも大きくなるようにする。これにより、実施の形態１と同様に、ダイオード素子１２５およびショットキーバリアダイオード素子１２６の最高温度がダイオード素子１２０の最高温度よりも低くなる。従って、ダイオード素子１２５およびショットキーバリアダイオード素子１２６における高温時と低温時の温度差が小さくなり、これらの素子上のアルミワイヤ１２１の温度サイクル寿命の低下を防ぐことが可能となる。
また、ワイドバンドギャップ半導体製のショットキーバリアダイオード素子１２６は小電流領域の導通損失が小さい。そして、Ｓｉ製のダイオード素子１２５は大電流領域の導通損失が小さくサージ電流耐量が高い。従って、２ｉｎ１型チョッパモジュール１４３は低損失でサージ電流耐量の高いモジュールとなる。
これまでの説明では、２ｉｎ１型チョッパモジュールを構成するスイッチングトランジスタにＩＧＢＴを用いた。しかし、スイッチングトランジスタにはシリコン製逆導通ＩＧＢＴまたはＭＯＳＦＥＴ等の逆導通型トランジスタを用いても良い。その場合、ダイオード１０４の順方向通電時にスイッチングトランジスタをオンさせることにより逆導通トランジスタにも電流が流れるため、ダイオード１０４のみが通電する場合よりも回路１０１全体の電圧降下を小さくすることが可能である。
この場合、回路１０２のダイオード１０６の有効面積を回路１０１のダイオード１０４の有効面積より大きくすることは前述の通りである。但し、ダイオード１０４の順方向通電時に逆導通トランジスタをオンさせた場合の回路１０１全体の導通損失より、回路１０２のダイオード１０６の導通損失が小さくなる程度にダイオード１０６の合計有効面積を大きくすることにより、ダイオード１０６上のアルミワイヤの温度サイクル寿命の低下を防ぐことが可能となる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１００ ２ｉｎ１型ＩＧＢＴモジュール、１０１，１０２ 回路、１０３，１０５ ＩＧＢＴ、１０４，１０６ ダイオード、１０７ Ｐ主電極、１０８ Ｎ主電極、１０９ ＡＣ主電極、１１０ ベース板、１１１，１１２，１１３ 絶縁基板、１１４，１１５，１１６ 配線パターン、１１７，１１９ ＩＧＢＴ素子、１１８，１２０，１２３，１２４，１２５ ダイオード素子、１２１，１２２ アルミワイヤ、１２６ ショットキーバリアダイオード素子、１３０，１４１，１４２，１４３ ２ｉｎ１型チョッパモジュール。

Claims (5)

  1. スイッチングトランジスタ（１０３）と、
    前記スイッチングトランジスタ（１０３）に逆並列接続された第１ダイオード（１０４）と、
    前記スイッチングトランジスタ（１０３）および前記第１ダイオード（１０４）に直列接続された第２ダイオード（１０６）と、
    前記スイッチングトランジスタ（１０３）および前記第１ダイオード（１０４）を搭載する第１配線パターン（１１５）と、
    前記第２ダイオード（１０６）を搭載する第２配線パターン（１１４）と、
    を備え、
    前記スイッチングトランジスタ（１０３）と前記第１ダイオード（１０４）の順方向通電時の電力損失は略同一であり、
    前記第２ダイオード（１０６）の有効面積は前記第１ダイオード（１０４）の有効面積より大きい、
    ２ｉｎ１型チョッパモジュール（１４１，１４２，１４３）。
  2. 前記第１ダイオード（１０４）は、１又は複数の第１ダイオード素子（１２０）で構成され、
    前記第２ダイオード（１０６）は、前記第１ダイオード素子（１２０）と同数の第２ダイオード素子（１２３）で構成され、
    前記第２ダイオード素子（１２３）の１個あたりの有効面積は前記第１ダイオード素子（１２０）の１個あたりの有効面積より大きい、
    請求項１に記載の２ｉｎ１型チョッパモジュール（１４１）。
  3. 前記第１ダイオード（１０４）は、１又は複数の第１ダイオード素子（１２０）で構成され、
    前記第２ダイオード（１０６）は、前記第１ダイオード素子（１２０）より多数の第２ダイオード素子で構成され、
    前記第２ダイオード素子の１個あたりの有効面積は前記第１ダイオード素子（１２０）の１個あたりの有効面積と等しい、
    請求項１に記載の２ｉｎ１型チョッパモジュール（１４２）。
  4. 前記第１ダイオード（１０４）は、１又は複数の第１ダイオード素子（１２０）で構成され、
    前記第２ダイオード（１０６）は、Ｓｉ製のダイオード素子（１２５）およびワイドバンドギャップ半導体製のショットキーバリアダイオード素子（１２６）の並列接続で構成される、
    請求項１に記載の２ｉｎ１型チョッパモジュール（１４３）。
  5. 前記スイッチングトランジスタ（１０３）は、逆導通型トランジスタで構成され、
    逆導通状態の前記逆導通型トランジスタ（１０３）と前記第１ダイオード（１０４）の双方に通電する場合の、前記逆導通型トランジスタ（１０３）および前記第１ダイオード（１０４）の電圧降下より、前記第２ダイオード（１０６）の電圧降下が小さい、
    請求項１から４のいずれか１項に記載の２ｉｎ１型チョッパモジュール。
JP2019545468A 2017-09-28 2017-09-28 ２ｉｎ１型チョッパモジュール Active JP6723469B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035096 WO2019064402A1 (ja) 2017-09-28 2017-09-28 ２ｉｎ１型チョッパモジュール

Publications (2)

Publication Number Publication Date
JPWO2019064402A1 JPWO2019064402A1 (ja) 2019-12-26
JP6723469B2 true JP6723469B2 (ja) 2020-07-15

Family

ID=65901118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019545468A Active JP6723469B2 (ja) 2017-09-28 2017-09-28 ２ｉｎ１型チョッパモジュール

Country Status (5)

Country Link
US (1) US11251161B2 (ja)
JP (1) JP6723469B2 (ja)
CN (1) CN111133577B (ja)
DE (1) DE112017007902T5 (ja)
WO (1) WO2019064402A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005690A (ja) * 2019-06-27 2021-01-14 住友電気工業株式会社 半導体モジュール
WO2022193255A1 (en) * 2021-03-18 2022-09-22 Huawei Technologies Co., Ltd. High-symmetrical semiconductor arrangement

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299550A (ja) * 2001-04-02 2002-10-11 Mitsubishi Electric Corp 半導体装置
JP4580270B2 (ja) 2005-05-11 2010-11-10 株式会社京三製作所 パワーモジュール
JP4695918B2 (ja) 2005-05-12 2011-06-08 株式会社京三製作所 パワーモジュール
CN101317321A (zh) * 2005-11-29 2008-12-03 丰田自动车株式会社 用于电动车辆的dc-dc变压器
JP2007336643A (ja) * 2006-06-13 2007-12-27 Toyota Motor Corp パワーモジュール
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP5321124B2 (ja) 2009-02-23 2013-10-23 三菱電機株式会社 半導体スイッチング装置
JP5355283B2 (ja) * 2009-07-30 2013-11-27 ヤンマー株式会社 Ｄｃ−ｄｃコンバータ回路
WO2012039114A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP6253409B2 (ja) * 2011-07-11 2017-12-27 三菱電機株式会社 電力用半導体モジュール
JP2013038911A (ja) * 2011-08-08 2013-02-21 Toyota Motor Corp コンバータ
JP2014063806A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置
WO2015008333A1 (ja) * 2013-07-16 2015-01-22 三菱電機株式会社 半導体装置
JP6207460B2 (ja) * 2014-05-19 2017-10-04 三菱電機株式会社 半導体装置
CA2983171C (en) * 2015-04-20 2018-12-04 Toshiba Mitsubishi-Electric Industrial Systems Corporation Converter and power conversion device including the same

Also Published As

Publication number Publication date
CN111133577A (zh) 2020-05-08
DE112017007902T5 (de) 2020-05-14
CN111133577B (zh) 2023-10-10
WO2019064402A1 (ja) 2019-04-04
US20200343226A1 (en) 2020-10-29
JPWO2019064402A1 (ja) 2019-12-26
US11251161B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
JP5970983B2 (ja) 電力変換装置
JP6065979B2 (ja) 半導体装置
JP6705393B2 (ja) 半導体装置及び電力変換装置
JP6934823B2 (ja) ３レベルｉタイプインバータおよび半導体モジュール
JP5596748B2 (ja) 両面冷却パワー半導体パッケージ
US20220302075A1 (en) Power semiconductor module
JP2007012721A (ja) パワー半導体モジュール
JP7337711B2 (ja) 半導体装置
JP2013033812A (ja) パワー半導体モジュール
JP6196853B2 (ja) ３レベルコンバータハーフブリッジ
JP6745991B2 (ja) 半導体パワーモジュール
JP2015135895A (ja) 半導体モジュール
JP2018107494A (ja) 半導体装置及びインバータシステム
JP6723469B2 (ja) ２ｉｎ１型チョッパモジュール
JP2019079839A (ja) 半導体パワーモジュール
JP6922450B2 (ja) 半導体モジュール
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
JP6594290B2 (ja) 電力変換装置
JP6356904B2 (ja) パワーモジュール，電力変換装置，および車両用駆動装置
JP2011211017A (ja) 半導体モジュールおよびそれを備えた半導体装置
JP2005236108A (ja) 半導体装置
JP5716702B2 (ja) 半導体装置
JP2013055278A (ja) 電力用半導体スイッチおよび電力変換装置
WO2023175909A1 (ja) インバータおよび電動車両
JP2013504999A (ja) パワー半導体モジュール、および、パワー半導体回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6723469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250