JP4580270B2 - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP4580270B2 JP4580270B2 JP2005138832A JP2005138832A JP4580270B2 JP 4580270 B2 JP4580270 B2 JP 4580270B2 JP 2005138832 A JP2005138832 A JP 2005138832A JP 2005138832 A JP2005138832 A JP 2005138832A JP 4580270 B2 JP4580270 B2 JP 4580270B2
- Authority
- JP
- Japan
- Prior art keywords
- outer frame
- internal terminal
- bridging
- power module
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000011347 resin Substances 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 14
- 238000009434 installation Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000002131 composite material Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 210000000078 claw Anatomy 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
特許文献1記載のパワーモジュールにおいては、断面L字状の金具の一端を主電極(同応報中符号4a,4b)とし、外囲ケースの内面に露出させた他端をパワー半導体チップとの間でワイヤボンディングした構成をとっている。この構成では、前記断面L字状の金具を外部端子部と内部端子部を有した外部導出端子としていると思料される。
また、特許文献4に示されるような昇圧機能と降圧機能を有した昇降圧チョッパ回路を一体にモジュール化する場合、異なる制御信号に基づき動作する複数のパワー半導体デバイス(単体又は群)を一体に内蔵した複合的なパワーモジュールを構成することとなる(パワーモジュールの複合化の第二の例)。
さらに、特許文献4に示されるような昇降圧チョッパ回路において、昇圧のためのパワー半導体デバイス及び/又は降圧のためのパワー半導体デバイスを時分割並列運転にする回路を一体にモジュール化する場合には、異なる制御信号に基づき動作する3又は4以上のパワー半導体デバイス(単体又は群)を一体に内蔵した複合的なパワーモジュールを構成することとなる(パワーモジュールの複合化の第三の例)。
大電力の変換に耐えるため、同一の制御信号に基づき動作するパワー半導体デバイスは、単一の半導体素子ではなく、多数の並列な半導体素子で構成される場合がある(スイッチ回路の多チップ化)。
インテリジェント化されたパワーモジュールでは、特許文献1記載のようにパワー半導体デバイスの実装基板と制御基板を重ねて配置した構造が小型化の点で好まれる。かかる構造では、外部端子を制御基板から回避した装置周縁部に配置せざるを得ない。
一方、パワーモジュールの複合化や、スイッチ回路の多チップ化が進むと、外囲ケースの中ほどに設置されるパワー半導体デバイスとの外部導出端子の内部端子部との距離が離れ、接続(ワイヤボンディング)が困難になる。
また、電力の出入力端子、リアクトルやコンデンサなどの外部装置との接続端子に加え複数の制御用ポートのレイアウトや配線経路をどのようにするかが問題となり、配線効率、小型薄型化・簡素化等の様々な観点で優れたものが望まれる。
また、複合化されたパワーモジュールにおいては、異なる制御信号により異なる動作が実行されるパワー半導体デバイス(単体又は群)を互いに電磁的に干渉しないような構造が望まれる。
前記放熱板の回路搭載面に設置されたパワー半導体デバイスと、
前記パワー半導体デバイスを囲む外枠部を有し前記放熱板に固定された絶縁性ケースと、
導電性の材料からなり、前記外枠部に保持された外部端子部及び前記外枠部内へ延設された内部端子部が形成された外部導出端子とを備え、
前記絶縁性ケースは、前記内部端子部を支持し前記外枠部内に架設された架橋部を有し、
前記絶縁性ケースが前記外部導出端子の一部を埋没させて当該外部導出端子を保持し、前記絶縁性ケースは前記外枠部及び前記架橋部を含んだ樹脂の一体成型品であり、
前記架橋部は、前記外枠部の辺と辺との間に架設され、
前記内部端子部は前記回路搭載面に平行な板状であり、前記架橋部上面内に敷くように設けられて前記架橋部上面内に収まっており、
前記架橋部は前記回路搭載面に平行な板状であり、その上面を前記内部端子部に接し、その下面を前記回路搭載面に接して、前記内部端子部と前記放熱板との間の絶縁層となり、
前記内部端子部にボンディングワイヤがボンディングされており、前記パワー半導体デバイスの電極が前記ボンディングワイヤ及び前記内部端子部を介して前記外部端子部まで電気的に導出されてなることを特徴とするパワーモジュールである。
異なるスイッチ回路は、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項1又は請求項2に記載のパワーモジュールである。
前記制御信号入力端子の付設位置は、当該入力先のパワー半導体デバイスが配置された前記外枠部内の前記架橋部により区画された区画を挟んで前記架橋部の反対側であることを特徴とする請求項1から請求項3のうちいずれか一に記載のパワーモジュールである。
前記昇圧用スイッチ回路と前記降圧用スイッチ回路とは、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項1から請求項6のうちいずれか一に記載のパワーモジュールである。
したがって、外枠部に保持された外部端子部から離れた位置に設置されるパワー半導体デバイスのワイヤボンディング等の接続も、外枠部から延設されて当該パワー半導体デバイスに近い位置に安定的に固定された内部端子部に対し容易に行うことができるという効果がある。
また請求項1に記載の発明によれば、内部端子部は回路搭載面に平行な板状であるので、装置が薄型化するとともに、内部端子部は架橋部上面内に敷くように設けられているので、架橋部によって全面的に支持され、より安定するという効果がある。
また請求項1に記載の発明によれば、架橋部は回路搭載面に平行な板状であり、その上面を内部端子部に接し、その下面を回路搭載面に接しているので、内部端子部と放熱板の回路搭載面との間には板状の架橋部しか存在しないので、さらに装置が薄型化するという効果がある。また、内部端子部の設置高さを、パワー半導体デバイスの設置高さに近づけることができる。
また、絶縁性ケースの一部である架橋部は絶縁性であるから、内部端子部と放熱板との必要な電気的絶縁が板状の架橋部により確保されるという効果がある。
さらに、架橋部は放熱板の回路搭載面に接して内部端子部を支持するので、架橋部が放熱板から浮いている場合に比較して、内部端子部はより強い支持力で支持され安定的に固定される。
また請求項1に記載の発明によれば、内部端子部が直接ワイヤボンディングされているので簡素化し、配線スペースが面積的にも厚み的にも省スペースになるという効果がある。
また請求項1に記載の発明によれば、絶縁性ケースは外部導出端子を固く保持し外枠部及び架橋部を含んで一体成型されてできている。外部導出端子及び架橋部まで含んで一体化されているので、取り扱い、放熱板への組み付け等が容易になるという効果がある。
この外部導出端子を一部埋没させて保持した絶縁性ケースは、成型型内の所定位置に外部導出端子を設置した後、溶融樹脂を前記成型型内に射出する方法により製造可能である。この成型工程により、外部導出端子の絶縁性ケースへの取り付けのみならず、内部端子部を支持する架橋部の設置が終了しており、架橋部を別途用意して付設する等のことを要さないので、製造工程簡素化、部品点数減等の効果がある。
また、制御信号入力端子の付設位置は、当該入力先のパワー半導体デバイスが配置された区画を挟んで架橋部の反対側であるから、架橋部上の内部端子部へのワイヤボンディング等の接続、架橋部のたもと側に配置される外部端子部等の配置に抵触することなく、必要な距離が取れ、電磁的相互干渉を抑制して動作信頼性を向上させることができるという効果がある。
図1は、放熱板(回路パターン付き)の平面図(a)、正面図(b)、右側面図(c)である。
図2は、チップがダイボンディングされた状態の放熱板の平面図である。
図3は、樹脂ケースの平面図(a)、図(a)におけるA−A´断面図(b)、図(a)におけるB−B´断面図(c)である。
図4は図3(b)の部分拡大図である。図5は図3(c)の拡大図である。
図6は、半完成状態(制御基板及び蓋未組立て)の本パワーモジュールの平面図である。
図7は放熱板と一層目の外部導出端子を示した平面図、図8は放熱板と一、二層目の外部導出端子を示した平面図、図9は放熱板と一〜三層目の外部導出端子を示した平面図である。
放熱板aの回路搭載面a5には、5つのセラミック基板b1〜b5が接合形成されている。セラミック基板b1〜b5の材料として、電気的耐性が高く熱伝導性も高い窒化アルミニウム等が好個に用いられる。
各セラミック基板b1〜b5上に回路パターンc1〜c5が接合形成されている。回路パターンc1〜c5の材料としては、電気伝導性の高いアルミニウム、銅等の金属およびこれらの合金が好個に用いられる。
この図1に示す回路パターン付き部品としては、特開2004−6604号公報記載のパワーモジュール用一体型接合部材を利用することができる。回路パターンを有したプラスチック基板を放熱板aに接合しても良い。
図2に示すように、4並列の降圧用IGBT3と、1チップのFWD(フライホィールダイオード)4と、2並列の降圧用ダイオード5と、時分割並列運転される各3並列の昇圧用IGBT6,7と、1チップのFWD8と、4並列の昇圧用ダイオード9とがそれぞれボンディングされている。
また、各IGBT3,6,7のゲートを制御ポートi1〜i3に中継するための中継回路パターン10,11,12にゲート抵抗素子等がボンディングされる。
架橋部を3つの直線状部分に分けて説明すると、第1架橋部d5は、中央からやや偏在して外枠部d4を短辺方向に跨るように外枠部d4の長辺と対岸の長辺との間に架設されている。第2架橋部d6は、第1架橋部d5から遠い方の外枠部d4の短辺のほぼ中央と第1架橋部d5のほぼ中央との間に架設されている。第3架橋部d7は外枠部d4の長辺と第2架橋部d6との間に架設されている。
また図6に示すように、ワイヤボンディングが施され、図10の回路図に対応する配線接続がなされる。図3〜図9に描いた各外部導出端子f1〜f6に対応する配線部分及び制御ポートi1〜i3に対応する信号線を図10の回路図中に同一符号で示した。
図10に示すように、昇降圧チョッパ型DC−DCコンバータ1は、外部導出端子f2、f5間にリアクトルLが接続され、出力端子となる外部導出端子f4、f6間に出力コンデンサCが接続され、入力端子となる外部導出端子f1、f3間に入力直流電源13が接続されて構成される。また、制御回路2は制御ポートi1〜i3を介して各IGBT3,6,7のゲート端子に接続される。
制御回路2は負荷14に出力される出力電圧Voutを検知して降圧用IGBT3のオン・オフ動作と、昇圧用IGBT6,7のオン・オフ動作を制御するものである。
昇圧用半導体デバイス群Bは、昇圧用IGBT6,7と、FWD8と、昇圧用ダイオード9から成るものであり、昇圧用IGBT6,7と、FWD8とから構成された時分割並列運転される昇圧用スイッチ回路Sを含む。
制御回路2は図11(b)に示す制御パルス信号をIGBT6のゲート端子に印加し、図11(c)に示す制御パルス信号をIGBT7のゲート端子に印加する。図11はIGBT6のデューティ比を25%、IGBT7のデューティ比を25%とした場合を示している。
図11(b)に示す制御パルス信号の立ち上がり端を開始端とした周期Tを基準に説明する。IGBT6を制御する制御信号波形は、周期Tの始めにオン期間t1がとられ、続いてその3倍の長さのオフ期間t2がとられて形成される。
図11(c)に示すようにIGBT7を制御する制御信号波形は、周期Tの始めにオン期間t1の2倍の長さのオフ期間t3がとられ、続いてオン期間t1と同じ長さのオン期間t4がとられ、続いてオン期間t1と同じ長さのオフ期間t5がとられて形成される。
言い換えれば、IGBT6を制御する制御信号波形をT/2シフトした制御信号波形によりIGBT7を制御する。
なお、出力電圧Vout、出力電流Ioutは、完全な直流電圧、直流電流ではなく、微小な振幅でスイッチングごとに変動(リプル)する。
異なるスイッチング周波数の組み合わせとしては、IGBT6を10〔kHz〕でIGBT7を20〔kHz〕で制御する場合や、IGBT6を15〔kHz〕でIGBT7を20〔kHz〕で制御する場合などを挙げることができが、その他無限の組み合わせが考えられる。その他変則的な場合としては、IGBT6とIGBT7とで、デューティ比が異なる場合や、周波数及びデューティ比が異なる場合、周波数やデューティ比を変調する場合などがある。
各トランジスタのオン期間の間に並列するすべてのトランジスタがオフとなる全オフ期間が介在しない場合が部分的にあっても、出力コンデンサCの充放電周波数より低い周波数で、並列する各トランジスタを制御できていれば良い。
外部導出端子f1〜f6の共通構造としては、まず、図3〜図5に示したように、外枠部d4の上端面に同一高さで配置された外部端子部g1〜g6を有することである。各外部端子部g1〜g6には孔m1〜m6(図7〜図9参照)が設けられている。これらの孔に重なる孔を有するナットn1〜n6が外枠部d4に埋没保持されている。これにより、各外部端子部g1〜g6へ外部装置からのリード端子をボルト・ナットにより圧着接続することができるようになっている。
各外部導出端子f1〜f6の外枠部d4の上端面に露出した端部が各外部端子部g1〜g6であり、各外部導出端子f1〜f6の外枠部d4内に露出した端部が各内部端子部h1〜h8である。図8に示すように外部導出端子f5のみは、3股に分かれて形成された3つの内部端子部h5,f7,h8を有する。
降圧側の3つの外部端子部g1〜g3が同一高さに配置される一方、対応する内部端子部h1〜h3は間隔隔てて異なる高さに配置されている。そのため、外部端子部g1と内部端子部h1との落差より、外部端子部g2と内部端子部h2との落差が小さくされ、外部端子部g2と内部端子部h2との落差より、外部端子部g3と内部端子部h3と落差が小さくされている。
同様に、昇圧側の3つの外部端子部g4〜g6が同一高さに配置される一方、対応する内部端子部h4〜h6は異なる高さに配置されている。そのため、外部端子部g4と内部端子部h4との落差より、外部端子部g5と内部端子部h5との落差が小さくされ、外部端子部g5と内部端子部h5との落差より、外部端子部g6と内部端子部h6と落差が小さくされている。なお、内部端子部h7,h8は内部端子部h5と同一高さに配置される。
しかるに、放熱板aに最も近い位置に内部端子部が配置される外部導出端子を一層目として、外部導出端子f1,f4が一層目(最下層)であり、外部導出端子f2,f5が二層目(中間層)であり、外部導出端子f3,f6が三層目(最上層)である。
これらの外部端子部g1〜g3の孔m1〜m3の位置は図3(a)及び図9に示すごとく装置外形から等しい距離にそろえられている。
その一方、内部端子部h2,h3が一部で重なる二、三層目の外部導出端子f2,f3が互いに接触しないように、図3(a)に示すごとく三層目の外部導出端子f3は、二層目の外部導出端子f2の折り曲げ部より外枠部d4の内側に寄った位置で同一方向に折り曲げられて外枠部d4へ没入している。また、降圧側の3つの外部導出端子f1〜f3は、外枠部d4に平行な軸周りに同一方向に折り曲げ形成されている。その結果、図3(c)および図5に示すように、二、三層目の外部導出端子f2,f3は放熱板に垂直な部分においても重なっている。これにより逆方向電流によるインダクタンスの低減効果が高まる。
昇圧側の3つの外部端子部g4〜g6の孔m4〜m6の位置は図3(a)及び図9に示すごとく装置外形から等しい位置にそろえられている。
その一方で、内部端子部h1〜h3が一部で重なる3つの外部導出端子f4〜f6が互いに接触しないように、図3(a)に示すごとく異なる位置で異なる3方向へ折り曲げられて外枠部d4へ没入している。
詳細に言えば、中央の外部導出端子f6は、外枠部d4に平行な軸周りに折り曲げ形成されていて、その外部端子部g6が外枠部d4の部材幅方向に延在しているのに対し、両脇の外部導出端子f4,f5は、折り曲げ部が中央の外部端子部g6側を向くように外枠部d4の部材幅方向に平行な軸について互いに逆周りに折り曲げ形成されていて、その外部端子部g4、g5が外枠部d4に平行に延在している。その結果、両脇の外部端子部g4,g5の位置においては、中央の外部端子部g6の位置より外枠部d4の部材幅が狭くできている。その分、内部端子部h7,h8を省スペースに配置することができている。
図8に示すように、内部端子部h2の縁には凹型部k2が設けられている。図3(a)に示すように第1架橋部d5から突出する凸部j5が凹型部k2に充填形成されて嵌合している。この凹型部k2及びこれに嵌る凸部j5は、第1架橋部d5への内部端子部h2の保持性を良くするため少なくとも反対側に1つ設けられる。さらには均等に数箇所設けられる。
孔部k1及びこれに嵌る凸部j2を設けることにより、第1架橋部d5への内部端子部h2の保持性が良くなり、さらに、凹型部k2及びこれに嵌る凸部j5を設けることにより、内部端子部h2の中央部のみならず縁部の浮き、反りが防止され、全面的に保持性が向上する。
さらに、図3、図4、図7、図8によって示されるように、3つの内部端子部h2,h4,h5に関しては、円形の孔部k3が設けられており、この孔部k3内に嵌合し各内部端子部h2,h4,h5の上下の絶縁層に結合する連結部j6が充填形成されている。
また、図3(a)、図7、図8によって示されるように、2つの内部端子部h4,h5に関しては、内部端子部h4,h5の架設方向に長い長孔部k4が設けられており、この孔部k4内に嵌合し各内部端子部h4,h5の上下の絶縁層に結合する連結部j7が充填形成されている。
孔部k3及びこれに嵌る連結部j6や、長孔部k4及びこれに嵌る連結部j7を設けることにより、内部端子部h2,h3の重なり部、内部端子部h4〜h6の重なり部の接合強度が強化される。
外枠部d4に保持された外部端子部g1〜g6から離れた位置に設置されるパワー半導体デバイスに関しても、外枠部d4から延設されて当該パワー半導体デバイスに近い位置に安定的に固定された内部端子部h2,h4〜h6に対し容易にワイヤボンディングを行うことができる。
本実施形態においては、異なる制御信号に基づき動作する複数のスイッチ回路が降圧用IGBT3と、時分割並列運転される昇圧用IGBT6及びIGBT7により3つ構成される。IGBT3が区画e1に、IGBT6が区画e2に、IGBT7が区画e3に配置される。したがって、異なる動作をするスイッチ回路の電磁的相互干渉が低減され、ノイズその他の動作障害を抑制することができる。
また、絶縁性ケースの一部である架橋部d5,d6は絶縁性であるから、内部端子部h2,h4と放熱板との必要な電気的絶縁が板状の架橋部d5,d6により確保されている。
放熱板aに樹脂ケースdを固定した後は、架橋部d5,d6,d7は放熱板aの回路搭載面a5に接して内部端子部h1〜h6を支持するので、架橋部が放熱板から浮いている場合に比較して、内部端子部はより強い支持力で支持され安定的に固定される。
本実施形態のように、この制御信号入力端子に内部の制御基板を接続する場合には、制御基板の端部で接続することができる。本実施形態のように、3つの制御ポートi1〜i3が制御基板を3点で支持することにより安定性良く制御基板を支持できる。本実施形態においては、制御基板を外枠部d4によっても直接支持するが、制御ポートi1〜i3のみを制御基板を支える支点とし、さらなる小型化を試みることができる。本実施形態の場合、制御基板を外枠部d4に設けられた3つの保持ピンd9によって保持するので、放熱板aや樹脂ケースdに不意に衝撃力が加わった時にも制御ポートi1〜i3に衝撃を与えず、衝撃に強い構造となる。
また、制御ポートi1〜i3の付設位置は、当該入力先のパワー半導体デバイスが配置された区画を挟んで架橋部の反対側である。具体的には、制御ポートi1は、降圧用IGBT3が配置された区画e1を挟んで第1架橋部d5の反対側に付設されている。そして、降圧用IGBT3のゲート、エミッタ、コレクタの3端子は異なる3方向へ延びるボンディングワイヤによりそれぞれ制御ポートi1、内部端子部h2、内部端子部h3に配線される。同様に、制御ポートi2は、昇圧用IGBT6が配置された区画e2を挟んで第2架橋部d6の反対側に付設され、昇圧用IGBT6のゲート、エミッタ、コレクタの3端子は異なる3方向へ延びるボンディングワイヤによりそれぞれ制御ポートi2、内部端子部h6、内部端子部h7に配線される。また同様に、制御ポートi3は、昇圧用IGBT7が配置された区画e3を挟んで第2架橋部d6の反対側に付設され、昇圧用IGBT7のゲート、エミッタ、コレクタの3端子は異なる3方向へ延びるボンディングワイヤによりそれぞれ制御ポートi3、内部端子部h6、内部端子部h8に配線される。
以上のような3方向への分離配線により、信号線は、架橋部上の内部端子部へのワイヤボンディング等の接続、架橋部のたもと側に配置される外部端子部等の配置に抵触することなく、必要な距離が取れる。これにより、電磁的相互干渉を抑制して動作信頼性を向上させることができる。
Claims (9)
- 放熱板と、
前記放熱板の回路搭載面に設置されたパワー半導体デバイスと、
前記パワー半導体デバイスを囲む外枠部を有し前記放熱板に固定された絶縁性ケースと、
導電性の材料からなり、前記外枠部に保持された外部端子部及び前記外枠部内へ延設された内部端子部が形成された外部導出端子とを備え、
前記絶縁性ケースは、前記内部端子部を支持し前記外枠部内に架設された架橋部を有し、
前記絶縁性ケースが前記外部導出端子の一部を埋没させて当該外部導出端子を保持し、前記絶縁性ケースは前記外枠部及び前記架橋部を含んだ樹脂の一体成型品であり、
前記架橋部は、前記外枠部の辺と辺との間に架設され、
前記内部端子部は前記回路搭載面に平行な板状であり、前記架橋部上面内に敷くように設けられて前記架橋部上面内に収まっており、
前記架橋部は前記回路搭載面に平行な板状であり、その上面を前記内部端子部に接し、その下面を前記回路搭載面に接して、前記内部端子部と前記放熱板との間の絶縁層となり、
前記内部端子部にボンディングワイヤがボンディングされており、前記パワー半導体デバイスの電極が前記ボンディングワイヤ及び前記内部端子部を介して前記外部端子部まで電気的に導出されてなることを特徴とするパワーモジュール。 - 前記外枠部内の前記架橋部により区画された異なる区画の間が前記内部端子部によって断たれていることを特徴とする請求項1に記載のパワーモジュール。
- 前記パワー半導体デバイスにより構成され、異なる制御信号に基づき動作する複数のスイッチ回路を備え、
異なるスイッチ回路は、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項1又は請求項2に記載のパワーモジュール。 - 前記パワー半導体デバイスに制御信号を入力するための制御信号入力端子が前記外枠部に付設されており、
前記制御信号入力端子の付設位置は、当該入力先のパワー半導体デバイスが配置された前記外枠部内の前記架橋部により区画された区画を挟んで前記架橋部の反対側であることを特徴とする請求項1から請求項3のうちいずれか一に記載のパワーモジュール。 - 前記架橋部上の前記内部端子部が当該架橋部の両側からワイヤボンディングされてなることを特徴とする請求項1から請求項4のうちいずれか一に記載のパワーモジュール。
- 前記回路搭載面を垂直視したとき前記架橋部がT字部を有することを特徴とする請求項1から請求項5のうちいずれか一に記載のパワーモジュール。
- 前記パワー半導体デバイスにより構成される昇圧用スイッチ回路及び降圧用スイッチ回路を備え、
前記昇圧用スイッチ回路と前記降圧用スイッチ回路とは、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項1から請求項6のうちいずれか一に記載のパワーモジュール。 - 前記昇圧用スイッチ回路は、時分割並列運転されるスイッチ素子を並列に備え、時分割並列運転される互いに並列な前記スイッチ素子が、前記外枠部内の前記架橋部により区画された異なる区画に配置されてなることを特徴とする請求項7に記載のパワーモジュール。
- 前記架橋部に凸部が設けられ、前記内部端子部に孔部又は凹型部を有した縁が設けられ、前記凸部が前記孔部又は凹型部に嵌合されてなることを特徴とする請求項1から請求項8のうちいずれか一に記載のパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005138832A JP4580270B2 (ja) | 2005-05-11 | 2005-05-11 | パワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005138832A JP4580270B2 (ja) | 2005-05-11 | 2005-05-11 | パワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006319059A JP2006319059A (ja) | 2006-11-24 |
JP4580270B2 true JP4580270B2 (ja) | 2010-11-10 |
Family
ID=37539471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005138832A Active JP4580270B2 (ja) | 2005-05-11 | 2005-05-11 | パワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4580270B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4695918B2 (ja) * | 2005-05-12 | 2011-06-08 | 株式会社京三製作所 | パワーモジュール |
JP5041798B2 (ja) * | 2006-12-15 | 2012-10-03 | 三菱電機株式会社 | 半導体装置 |
WO2019064402A1 (ja) | 2017-09-28 | 2019-04-04 | 三菱電機株式会社 | 2in1型チョッパモジュール |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353406A (ja) * | 2001-05-29 | 2002-12-06 | Toyota Industries Corp | 半導体装置 |
JP2002373970A (ja) * | 2001-06-15 | 2002-12-26 | Nissan Motor Co Ltd | 半導体装置の実装構造 |
-
2005
- 2005-05-11 JP JP2005138832A patent/JP4580270B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353406A (ja) * | 2001-05-29 | 2002-12-06 | Toyota Industries Corp | 半導体装置 |
JP2002373970A (ja) * | 2001-06-15 | 2002-12-26 | Nissan Motor Co Ltd | 半導体装置の実装構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2006319059A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7162013B2 (ja) | Dc端子の同軸配列を有するハーフブリッジモジュール | |
US7880288B2 (en) | Semiconductor module with semiconductor chips and method for producing it | |
JP5724314B2 (ja) | パワー半導体モジュール | |
US8686601B2 (en) | Power conversion apparatus for vehicle use | |
JP4365388B2 (ja) | 半導体パワーモジュールおよびその製法 | |
JP4660214B2 (ja) | 電力用半導体装置 | |
CN107799484B (zh) | 具有重复的覆盖区模的半导体芯片封装 | |
JP5369798B2 (ja) | 半導体装置およびその製造方法 | |
JP5090063B2 (ja) | パワー半導体モジュール | |
JP2013222885A (ja) | インバータモジュール | |
US9054088B2 (en) | Multi-component chip packaging structure | |
JP2018181959A (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
JP4875977B2 (ja) | パワーモジュール | |
JP4695918B2 (ja) | パワーモジュール | |
JP4580270B2 (ja) | パワーモジュール | |
JP5771136B2 (ja) | 樹脂封止型パワー半導体モジュール及びその製造方法 | |
JP6123722B2 (ja) | 半導体装置 | |
JP5123162B2 (ja) | 電力用半導体装置及びその製造方法 | |
JP2015053410A (ja) | 半導体モジュール | |
WO2019171804A1 (ja) | 半導体装置 | |
US7750445B2 (en) | Stacked synchronous buck converter | |
JP2009129974A (ja) | パワーモジュールとそれを用いたモータドライブ装置 | |
CN211959061U (zh) | 驱动电路装置 | |
JP6365772B2 (ja) | パワーモジュール | |
US20230197577A1 (en) | Semiconductor Devices Including a Premolded Leadframe and a Semiconductor Package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4580270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |