JP2020150739A - ゲート駆動回路 - Google Patents

Abstract

【課題】サージ電圧の低減やスイッチング損失の低減に貢献する技術を提供する。【解決手段】ゲート駆動回路Ａは、ゲート抵抗Ｒ２に対し第１、第２導通経路ｔ１、ｔ２がそれぞれ並列接続されている並列回路Ｃを備える。ゲート抵抗Ｒ２および第１、第２導通経路ｔ１、ｔ２の共通接続点のうち一方側接続点Ｐと、第１、第２導通経路ｔ１、ｔ２と、の両者間に接続切替部１を挿入接続する。第１導通経路ｔ１には、第１コンデンサＣ１を挿入接続する。接続切替部１を切り替え制御する制御回路部２においては、第１電流閾値を予め設定しておく。そして、スイッチ素子ＳＷの導通中の電流導出値（スイッチ素子ＳＷに電流が供給されている状態を検出して導出された電流導出値）に基づいて、第１導通経路ｔ１と一方側接続点Ｐとを電気的接続状態または電気的遮断状態にする。【選択図】図１

Description

本発明は、ＩＧＢＴやＭＯＳＦＥＴ等といった半導体スイッチング素子に適用可能なゲート駆動回路に係るものであって、例えばスイッチング時の低サージ電圧化やスイッチング損失の低減に貢献可能な技術に関するものである。

種々の分野で適用されている電力変換装置においては、例えばＩＧＢＴやＭＯＳＦＥＴ等の半導体スイッチング素子（電圧駆動型半導体素子等）を有し、当該半導体スイッチング素子（以下、単にスイッチ素子と適宜称する）をゲート駆動回路によってスイッチング（ターンオン，ターンオフ）制御する構成が普及している。

スイッチ素子のスイッチング時において、ゲート駆動回路に浮遊インダクタンス（例えば回路配線等各部の浮遊インダクタンス）が存在していると、その浮遊インダクタンスの大きさに応じてサージ電圧が発生し、スイッチ素子の過電圧損傷等の事態を招くおそれがある。

このような事態を抑制する手法としては、スイッチ素子のゲート抵抗値を大きくし、サージ電圧を抑制する方法がある。しかしながら、ゲート抵抗を大きくする場合、ゲート容量の充電に時間がかかり、スイッチング損失が増加して、電力変換装置の変換効率等の低下を招くおそれがある。したがって、サージ電圧の低減とスイッチング損失の低減との両者は、トレードオフの関係を有することが判る。

スイッチング損失の低減を図る技術としては、いわゆるスピードアップコンデンサを利用した技術が知られている（例えば特許文献１）。例えば図３に示すように、ゲート抵抗Ｒ２と並列にスピードアップコンデンサＣ３を接続し、ある一定期間のスイッチング速度を高速化する技術が知られている（なお、後述の図１に示すものと同様のものには同一符号を付する等により、その詳細な説明を省略する）。この図３のような構成によれば、スイッチ素子ＳＷのターンオフ時のスイッチング速度を向上でき、当該ターンオフ時のスイッチング損失を低減できるとされている。

特開平１１−２８５２３８号公報

スピードアップコンデンサの容量値が大きくなるに連れて、スイッチ素子のスイッチング速度が速くなったとしても、前述したようにトレードオフの関係により、サージ電圧も大きくなってしまうおそれがある。特に、スイッチ素子のターンオフ時の電流が大きいほど、サージ電圧は大きくなってしまう傾向がある。

このため、スピードアップコンデンサの容量値を設計する場合には、例えばスイッチ素子に許容電流（最大電流）が流れている状態（以下、単に許容電流状態と適宜称する）でターンオフした場合に発生し得るサージ電圧を想定し、当該サージ電圧が許容値以下に収まるように設計（例えば容量値が十分小さくなるように設計）されていた。

しかしながら、前述のように設計されたスピードアップコンデンサを適用した場合、例えばスイッチ素子に許容電流よりも小さい電流が流れている状態（以下、単に小電流状態と適宜称する）でターンオフした場合に発生し得るサージ電圧は、許容値を大きく下回ることとなる。

すなわち、前述のように設計されたスピードアップコンデンサは、小電流状態では容量値が小さ過ぎてしまい、ターンオフ損失の低減機能を十分発揮できないおそれがある。

本発明は、かかる技術的課題を鑑みてなされたものであって、サージ電圧の低減やスイッチング損失の低減に貢献する技術を提供することにある。

この発明の一態様は、半導体スイッチング素子のゲートに接続されているゲート抵抗と、導通経路がゲート抵抗に対して並列接続されている並列回路と、ゲート抵抗および導通経路の共通接続点のうち一方側接続点と、導通経路と、の両者間に挿入接続されている接続切替部と、半導体スイッチング素子に電流が供給されている状態を検出する検出部と、検出部の検出結果から導出される電流導出値に応じて接続切替部を切り替え制御する制御回路部と、を備えているものである。

そして、接続切替部は、一方側接続点に対し、導通経路を電気的接続状態または電気的遮断状態にし、導通経路は、コンデンサが挿入接続されており、制御回路部は、電流閾値が設定されており、半導体スイッチング素子の導通中の電流導出値が当該電流閾値以下の場合に、導通経路と一方側接続点とを電気的接続状態にする、ことを特徴とするものである。

他の態様は、半導体スイッチング素子のゲートに接続されているゲート抵抗と、複数個の導通経路を有し、各導通経路がそれぞれゲート抵抗に対して並列接続されている並列回路と、ゲート抵抗および各導通経路の共通接続点のうち一方側接続点と、各導通経路と、の両者間に挿入接続されている接続切替部と、半導体スイッチング素子に電流が供給されている状態を検出する検出部と、検出部の検出結果から導出される電流導出値に応じて接続切替部を切り替え制御する制御回路部と、を備えているものである。

そして、接続切替部は、一方側接続点に対し、各導通経路を電気的接続状態または電気的遮断状態にし、各導通経路のうちの一つである第１導通経路は、第１コンデンサが挿入接続されており、各導通経路のうち第１導通経路以外の一つである第２導通経路は、第１コンデンサよりも小さい容量値に設定された第２コンデンサが挿入接続されており、制御回路部は、第１電流閾値と、当該第１電流閾値よりも大きい第２電流閾値と、が設定されており、半導体スイッチング素子の導通中の電流導出値が第１電流閾値以下の場合に、第１導通経路と一方側接続点とを電気的接続状態にし、半導体スイッチング素子の導通中の電流導出値が第１電流閾値よりも大きく第２電流閾値以下の場合に、第２導通経路と一方側接続点とを電気的接続状態にして、第１導通経路と一方側接続点とを電気的遮断状態にする、ことを特徴とするものである。

検出部は、電流センサまたは温度センサであることを特徴としても良い。

以上示したように本発明によれば、サージ電圧の低減やスイッチング損失の低減に貢献することが可能となる。

本実施形態の一例であるゲート駆動回路Ａを説明するための概略構成図。 本実施形態の一例であるゲート駆動回路Ｂを説明するための概略構成図。 従来構成によるゲート駆動回路を説明するための概略構成図。

本発明の実施形態におけるゲート駆動回路は、スイッチ素子のゲートに接続されているゲート抵抗に対し、単にコンデンサ（スピードアップコンデンサ）を並列接続したような構成（以下、単に従来構成と適宜称する）とは、全く異なるものである。

すなわち、本実施形態は、ゲート抵抗に対し複数個の導通経路（後述の図１では第１，第２導通経路ｔ１，ｔ２）がそれぞれ並列接続されている並列回路を有し、ゲート抵抗および各導通経路の共通接続点のうち一方側接続点（後述の図１では一方側接続点Ｐ）と、各導通経路と、の両者間に接続切替部を挿入接続した構成である。

この構成において、各導通経路のうちの一つである第１導通経路（後述の図１では第１導通経路ｔ１）は、スイッチ素子の許容電流よりも小さい電流に基づく容量値に設定（例えば小電流状態でターンオフした場合に発生し得るサージ電圧に基づいて設定）された第１コンデンサ（後述の図１では第１コンデンサＣ１）が、挿入接続されているものとする。

また、接続切替部を切り替え制御する制御回路部においては、前記小さい電流に基づいた第１電流閾値が設定されており、スイッチ素子に電流が供給されている状態を検出して導出された電流導出値に基づいて、第１導通経路と一方側接続点とを電気的接続状態または電気的遮断状態にできるように構成されているものとする。

前述のようにスイッチ素子に電流が供給されている状態を検出し、その検出結果から導出される電流導出値に基づいて接続切替部を切り替え制御する技術としては、例えば特開２００３−２７４６７２号公報（以下、参考文献と適宜称する）に開示されている技術を適宜適用することが可能である。例えば、参考文献においては、温度センサ（１１）や電流センサ（１２）の検出結果に応じて、ゲート抵抗（３，４）の接続状態を切り替え制御する技術が挙げられる。

以上のような本実施形態のゲート駆動回路によれば、スイッチ素子に流れる電流の大きさ（電流導出値の大きさ）に応じて、一方側接続点と、第１導通経路に挿入接続されている第１コンデンサと、の両者を電気的接続状態または遮断状態にすることができる。

例えば、スイッチ素子に比較的小さい電流が流れている状態（小電流状態等）であり電流導出値が第１電流閾値以下となる場合には、制御回路部により接続切替部を切り替え制御して、一方側接続点と第１コンデンサとの両者を電気的接続状態にする。これにより、当該第１コンデンサによるターンオフ損失の低減機能を十分に発揮できる状態にできると共に、発生し得るサージ電圧を許容値以下に収まるように抑制できることとなる。

また、スイッチ素子に比較的大きい電流が流れている状態（許容電流状態）であり電流導出値が第１電流閾値よりも大きい場合には、一方側接続点と第１コンデンサとの両者を電気的遮断状態にして、発生し得るサージ電圧を許容値以下に収まるように抑制できることとなる。

並列回路の各導通経路のうち第１導通経路以外においては、単にゲート抵抗の両端を接続した経路であっても良く、第１コンデンサ以外の回路構成部品を設けた経路であっても良い。

例えば、各導通経路のうち第１導通経路以外の一つである第２導通経路（後述の図１では第２導通経路ｔ２）に、第２コンデンサ（後述の図１では第２コンデンサＣ２）を挿入接続した構成が挙げられる。この第２コンデンサには、許容電流に基づいて第１コンデンサよりも小さい容量値に設定（例えば許容電流状態でターンオフした場合に発生し得るサージ電圧に基づいて設定）されたものを適用することが挙げられる。

このような第２コンデンサを適用した構成の場合、制御回路部においては、許容電流に基づいた閾値であって第１電流閾値よりも大きい第２電流閾値を設定しておく。そして、電流導出値が第１電流閾値よりも大きく第２電流閾値以下の場合に、第２導通経路と一方側接続点とを電気的接続状態にすると共に、第１導通経路と一方側接続点とを電気的遮断状態にする。また、電流導出値が第２電流閾値よりも大きい場合には、第２導通経路と一方側接続点とを電気的遮断状態にすると共に、第１導通経路と一方側接続点とを電気的遮断状態にする。

これにより、スイッチ素子に流れる電流の大きさ（電流導出値の大きさ）に応じて、異なる容量値の第１，第２コンデンサを適宜適用する（一方側接続点と、第１，第２コンデンサのうち一方と、を電気的接続状態にする）ことができ、当該第１，第２コンデンサによるターンオフ損失の低減機能をそれぞれ十分に発揮できる状態にできると共に、発生し得るサージ電圧を許容値以下に収まるように抑制できることとなる。

ゆえに、本実施形態のゲート駆動回路によれば、従来構成と比較して、サージ電圧の低減やスイッチング損失の低減に貢献することが可能となる。

なお、第２電流閾値は、許容電流より大きい値に設定してもよいし、第１電流閾値よりも大きく許容電流より小さい値に設定してもよい。

前者の設定の場合、電流導出値が第２電流閾値よりも大きくなることはない。よって、第１，第２コンデンサの両方が電気的遮断状態になることはない。

後者の設定の場合、電流導出値が第２電流閾値よりも大きい場合には、第１，第２コンデンサの両方が電気的遮断状態になる。この動作によって、サージ電圧を許容値以下に収まるように抑制する。

本実施形態のスイッチのゲート駆動回路は、前述のようにスイッチ素子に流れる電流の状態に応じて、一方側接続点と第１コンデンサとの両者を電気的接続状態または遮断状態にすることができる構成であれば良く、種々の分野（例えばゲート駆動回路技術，スイッチ素子技術，電流状態検出技術，接続切替技術等の分野）の技術常識を適宜適用して設計することが可能であり、その一例として以下に示すものが挙げられる。

≪本実施形態の一例であるゲート駆動回路Ａ≫
図１に示すゲート駆動回路Ａは、本実施形態の一例を説明するものである。このゲート駆動回路Ａでは、スイッチ素子ＳＷのゲートＧ側にゲート抵抗Ｒ１，Ｒ２それぞれの一端が接続されている。スイッチ素子ＳＷは、種々の態様を適用することが可能であり、特に限定されるものではない。図１のスイッチ素子ＳＷでは、ＭＯＳＦＥＴからなる構成を示しているが、ＩＧＢＴ等からなる構成であっても良い。また、スイッチ素子ＳＷをモジュール化したモジュール構造体等も挙げられる。

ゲート抵抗Ｒ１の他端には、第１ダイオードＤ１のカソード側が接続され、当該第１ダイオードＤ１がスイッチ素子ＳＷのゲートＧに向かって順方向となるように構成されている。ゲート抵抗Ｒ２の他端には、第２ダイオードＤ２のアノード側が接続され、当該第２ダイオードＤ２がゲートＧに向かって逆方向となるように構成されている。

第１ダイオードＤ１のアノード側と第２ダイオードＤ２のカソード側は、ｎｐｎ型のトランジスタＴｒ１のエミッタ側とｐｎｐ型のトランジスタＴｒ２のエミッタ側との直列接続（トーテンポール接続）点に、接続されている。また、トランジスタＴｒ１のコレクタ側は、図外のゲート駆動電源に接続され、トランジスタＴｒ２のコレクタ側は、スイッチ素子ＳＷのソースＳ側に接続されている。そして、トランジスタＴｒ１，Ｔｒ２の両者をそれぞれＰＷＭ信号（スイッチ素子ＳＷのオンオフ指令信号）によって駆動制御し、スイッチ素子ＳＷをターンオン，ターンオフできるように構成されている。

図１の場合、トランジスタＴｒ１をオン状態にしてトランジスタＴｒ２をオフ状態にし、図外のゲート駆動電源の電圧Ｖｃｃの印加を印加することにより、ターンオン電流ＩｇがトランジスタＴｒ１→第１ダイオードＤ１→ゲート抵抗Ｒ１→スイッチ素子ＳＷの順で流れ、スイッチ素子ＳＷがターンオンすることとなる。

また、トランジスタＴｒ１をオフ状態にしてトランジスタＴｒ２をオン状態にした場合には、ターンオフ電流がゲート抵抗Ｒ２→第２ダイオードＤ２→トランジスタＴｒ２の順で流れ、スイッチ素子ＳＷがターンオフすることとなる。

並列回路Ｃは、複数個（図１中では２個）の導通経路ｔ１、ｔ２（以下、第１，第２導通経路ｔ１，ｔ２と適宜称する）を有しており、当該第１，第２導通経路ｔ１，ｔ２がゲート抵抗Ｒ２に対してそれぞれ並列接続された構成となっている。

この第１，第２導通経路ｔ１，ｔ２には、異なる容量値の第１，第２コンデンサＣ１，Ｃ２がそれぞれ挿入接続されている。第１コンデンサＣ１の容量値は、例えば許容電流よりも小さい電流に基づいて設定し、第２コンデンサＣ２の容量値は許容電流に基づいて設定することが挙げられる。

図１の第１コンデンサＣ１の容量値の場合、例えばスイッチ素子ＳＷが小電流状態（許容電流よりも小さい電流が流れている状態）でターンオフした場合に発生し得るサージ電圧を想定して、設定されているものとする。また、第２コンデンサＣ２の容量値においては、例えばスイッチ素子ＳＷが許容電流状態（許容電流が流れている状態）でターンオフした場合に発生し得るサージ電圧を想定して、第１コンデンサＣ１の容量値よりも小さく設定されているものとする。

接続切替部１は、ゲート抵抗Ｒ２および第１，第２導通経路ｔ１，ｔ２の共通接続点のうち一方側接続点Ｐと、第１，第２導通経路ｔ１，ｔ２と、の両者間に挿入接続され、当該両者間の電気的断続状態（電気的接続状態，電気的遮断状態）を制御回路部２によって切り替え制御可能な構成となっている。

図１の接続切替部１の場合、接続端子Ｔ１，Ｔ２を介して、それぞれ第１，第２導通経路ｔ１，ｔ２と電気的接続可能な構成となっている。例えば、図１で描写するように、接続切替部１が接続端子Ｔ１に接している状態の場合には、一方側接続点Ｐに対して第１導通経路ｔ１が電気的接続状態となり、第１コンデンサＣ１はスピードアップコンデンサとして機能できることとなる。この場合、第２導通経路ｔ２は電気的遮断状態、すなわち第２コンデンサＣ２は電気的遮断状態となるため、当該第２コンデンサＣ２に起因するサージ電圧は発生しないこととなる。

制御回路部２は、後述の電流センサ３の検出結果から導出されるスイッチ素子ＳＷの導通中（つまり、スイッチ素子ＳＷのオン指令信号出力中）の電流導出値に応じて、接続切替部１を切り替え制御するものである。この制御回路部２は、前述のように電流導出値を導出して接続切替部１を切り替え制御できる機能や、後述の電流センサ３の検出値をアナログ／デジタル変換するＡ／Ｄ変換器や、ＣＰＵや、スイッチ素子ＳＷに係るオンオフ指令信号を生成し出力（ＰＷＭ信号等を出力）する機能等を備えている。

また、制御回路部２においては、許容電流よりも小さい電流（第１コンデンサＣ１の容量値の設定に適用したものと同じ電流）に基づいた第１電流閾値と、許容電流に基づいた閾値であって第１電流閾値よりも大きい第２電流閾値と、が予め設定されるものとする。

なお、接続切替部１の切り替えは、スイッチ素子ＳＷのオン指令信号出力中に行う。

電流センサ３は、スイッチ素子ＳＷに供給されているドレイン電流Ｉｄの大きさを検出するものであって、その検出値を制御回路部２に供給できる構成となっている。図１の電流センサ３の場合、スイッチ素子ＳＷのソースＳ側においてドレイン電流Ｉｄを検出する構成となっているが、これに限定されるものではない。

例えば、スイッチ素子ＳＷをモジュール化したモジュール構造体の場合には、電流センサ３を当該モジュール構造体に内蔵または外部に取り付けて、ドレイン電流Ｉｄを適宜検出できるようにした構成が挙げられる。

以上示したように構成されたゲート駆動回路Ａにおいて、電流センサ３の検出値から導出されるスイッチ素子ＳＷの導通中の電流導出値が第１電流閾値以下の場合、制御回路部２は、第１導通経路ｔ１と一方側接続点Ｐとが電気的接続状態となるように、接続切替部１を切り替え制御する。また、スイッチ素子ＳＷの導通中の電流導出値が第１電流閾値よりも大きく第２電流閾値以下の場合、制御回路部２は、第２導通経路ｔ２と一方側接続点Ｐとが電気的接続状態となるように、接続切替部１を切り替え制御する。

≪本実施形態の他例であるゲート駆動回路Ｂ≫
スイッチ素子ＳＷにドレイン電流Ｉｄを供給すると、そのドレイン電流Ｉｄの大きさに略比例してスイッチ素子ＳＷの温度も変化する。したがって、図２に示すゲート駆動回路Ｂのようにスイッチ素子ＳＷの温度変化を検出する構成であっても、ゲート駆動回路Ａの場合と同様に、制御回路部２により、温度変化の検出結果から電流導出値を導出することができ、その電流導出値に基づいて接続切替部１を適宜切り替え制御することが可能となる。なお、図２においては、図１に示すものと同様のものには同一符号を付する等により、その詳細な説明を適宜省略する。

図２に示すゲート駆動回路Ｂにおいて、ゲート駆動回路Ａとの主な差異点は、電流センサ３の替わりに温度センサ４を適用していることである。この温度センサ４は、スイッチ素子ＳＷにドレイン電流Ｉｄが供給されている状態で当該スイッチ素子ＳＷの温度変化を検出するものであって、その検出値を制御回路部２に供給できる構成となっている。

図２の温度センサ４の場合、スイッチ素子ＳＷの外周側の位置にて当該スイッチ素子ＳＷの温度変化を検出する構成（サーミスタ等）となっているが、これに限定されるものではない。

例えば、スイッチ素子ＳＷをモジュール化したモジュール構造体の場合には、温度センサ４を当該モジュール構造体に内蔵または外部に取り付けて、スイッチ素子ＳＷの温度変化を適宜検出できるようにした構成が挙げられる。

以上示したように構成されたゲート駆動回路Ｂにおいて、温度センサ４の検出値から導出されるスイッチ素子ＳＷの導通中（つまり、スイッチ素子ＳＷのオン指令信号出力中）の電流導出値が第１電流閾値以下の場合、制御回路部２は、第１導通経路ｔ１と一方側接続点Ｐとが電気的接続状態となるように、接続切替部１を切り替え制御する。また、電流導出値が第１電流閾値よりも大きく第２電流閾値以下の場合、制御回路部２は、第２導通経路ｔ２と一方側接続点Ｐとが電気的接続状態となるように、接続切替部１を切り替え制御する。また、第２電流閾値を許容電流より小さい値に設定し、電流導出値が第２電流閾値よりも大きい場合には、第１導通経路ｔ１と第２導通経路ｔ２の両方と一方側接続点Ｐとを電気的遮断状態となるように、接続切替部１を切り替え制御する。

ゲート駆動回路Ｂのように温度センサ４を適用した構成の場合、スイッチ素子ＳＷの周囲の温度変化が小さい雰囲気下で適用（例えばインバータ回路等の周囲を略一定温度に保持できるような環境で適用）することが望ましい。

≪シミュレーション結果≫
次に、ゲート駆動回路Ａ，Ｂのような第１，第２コンデンサＣ１，Ｃ２の切り替え選択が可能な回路において、スイッチ素子ＳＷに４００Ａ，８００Ａのドレイン電流Ｉｄを供給し、第１，第２コンデンサＣ１，Ｃ２の何れかが一方側接続点Ｐに対して電気的接続状態となっている場合をシミュレーションし、第１，第２コンデンサＣ１，Ｃ２によるサージ電圧特性（サージ電圧の最大値），ターンオフ時のスイッチング特性（スイッチング損失）を調べたところ、表１に示すような結果が得られた。

なお、スイッチ素子ＳＷの定格電圧は１２００Ｖとし、当該スイッチ素子ＳＷに印加する直流電圧は７００Ｖに設定した。また、第１，第２電流閾値は、それぞれ４００Ａ，８００Ａに設定した。

また、第１，第２コンデンサＣ１，Ｃ２の各容量値においては、サージ電圧の最大値がスイッチ素子ＳＷの定格電圧（１２００Ｖ）を超えないように、それぞれ７００ｎＦ，４３０ｎＦに設定した。

表１によると、ドレイン電流Ｉｄが４００Ａ，８００Ａの場合において、サージ電圧の最大値がそれぞれ定格電圧以下に収まっていることが読み取れる。また、例えばドレイン電流Ｉｄが４００Ａの場合、第２コンデンサＣ２によるスイッチング損失が６．８ｍＪに対し、第１コンデンサＣ１によるスイッチング損失が５．３ｍＪに低減していることが読み取れる。

すなわち、ゲート駆動回路Ａ，Ｂによれば、スイッチ素子ＳＷに流れるドレイン電流Ｉｄの大きさ（電流導出値の大きさ）に応じて、第１，第２コンデンサＣ１，Ｃ２を適宜適用することができるため、当該第１，第２コンデンサＣ１，Ｃ２によるターンオフ損失の低減機能をそれぞれ十分に発揮できる状態にできると共に、発生し得るサージ電圧を許容値以下に収まるように抑制できることが判る。

ゆえに、ゲート駆動回路Ａ，Ｂによれば、従来構成と比較して、サージ電圧の低減やスイッチング損失の低減に貢献可能であると言える。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変更等が可能であることは、当業者にとって明白なことであり、このような変更等が特許請求の範囲に属することは当然のことである。

例えば、以上示したゲート駆動回路Ａ，Ｂの並列回路Ｃの場合、複数個の導通経路（図１，図２では第１，第２導通経路ｔ１，ｔ２）を有し、各導通経路がゲート抵抗Ｒに対してそれぞれ並列接続された構成となっているが、これに限定されるものではない。

具体例としては、並列回路Ｃにおいて、コンデンサ（例えば第１コンデンサＣ１）が挿入接続されている導通経路（例えば第１導通経路ｔ１）を一つのみ有するものとし、その導通経路（以下、単独導通経路と適宜称する）のみをゲート抵抗（例えばゲート抵抗Ｒ２）に対して並列接続した構成が挙げられる。

この場合、接続切替部は、ゲート抵抗および単独導通経路の共通接続点のうち一方側接続点（例えば一方側接続点Ｐ）と、単独導通経路と、の両者間に挿入接続する。

そして、制御回路部においては、スイッチ素子の導通中の電流導出値が電流閾値（例えば、単独導通経路に第１コンデンサＣ１が挿入接続されている場合には、第１電流閾値）以下の場合、単独導通経路と一方側接続点とが電気的接続状態となるように、接続切替部を切り替え制御する。また、スイッチ素子の導通中の電流導出値が電流閾値よりも大きい場合には、単独導通経路と一方側接続点とが電気的遮断状態となるように、接続切替部を切り替え制御する。

この具体例においても、ゲート駆動回路Ａ，Ｂと同様の作用効果を奏することが可能である。

Ａ，Ｂ…ゲート駆動回路
Ｒ１，Ｒ２…ゲート抵抗
Ｄ１，Ｄ２…ダイオード
ＳＷ…スイッチ素子
Ｃ…並列回路
Ｃ１，Ｃ２…第１，第２コンデンサ
ｔ１，ｔ２…第１，第２導通経路
Ｐ…一方側接続点
１…接続切替部
２…制御回路部
３，４…センサ（検出部）

Claims (3)

1. 半導体スイッチング素子のゲートに接続されているゲート抵抗と、
   導通経路がゲート抵抗に対して並列接続されている並列回路と、
   ゲート抵抗および導通経路の共通接続点のうち一方側接続点と、導通経路と、の両者間に挿入接続されている接続切替部と、
   半導体スイッチング素子に電流が供給されている状態を検出する検出部と、
   検出部の検出結果から導出される電流導出値に応じて接続切替部を切り替え制御する制御回路部と、
   を備え、
   接続切替部は、一方側接続点に対し、導通経路を電気的接続状態または電気的遮断状態にし、
   導通経路は、コンデンサが挿入接続されており、
   制御回路部は、電流閾値が設定されており、
   半導体スイッチング素子の導通中の電流導出値が当該電流閾値以下の場合に、導通経路と一方側接続点とを電気的接続状態にする、
   ことを特徴とするゲート駆動回路。
2. 半導体スイッチング素子のゲートに接続されているゲート抵抗と、
   複数個の導通経路を有し、各導通経路がそれぞれゲート抵抗に対して並列接続されている並列回路と、
   ゲート抵抗および各導通経路の共通接続点のうち一方側接続点と、各導通経路と、の両者間に挿入接続されている接続切替部と、
   半導体スイッチング素子に電流が供給されている状態を検出する検出部と、
   検出部の検出結果から導出される電流導出値に応じて接続切替部を切り替え制御する制御回路部と、
   を備え、
   接続切替部は、一方側接続点に対し、各導通経路を電気的接続状態または電気的遮断状態にし、
   各導通経路のうちの一つである第１導通経路は、第１コンデンサが挿入接続されており、
   各導通経路のうち第１導通経路以外の一つである第２導通経路は、第１コンデンサよりも小さい容量値に設定された第２コンデンサが挿入接続されており、
   制御回路部は、第１電流閾値と、当該第１電流閾値よりも大きい第２電流閾値と、が設定されており、
   半導体スイッチング素子の導通中の電流導出値が第１電流閾値以下の場合に、第１導通経路と一方側接続点とを電気的接続状態にし、
   半導体スイッチング素子の導通中の電流導出値が第１電流閾値よりも大きく第２電流閾値以下の場合に、第２導通経路と一方側接続点とを電気的接続状態にして、第１導通経路と一方側接続点とを電気的遮断状態にする、
   ことを特徴とするゲート駆動回路。
3. 検出部は、電流センサまたは温度センサであることを特徴とする、請求項１または２記載のゲート駆動回路。

Images