JP6819256B2 - 駆動回路及び該回路を含んでなる半導体モジュール - Google Patents

駆動回路及び該回路を含んでなる半導体モジュール Download PDF

Info

Publication number
JP6819256B2
JP6819256B2 JP2016237277A JP2016237277A JP6819256B2 JP 6819256 B2 JP6819256 B2 JP 6819256B2 JP 2016237277 A JP2016237277 A JP 2016237277A JP 2016237277 A JP2016237277 A JP 2016237277A JP 6819256 B2 JP6819256 B2 JP 6819256B2
Authority
JP
Japan
Prior art keywords
drive circuit
gate driver
main switch
power supply
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016237277A
Other languages
English (en)
Other versions
JP2018093681A (ja
Inventor
忠彦 佐藤
忠彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016237277A priority Critical patent/JP6819256B2/ja
Priority to US15/803,701 priority patent/US10063224B2/en
Publication of JP2018093681A publication Critical patent/JP2018093681A/ja
Application granted granted Critical
Publication of JP6819256B2 publication Critical patent/JP6819256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Description

本発明は、モーター駆動用インバーターやDC-DCコンバータなどの電力変換装置用に適用される駆動回路及び該回路を含んでなる半導体モジュールに関する。
MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化膜半導体電界効果型トランジスタ）やIGBT（Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラ・トランジスタ）などの単体電力用半導体、および、これらを一つの製品内に内蔵したモジュールやIPM（Intelligent Power Module）においては、電力用半導体素子(以下、主スイッチ)を駆動する駆動回路が用いられている。駆動回路は、例えば図５に示されているように、駆動回路７０内のゲートドライバ７２の出力端(Vout)７３を主回路８０の主スイッチ(M11)８１のゲートに接続し、他端(駆動回路７０の低電位側電源端(VL)７４)を電力用半導体素子(主スイッチM11)８１のソース(Vs)８２に接続し、主スイッチ(M11)８１のGS(ゲート・ソース)間の電位をコントロールすることで、主スイッチ(M11)８１のオン／オフを制御している。モジュール化した製品では、この駆動回路が電力用半導体素子と一緒にモジュールに内蔵されている。なお、記号Vsはソース自体とソース電位の両方に適用している（以下同様）。
なおIGBTを主回路８０の主スイッチとして使用する場合には、MOSFETのソースをエミッタに、MOSFETのドレインをコレクタに、上記したGS(ゲート・ソース)をGE(ゲート・エミッタ)に置き替えることで対応できる。さらに、後述する、主スイッチがMOSFETの場合のDS（ドレイン・ソース）は、CE（コレクタ・エミッタ）に置き替えることで対応する。
図５は、従来の駆動回路の一般的な構成例を示す図である。図５では、駆動回路７０内のゲートドライバ７２の出力端(Vout)７３と主回路８０の主スイッチ(M11)８１のゲートがゲート抵抗(Rg)７５を介して接続され、主スイッチ(M11)８１のターンオン時およびターンオフ時の電流の急激変化（di/dt）を抑制するようにしている。
図６は、従来の駆動回路の動作（その１）を説明する図である。図６は図５に示される駆動回路におけるもので、主スイッチ(M11)８１がターンオフすると主スイッチ(M11)８１のソース側と基準電位との間に存在する配線などによる寄生インダクタンス成分、及び、主スイッチ(M11)８１のターンオフ時の電流の急激変化（-di/dt）によって、主スイッチ(M11)８１のソース電位(VS)８２が基準電位より急減する現象が生じる。主スイッチ(M11)８１のソース電位(VS)８２が低電位となった場合に、回路内の主スイッチのソースと駆動回路７０の低電位側電源端(VL)７４とが低インピーダンスで接続されているため、基準電位から駆動回路の低電位側電源ラインを通してソース(VS)８２に過大な電流が流れることで、駆動回路の低電位側電源ラインが焼損したり、駆動回路が誤動作したりする懸念がある。
図７は、従来の駆動回路の動作（その２）を説明する図である。図７は、上記図６の懸念に対応するため、下記特許文献１に示されるように、駆動回路７０内のゲートドライバ７２の出力端(Vout)７３を主スイッチ(M11)８１のゲート端子に直接接続し、他端(駆動回路７０の低電位側電源端(VL)７４)と主スイッチ(M11)８１のソース８２の間に制限抵抗(RR)７６を挿入することで、上記した駆動回路の低電位側電源ラインの過大な電流による焼損や誤動作の対策としている。
図８は、従来の駆動回路の動作（その３）を説明する図である。図８は、図７の駆動回路をハイサイドに配置して、その駆動用電源にブートストラップ構成を採用して駆動回路を駆動させるものである。すなわち、
図８においては、図示右下のローサイド側主スイッチ２(M12)８４がオンした場合に、図示上部左に示す駆動用電源１１０からの電流がブートストラップダイオード(D1)１１１を経由してブートストラップキャパシタ(C1)１１２に流れて電力が貯蔵される。
次に、ローサイド側主スイッチ２(M12)８４がオフし、ハイサイド側主スイッチ(M11)８１がオンした場合、ブートストラップキャパシタ(C1)１１２に貯蔵された電力がハイサイド駆動用電源となって、駆動回路９０内の制御部９１の制御によりハイサイド駆動部９５のゲートドライバ９２を動作させる。
ゲートドライバ９２の出力に制御されてハイサイド側主スイッチ１(M11)８１がオンすると、ハイサイド側主スイッチ１(M11)８１のソース側に接続される負荷(不図示)に主回路８０からの電力が供給される。
なお、図８に示される制限抵抗(RR)１１３は、図７に示された制限抵抗(RR)７６と同様であり、主スイッチのスイッチングに起因する過大な電流が駆動回路の低電位側電源ラインに流れないようにしている。またローサイド側主スイッチ２(M12)８４のソースと主回路基準電位の間にも電源ライン等に起因する寄生インダクタンス８３が存在する。またローサイド駆動部９６は、ハイサイド駆動部と同様に図７の構成となるため省略している。
特開２００１−０６９７５７号公報
制限抵抗(RR)を加えることにより、主スイッチのソースと駆動回路の低電位側電源端は制限抵抗(RR)を介して接続されることになるため、主スイッチのソース側に存在する寄生インダクタンス成分、及び、ターンオフ時の電流の急激変化（-di/dt）によってソース電位が駆動回路の基準電位より低電位となった場合においても、駆動回路の基準電位から駆動回路の低電位側電源ラインを通して主スイッチのソースに流れる電流を制限抵抗(RR)により抑制することが可能となる。
その結果、駆動回路の低電位側電源から負電位となった主スイッチのソース電位への電流の流れを抑制することができる。
ここで、主スイッチのターンオフの際に起こる電流の急激変化（di/dt）を抑制する為には制限抵抗(RR)の抵抗値を大きくする必要がある。しかしながら制限抵抗(RR)の抵抗値を大きくすると、逆に以下の問題が派生する。すなわち、
（１）制限抵抗(RR)の抵抗値を大きくした場合は、主スイッチのオン／オフに依らず、主スイッチのソースと駆動回路の低電位側電源端の間のインピーダンスが高くなるため、駆動回路内の他のスイッチ(不図示)のオン／オフまたは外来ノイズによって主スイッチが誤オン・誤オフが発生しやすくなる。
（２）複数の電力用半導体素子(主スイッチ)が上下アーム構成を成し、駆動回路内のゲートドライバがハイサイドの主スイッチの駆動を行う際には、ハイサイド駆動用電源をブートストラップ構成とすることが一般的である(図８参照)。しかし、ハイサイド駆動用電源となるブートストラップ用キャパシタ(C1)を充電する為にローサイドの主スイッチをオンした際、ブートストラップ用キャパシタ(C1)の充電経路に制限抵抗(RR)が存在することになるので、制限抵抗(RR)によってブートストラップ用キャパシタ(C1)の充電が阻害される。
そこで本発明の課題は、制限抵抗(RR)の抵抗値を過大にせずとも、電力用半導体素子のスイッチングに伴う電流の急激変化（di/dt）を抑制し、その急激変化（di/dt）に伴う駆動回路の低電位側電源ラインの過大な電流の発生を抑制する駆動回路を提供することである。またそのような駆動回路を含んでなる半導体モジュールを提供することである。
上記課題を解決するために本発明は、電力用半導体素子をスイッチングして変換した電力を供給する主回路部と、該主回路部の前記電力用半導体素子を駆動するゲートドライバおよび該ゲートドライバを制御する制御部を有する駆動回路部とを備え、前記ゲートドライバの出力が前記電力用半導体素子のゲートに印加される駆動回路であって、前記ゲートドライバの低電位側電源端が前記電力用半導体素子のソースに制限抵抗を介して接続され、前記電力用半導体素子のドレインと前記ゲートドライバの前記低電位側電源端との間にサプレス用のキャパシタが接続され、前記電力用半導体素子のターンオフ時には、前記主回路部の電源から前記サプレス用のキャパシタを介して流れ込む電流と、前記駆動回路部の低電位側電源ラインから流れ込む電流とが、前記ゲートドライバの前記低電位側電源端で合流して前記制限抵抗に流れることを特徴とする。
上記において、前記ゲートドライバは、ハイサイド側の駆動回路部内に設けられることを特徴とする。
上記において、さらに前記ゲートドライバが、ローサイド側の駆動回路部内に設けられることを特徴とする。
また上記課題を解決するために本発明は、電力用半導体素子をスイッチングして負荷に電力を供給する主回路部と、該主回路部の電力用半導体素子を駆動するゲートドライバおよび該ゲートドライバを制御する制御部を有する駆動回路部とから成り、該駆動回路部は、前記ゲートドライバの出力を前記電力用半導体素子のゲートに印加し、前記ゲートドライバの低電位側電源端を前記電力用半導体素子のソース端に制限抵抗を介して接続し、
前記電力用半導体素子のドレインと前記ゲートドライバの低電位側電源端の間にサプレス用のキャパシタを接続して構成されるとともに、前記ゲートドライバの低電位側電源端と前記電力用半導体素子のソースとの間に接続される前記制限抵抗は、前記電力用半導体素子内に形成されることを特徴とする。
上記した前記駆動回路部と前記主回路部とを一つの製品内に内蔵してモジュールとして構成することを特徴とする。
また上記課題を解決するために本発明は、電力用半導体素子をスイッチングして負荷に電力を供給する主回路部と、該主回路部の電力用半導体素子を駆動するゲートドライバおよび該ゲートドライバを制御する制御部を有する駆動回路部とから成り、該駆動回路部は、前記ゲートドライバの出力を前記電力用半導体素子のゲートに印加し、前記ゲートドライバの低電位側電源端を前記電力用半導体素子のソースに制限抵抗を介して接続し、前記電力用半導体素子のドレインと前記ゲートドライバの低電位側電源他端の間にサプレス用のキャパシタを接続して構成され、前記駆動回路部と前記主回路部とを一つの製品内に内蔵してモジュールとして構成する半導体モジュールにおいて、
前記サプレス用のキャパシタは、前記駆動回路部と前記主回路部とを一つの製品内に内蔵してモジュールとして製作する際に容量素子を併置して形成することを特徴とする。
本発明に係る駆動回路によれば、制限抵抗の抵抗値を過大にせずとも、IGBTやMOSFETなどの電力用半導体素子のスイッチングに伴う電流の急激変化（di/dt）を抑制し、その急激変化（di/dt）に伴う駆動回路の低電位側電源ラインの過大な電流の発生を抑制することが可能となる。
本発明の実施形態に係る駆動回路の構成(その１)を示す図である。 本発明の実施形態に係る駆動回路の動作を説明する図である。 本発明の実施形態に係る駆動回路の構成(その２)を示す図である。 本発明の実施形態に係る主スイッチのオン／オフによって生じる電流の急激な変化（di/dt）を抑制するモデル化したローサイド回路の動作を説明する図である。 従来の駆動回路の一般的な構成例を示す図である。 従来の駆動回路の動作(その１)を説明する図である。 従来の駆動回路の動作(その２)を説明する図である。 従来の駆動回路の動作(その３)を説明する図である。
以下、本発明の実施の形態について、詳細に説明する。
図１は、本発明の実施形態に係る駆動回路の構成を示す図である。図１において本発明の実施形態に係る駆動回路は、駆動回路部１０と主回路部２０とに大別される。その場合、駆動回路部１０と主回路部２０を一つの製品内に内蔵して半導体モジュール１００とすることができる。
図１に示す駆動回路部１０は、ゲートドライバ２を制御・駆動する制御部１と、駆動用電源と基準電位間に第１のトランジスタＴ１と第２のトランジスタＴ２を直列接続し、Ｔ１とＴ２の接続点から出力(Vout)３を得るゲートドライバ２と、第２のトランジスタＴ２のソースであるゲートドライバ２の低電位側電源端(VL)４と電力用半導体素子(主スイッチM1)２１のソースとの間に接続される制限抵抗(Rs)５と、ゲートドライバ２の低電位側電源端(VL)４と電力用半導体素子(主スイッチM1)２１のドレインの間に接続されるサプレス用キャパシタ(Cs)６により構成される。
なお、図１に示す例では制御部１とゲートドライバ２とは個別の部品として描かれているが、これらを一つの製品に内蔵してモジュールとして構成する、もしくは同一半導体集積回路中に両者を集積することができる。
また図示例では制限抵抗(Rs)５とサプレス用キャパシタ(Cs)６は、上記の制御部１とゲートドライバ２とは別の部品として描かれているが、制御部１とゲートドライバ２とともに同一のモジュールとして構成しても良い。
そして電力用半導体素子(主スイッチM1)２１を駆動するゲートドライバ２の出力(Vout)３を主スイッチ(M1)のゲートに接続し、ゲートドライバ２の低電位側電源端(VL)４を主スイッチ(M1)のソース(VＳ)２２に制限抵抗(Rs)５を介して接続するようにしている。
また主回路部２０の主スイッチ(M1)のドレインとゲートドライバ２を構成する第２のトランジスタＴ２のソース、すなわちゲートドライバ２の低電位側電源端４の間に所定容量のサプレス(電流の急激変化抑制)用のキャパシタ(Cs)６を接続するようにしている。
このように構成することで、制限抵抗(Rs)５の抵抗値を大きな値にしなくてもサプレス用キャパシタ(Cs)６の容量値を増加させることで、電力用半導体素子(主スイッチM1)２１のターンオフ時に発生する電流の急激変化(di/dt)を抑制することができる。これについては後述する。
また、制限抵抗(Rs)５により駆動回路部１０の基準電位(例えば、グランド)、低電位側電源端(VL)４を経て、主スイッチ(M1)のターンオフで負電位となる電力用半導体素子(主スイッチM1)２１のソース２２に流れる電流を抑制するとともに、主スイッチ(M1)のターンオフ時に発生する電流の急激変化(di/dt)をサプレス用キャパシタ(Cs)６により抑制することが可能となる。これについても後述する。
図２は、本発明の実施形態に係る駆動回路の動作を説明する図である。図２を用いて、以下の項目について説明する。
＜１＞電流の急激変化(di/dt)抑制
図２において、制御部１がゲートドライバ２を構成するトランジスタＴ１，Ｔ２のゲートを制御することで、ゲートドライバ２から所定の出力(Vout)３を主スイッチ(M1)２１のゲートに印加する。ゲートドライバ２の出力(Vout)３により主回路部２０のスイッチ(M1)２１のゲート電圧が上昇すると、スイッチ(M1)２１のVGS(ゲート・ソース間電圧)も上昇する。
そしてスイッチ(M1)２１のVGSがスイッチ(M1)２１の動作閾値を上回ると、スイッチ(M1)２１はオフからオンの状態に遷移（ターンオン）し、また、スイッチ(M1)２１のVGSがその動作閾値を下回るとスイッチ(M1)２１はオンからオフの状態に遷移（ターンオフ）する。
この遷移の際、スイッチ(M1)２１のVDS(ドレイン・ソース間電圧)を流れていた電流IDSは急激な変化(di/dt)を起こす。これについては、図４で詳しく説明する。
＜２＞主スイッチの低電位端の負電圧抑制
スイッチ(M1)２１のターンオフに伴い、主スイッチ(M1)２１のVDS(ドレイン・ソース間電圧)を流れる電流IDSは遮断される。この際に急激な電流の変化(di/dt)と、主スイッチ(M1)２１のソースと駆動回路の基準電位の間に存在する配線インダクタンスなどの寄生インダクタンス(L)２３により、主スイッチ(M1)２１のソース電位(VS)２２は、図７に示したと同様に基準電位に対して負の電位となる。
この場合、図６において説明したように、駆動回路部１０の低電位側電源端(VL)４と主スイッチ(M1)２１のソース２２との間に制限抵抗がない場合は、駆動回路部１０の低電位側電源端(VL)４はソース２２の電位(Vs)と同一電位となり、駆動回路部１０側の基準電位から低電位側電源ラインを通して負電圧となったソース２２に大きな電流が流れる。
図３は、本発明の実施形態に係る駆動回路の構成(その２)を示す図である。図３に示す駆動回路は、駆動回路部３０と主回路部４０とに大別される。駆動回路部３０は、ハイサイドとローサイドのそれぞれに図１に示した駆動回路部の構成を適用するとともに、ハイサイド駆動用電源にブートストラップ構成を採用している。本構成においても、駆動回路部３０と主回路部４０を一つの製品内に内蔵して半導体モジュール２００とすることができる。
図３において、ローサイド側主スイッチ２(M2)４３がオンした場合に、図示上部左に示す駆動用電源５０から電流がブートストラップダイオード(D1)５１を経由してブートストラップ用キャパシタ(C1)５２に流れて電気的なエネルギーが貯蔵される。
次に、ローサイド側主スイッチ２(M2)４３がオフした場合、ブートストラップ用キャパシタ(C1)５２に貯蔵された電気的なエネルギーがハイサイド駆動用電源となる。そして、ブートストラップ用キャパシタ(C1)５２を電源とした駆動回路部３０内の制御部３１の制御により、ハイサイド駆動部のゲートドライバ３２を動作させる。
ゲートドライバ３２の出力端(Vout)３３がハイサイド側主スイッチ１(M1)４１のゲートに接続され、ゲートドライバ３２の出力がハイレベルになって主スイッチ1(M1)41のゲート電圧が動作閾値を超えると、ハイサイド側主スイッチ１(M1)４１がオンする。これによりハイサイド側主スイッチ１(M1)４１のソース側に接続される負荷(不図示)に主回路部４０からの電力が供給される。
またローサイド駆動部は、常に駆動用電源５０により駆動される。なお、キャパシタ(C2)５３は、駆動用電源５０のラインに付加したデカップリングキャパシタである。ローサイド駆動部の動作は、上記したハイサイド駆動部の動作と同様なのでその説明を省くことにする。
なお、図３に示される制限抵抗(RS1)３５および制限抵抗(RS2)６５は、ともに図７に示された制限抵抗(RR)７６に相当する抵抗であり、それぞれハイサイド側主スイッチ１(M1)４１のソース（VS1）４２とゲートドライバＨｉ３２の低電位側電源端(VL1)３４との間、および、ローサイド側主スイッチ２(M2)４３のソース（VS2）４４とゲートドライバＬｏ６２の低電位側電源端(VL２)６４との間に接続されている。サプレスキャパシタ(CS1)３６およびサプレスキャパシタ(CS2)６６は、ともに図１に示されたサプレスキャパシタ(CS)６に相当する。また、４５はローサイド側主スイッチ２(M2)４３のソース（VS2）に接続されている寄生インダクタンスを示している。
図４は、本発明の実施形態に係る主スイッチのオン／オフによって生じる電流の急激な変化(di/dt)を抑制するモデル化したローサイド回路の動作を説明する図である。その際、図３に示した駆動回路の構成(その２)を参照することができる。なお、ターンオンによって生じる電流の急激な変化(di/dt)については同様であるため省略する。
図４（Ａ）は、ローサイド側に設けられた主スイッチＴｒ(１２２)がオンしているときの電流の流れの様子を示す図である。
図４（Ａ）において、ローサイド駆動回路の基準電位（例．グランド）に対する電位を確定させるために、制限抵抗Ｒｓ(１２４)の左端をグランドに接続している。
図４（Ａ）に示した主スイッチＴｒ(１２２)がオンして定常状態となっているときは、di/dtがほぼゼロと見做せるため主スイッチＴｒ(１２２)のソースＶｓはローサイド駆動回路の基準電位(グランド)に対して略０ｖとなるので、制限抵抗Ｒｓ(５)の両端に電位差がなく、Ｒｓ(５)に電流は流れない。
したがって、主回路部の電源ＶDDから負荷１２１を経て流れる電流ｉ０は、オンした主スイッチＴｒ(１２２)のドレイン(D)、ソース(S)を経て寄生インダクタンスＬ(１２５)およびグランドに流れる。この動作により寄生インダクタンスＬ(１２５)には電気的なエネルギーが蓄積される。なお負荷１２１は、ローサイド側から見てハイサイド側構成についてのトータルのインピーダンスを表すものとしている。
一方、図４（Ｂ）は、主スイッチＴｒ(１２２)がオンからオフに遷移したときの電流の流れの様子を示す図であり、ローサイド側における駆動回路の主スイッチＴｒ(１２２)のターンオフによって生じる寄生インダクタンスＬ(１２５)に流れる電流の急激な変化(di/dt)、およびこの(di/dt)により主スイッチＴｒ(１２２)のソースＶｓに発生する大きな負電圧を抑制する動作を説明するものである。
図４（Ｂ）において、主スイッチＴｒ(１２２)がターンオフすると、主スイッチＴｒ(１２２)のソースＶｓは負になり、Ｒｓ(５)に電流が流れる。
この電流は、主回路部の電源ＶDDから負荷１２１を経て流れる電流ｉ１がサプレス用キャパシタＣｓ(１２３)の両端を経て流れるものと、制限抵抗Ｒｓ(１２４)の左端でグランドから環流してきた電流、すなわち駆動回路の低電位側電源ラインから供給される電流ｉ２とが合流して電流ｉとして制限抵抗Ｒｓ(１２４)に流れる。その電流ｉは寄生インダクタンスＬ(１２５)にも流れる。
この状態における、図示の制限抵抗Ｒｓ(１２４)、寄生インダクタンスＬ(１２５)を含む回路の過渡応答を解析すると、
ｉ＝ｉ１＋ｉ２・・・・・・・・・・・・・・・・・・・・・・・・・・・・(１)
Ｒｓ×ｉ＋Ｌ（ｄｉ／ｄｔ）＝０・・・・・・・・・・・・(２)
（ｄｉ／ｄｔ）＝−（Ｒｓ／Ｌ）×ｉ・・・・・・・・・(３)
一方、ターンオフ時のｉは、ターンオン時のｉ０の過渡応答となるため、
ｉ＝ｉ０ｅｘｐ（−ｔ／（Ｌ／Ｒｓ））・・・・・・・・(４)
（ｄｉ／ｄｔ）＝−（Ｒｓ／Ｌ）×ｉ０ｅｘｐ（−ｔ／（Ｌ／Ｒｓ））・・・・・(５)
となる。
これより、制限抵抗Ｒｓ(１２４)が小さいほど、時定数が大きく、（ｄｉ／ｄｔ）が小さくなり、ソース電位Ｖｓの低下も小さくなる。逆に、制限抵抗Ｒｓ(１２４)が大きいほど、時定数が小さく、（ｄｉ／ｄｔ）が大きくなり、ソース電位Ｖｓの低下も大きくなる。
また、負荷１２１を流れていた電流ｉ０の一部は、主スイッチＴｒ(１２２)がオフしてもサプレス用キャパシタＣｓ(１２３)側に電流ｉ１として流れることになるので、その分駆動回路の低電位側電源ラインから供給される電流ｉ２を小さくすることができる。つまり、駆動回路への余計な電流を小さくできる。なお、一般的に負荷１２１は寄生インダクタンスを含む何らかのインダクタンス成分を有しているので、当該インダクタンス成分の影響が大きいほど電流ｉ０のより大きな部分が電流ｉ１として流れる。
また、本実施の形態では、上記とは別の(di/dt)抑制効果を有している。上記の解析は、図４（Ａ）の状態から図４（Ｂ）の状態変化するタイミングで主スイッチＴｒ(１２２)に流れる電流を瞬間的に遮断するということを前提としていたが、本実施の形態では瞬間的に電流を遮断する動作、すなわち主スイッチＴｒ(１２２)に流れる電流の(di/dt)を抑制することができる。
主スイッチＴｒ(１２２)のゲート電位ＶＧを低下させて主スイッチＴｒ(１２２)をオフさせようとすると、上記のように主スイッチＴｒ(１２２)のソース電位Ｖｓが負電位となる。すると、Ｖｓが負なので、主スイッチＴｒ(１２２)のゲート・ソース間電圧ＶＧＳ＝ＶＧ−Ｖｓは増大する方向となる。すなわち、主スイッチＴｒ(１２２)をオフさせるためにゲート電位ＶＧを低下させると、それを抑制する方向でゲート・ソース間電圧ＶＧＳにフィードバックがかかるので、結果として主スイッチＴｒ(１２２)に流れる電流の変化をより穏やかなものにすることができる。また、これにより寄生インダクタンスに流れる電流の（ｄｉ／ｄｔ）も抑制することができる。
図４におけるモデル化した回路は、ローサイド回路の例であるが、ハイサイド回路（不図示）の例にあっては負荷が主スイッチのソースとソースＶｓの間に接続されるようになるのを除いて同様であるためその説明を省く。
本発明の駆動回路は、モーター駆動用のインバーターやＤＣ−ＤＣコンバータなどのスイッチング電源（電力変換装置）に限らず、コンピュータ、通信機器などの電源（電力変換装置）にも適用することが可能である。
１，３１ 制御部
２，３２ ゲートドライバ
３，３３ ゲートドライバ出力又は出力端（Vout）
４，３４，６４ ゲートドライバの低電位側電源端
５，３５，６５ 制限抵抗
６，３６，６６ サプレス用キャパシタ
１０，３０ 駆動回路部
２０，４０ 主回路部
２１，４１ 主スイッチ又は主スイッチ１（Ml）
２２ 主スイッチのソース又はソース電位（VS）
２３，４５ 寄生インダクタンス（Ｌ）
４２ 主スイッチ１のソース又はソース電位（VS1）
４３ 主スイッチ又は主スイッチ２（M2）
４４ 主スイッチ２のソース又はソース電位（VS2）
５０ 駆動用電源
５１ ブートストラップダイオード（Dl）
５２ ブートストラップ用キャパシタ
５３ キャパシタ
１００，２００ 半導体モジュール
Ｔ１〜Ｔ４ トランジスタ

Claims (4)

  1. 電力用半導体素子をスイッチングして変換した電力を供給する主回路部と、該主回路部の前記電力用半導体素子を駆動するゲートドライバおよび該ゲートドライバを制御する制御部を有する駆動回路部とを備え、前記ゲートドライバの出力が前記電力用半導体素子のゲートに印加される駆動回路であって、
    前記ゲートドライバの低電位側電源端が前記電力用半導体素子のソースに制限抵抗を介して接続され、
    前記電力用半導体素子のドレインと前記ゲートドライバの前記低電位側電源端との間にサプレス用のキャパシタが接続され、
    前記電力用半導体素子のターンオフ時には、前記主回路部の電源から前記サプレス用のキャパシタを介して流れ込む電流と、前記駆動回路部の低電位側電源ラインから流れ込む電流とが、前記ゲートドライバの前記低電位側電源端で合流して前記制限抵抗に流れることを特徴とする駆動回路。
  2. 請求項１記載の駆動回路において、
    前記ゲートドライバは、ハイサイド側の駆動回路部内に設けられることを特徴とする駆動回路。
  3. 請求項１または２記載の駆動回路において、
    前記ゲートドライバが、ローサイド側の駆動回路部内に設けられることを特徴とする駆動回路。
  4. 前記請求項１ないし３のいずれか一項に記載の駆動回路における前記駆動回路部と前記主回路部とを一つの製品内に内蔵してモジュールとして構成することを特徴とする半導体モジュール。
JP2016237277A 2016-12-07 2016-12-07 駆動回路及び該回路を含んでなる半導体モジュール Active JP6819256B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016237277A JP6819256B2 (ja) 2016-12-07 2016-12-07 駆動回路及び該回路を含んでなる半導体モジュール
US15/803,701 US10063224B2 (en) 2016-12-07 2017-11-03 Driver circuit and semiconductor module having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016237277A JP6819256B2 (ja) 2016-12-07 2016-12-07 駆動回路及び該回路を含んでなる半導体モジュール

Publications (2)

Publication Number Publication Date
JP2018093681A JP2018093681A (ja) 2018-06-14
JP6819256B2 true JP6819256B2 (ja) 2021-01-27

Family

ID=62244155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016237277A Active JP6819256B2 (ja) 2016-12-07 2016-12-07 駆動回路及び該回路を含んでなる半導体モジュール

Country Status (2)

Country Link
US (1) US10063224B2 (ja)
JP (1) JP6819256B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111527684B (zh) * 2018-07-17 2023-09-22 富士电机株式会社 驱动电路内置型功率模块
JP7149757B2 (ja) * 2018-08-02 2022-10-07 株式会社日立産機システム スイッチング電源回路およびそれを備えた電力変換装置
JP7034330B2 (ja) * 2018-11-05 2022-03-11 三菱電機株式会社 ゲート駆動回路および電力変換装置
FR3091082B1 (fr) * 2018-12-20 2021-12-10 Valeo Equip Electr Moteur système d’interrupteur comprenant un dispositif de limitation de courant
US11342911B2 (en) * 2019-10-18 2022-05-24 Texas Instruments Incorporated Gate driver bootstrap circuits and related methods
CN112952927B (zh) * 2019-12-11 2024-02-13 台达电子工业股份有限公司 占空比限制电路、具有其的电源供应器及其操作方法
CN111431395B (zh) * 2020-03-13 2023-04-28 大连理工大学 一种基于门极驱动器的开关振铃抑制电路及其控制方法
CN111261092B (zh) * 2020-03-24 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板及其驱动方法
US11621134B1 (en) * 2020-06-02 2023-04-04 Smart Wires Inc. High speed solenoid driver circuit
CN112234810B (zh) * 2020-09-04 2022-07-12 西安交通大学 一种应用于半桥电路的新型SiC MOSFET振荡抑制电路
CN111865149B (zh) * 2020-09-07 2022-04-05 珠海格力电器股份有限公司 电机控制电路及无刷直流电机
CN112994436B (zh) * 2021-02-04 2022-06-03 重庆先进光电显示技术研究院 一种栅极开启电压产生电路、显示面板驱动装置及显示装置
CN114024432B (zh) * 2021-11-16 2023-10-27 西安电子科技大学 一种SiC MOSFET功率器件的栅极串扰抑制电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292662B2 (ja) * 1996-08-30 2002-06-17 東芝エレベータ株式会社 インバータ制御装置
FI105509B (fi) * 1998-08-12 2000-08-31 Abb Industry Oy Ohjainpiiri
JP3070852B1 (ja) 1999-08-25 2000-07-31 サンケン電気株式会社 共振型ｄｃ―ｄｃコンバ―タ
JP2005151631A (ja) * 2003-11-12 2005-06-09 Mitsubishi Electric Corp 半導体装置および過電流の基準レベルのデータ設定方法
JP2008268002A (ja) * 2007-04-20 2008-11-06 Fuji Electric Device Technology Co Ltd フォトカプラの寿命予測装置、電力変換装置およびフォトカプラの寿命予測方法
US7843237B2 (en) * 2008-11-17 2010-11-30 Infineon Technologies Austria Ag Circuit arrangement for actuating a transistor
JP5251553B2 (ja) 2009-02-02 2013-07-31 三菱電機株式会社 半導体装置
US20110148376A1 (en) * 2009-12-23 2011-06-23 Texas Instruments Incorporated Mosfet with gate pull-down
CN102611286A (zh) * 2011-12-21 2012-07-25 广东美的电器股份有限公司 高集成智能功率模块
JP2013157346A (ja) * 2012-01-26 2013-08-15 Jtekt Corp 半導体装置
US8760218B2 (en) * 2012-05-07 2014-06-24 General Electric Company System and method for operating an electric power converter
US9312852B2 (en) * 2013-03-09 2016-04-12 Microchip Technology Incorporated Inductive load driver slew rate controller
JP6402591B2 (ja) * 2014-10-31 2018-10-10 富士電機株式会社 半導体装置
CN110024290B (zh) * 2016-12-01 2021-04-13 宜普电源转换公司 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路

Also Published As

Publication number Publication date
JP2018093681A (ja) 2018-06-14
US20180159522A1 (en) 2018-06-07
US10063224B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
JP6819256B2 (ja) 駆動回路及び該回路を含んでなる半導体モジュール
KR101217357B1 (ko) 전력용 반도체 소자의 구동 회로
EP2030322B1 (en) Switching circuit arrangement
US20130021067A1 (en) Method for driving igbt
US9083333B2 (en) Switching circuit
US9444445B2 (en) Power switch driving circuits and power converters thereof
JP6090007B2 (ja) 駆動回路
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
JP2016059036A (ja) 短絡保護用の回路、システム、及び方法
JP6868809B2 (ja) スイッチング回路
JP2009194514A (ja) パワー半導体のゲート駆動回路
US8638134B2 (en) Gate drive circuit and power semiconductor module
US11621709B2 (en) Power module with built-in drive circuits
JP7047898B2 (ja) スイッチング装置及びスイッチング装置の制御方法
JP4321491B2 (ja) 電圧駆動型半導体素子の駆動装置
JP2014050179A (ja) 半導体装置
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
JP4110052B2 (ja) インバータ回路
JP5699958B2 (ja) ゲート駆動回路
JP6950828B2 (ja) 駆動回路内蔵型パワーモジュール
US8928368B2 (en) Gate driving circuit
Bayerer et al. Low impedance gate drive for full control of voltage controlled power devices
JP7472645B2 (ja) 駆動回路内蔵型パワーモジュール
JP6225810B2 (ja) スイッチング回路装置
US20230179199A1 (en) Drive circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201105

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250