JP3070852B1 - 共振型ｄｃ―ｄｃコンバ―タ - Google Patents

Abstract

【要約】 【課題】 共振型ＤＣ−ＤＣコンバータの過負荷時に発
生する誤信号による出力電圧の低下を防止する。 【解決手段】 駆動制御回路(11)の出力によりハイサイ
ドスイッチング素子(3)及びローサイドスイッチング素
子(4)を交互にオン・オフ動作させてトランス(5)の２次
巻線(7)から整流平滑回路(30〜32)を介して直流出力を
取り出す共振型ＤＣ−ＤＣコンバータにおいて、ハイサ
イドスイッチング素子(3)とローサイドスイッチング素
子(4)の接続点とハイサイド制御用電源(24)との間に電
流制限抵抗(37)を接続し、駆動制御回路(11)の誤動作を
防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源回路、特に過
負荷時に出力電圧の急激な低下を防止できる共振型ＤＣ
−ＤＣコンバータに属する。

【０００２】

【従来の技術】図４は従来の電流共振型ＤＣ−ＤＣコン
バータを示す。電流共振型ＤＣ−ＤＣコンバータ(1)
は、直流電圧(2)が印加される正側端子(2a)と負側端子
(2b)との間にハイサイドスイッチング素子(3)、トラン
ス(5)の１次巻線(6)及び電流共振用コンデンサ(9)が直
列に接続される。ローサイドスイッチング素子(4)はト
ランス(5)の１次巻線(6)及び電流共振用コンデンサ(9)
の直列回路と並列に接続される。それぞれスナバ用の寄
生ダイオード(3a)及び(4a)が並列に接続されるハイサイ
ドスイッチング素子(3)とローサイドスイッチング素子
(4)はそれぞれＭＯＳ-ＦＥＴにより構成される。また、
スナバ用の電圧共振用コンデンサ(8)は、ローサイドス
イッチング素子(4)及び並列にトランス(5)の１次巻線
(6)と電流共振用コンデンサ(9)との直列回路とそれぞれ
並列に接続される。

【０００３】ハイサイドスイッチング素子(3)とローサ
イドスイッチング素子(4)を駆動する駆動制御回路(11)
は、ワンチップの集積回路によって構成される。駆動制
御回路(11)は、第１〜第３の出力端子(13〜15)を有する
コントローラ(12)と、増幅器により構成されるハイサイ
ドドライバ回路(21)を介してハイサイドスイッチング素
子(3)の制御端子（ゲート端子）に制御信号を付与する
フリップフロップ(20)と、コントローラ(12)の第３の出
力端子(15)からの信号を受けてローサイドスイッチング
素子(4)の制御端子（ゲート端子）に制御信号を付与す
る増幅器により構成されるローサイドドライバ回路(18)
とを備えている。

【０００４】フリップフロップ(20)のセット端子と負側
端子(2b)との間にはセットスイッチング素子(16)が接続
され、セットスイッチング素子(16)の制御端子（ゲート
端子）はコントローラ(12)の第１の出力端子(13)に接続
される。また、フリップフロップ(20)のセット端子及び
リセット端子はそれぞれセット用制限抵抗(22)及びリセ
ット用制限抵抗(23)を介してハイサイド制御用電源(24)
の正側端子に接続され、フリップフロップ(20)及びハイ
サイドドライバ回路(21)の接地端子に接続されたＶ_s端
子Ａ並びにハイサイド制御用電源(24)の負側端子はハイ
サイドスイッチング素子(3)とローサイドスイッチング
素子(4)との間に接続される。フリップフロップ(20)の
リセット端子と負側端子(2b)との間にはリセットスイッ
チング素子(17)が接続され、リセットスイッチング素子
(17)の制御端子はコントローラ(12)の第２の出力端子(1
4)に接続される。セットスイッチング素子(16)、リセッ
トスイッチング素子(17)、フリップフロップ(20)、セッ
ト用制限抵抗(22)及びリセット用制限抵抗(23)はハイサ
イド駆動回路を構成する。また、ローサイドドライバ回
路(18)はローサイド駆動回路を構成する。コントローラ
(12)とローサイドドライバ回路(18)はコントローラ制御
用電源(35)から電力が供給される。Ｖ_s端子Ａとセット
スイッチング素子(16)及びリセットスイッチング素子(1
7)との間には浮遊容量としてのコンデンサ(36)が接続さ
れる。

【０００５】トランス(5)の２次巻線(7)の両端は、２つ
の整流ダイオード(30, 31)及び平滑コンデンサ(32)から
成る整流平滑回路を介して出力端子(33)の正側端子(33
a)に接続され、２次巻線(7)の中間タップは出力端子(3
3)の負側端子(33b)に接続される。出力端子(33)の正側
端子(33a)と負側端子(33b)との間に電圧検出回路(34)が
接続され、電圧検出回路(34)は正側端子(33a)と負側端
子(33b)との間に発生する電圧のレベルに対応する出力
をコントローラ(12)に付与する。

【０００６】コントローラ(12)の第１及び第２の出力端
子(13)及び(14)より図５（Ｄ）（Ｅ）に示すセット信号
及びリセット信号がそれぞれセットスイッチング素子(1
6)及びリセットスイッチング素子(17)の制御端子に付与
されると、フリップフロップ(20)はセット及びリセット
される。コントローラ(12)の第１の出力端子(13)からセ
ット信号が出ると、ハイサイドドライバ回路(21)は図５
（Ｆ）に示すオン出力を発生して、ハイサイドスイッチ
ング素子(3)をオンさせ、コントローラ(12)からリセッ
ト信号が出ると、ハイサイドドライバ回路(21)はオフ信
号を出力して、ハイサイドスイッチング素子(3)をオフ
させる。また、ハイサイドドライバ回路(21)のオフ時に
コントローラ(12)は第３の出力端子(15)からローサイド
ドライバ回路(18)に出力を発生するので、ローサイドド
ライバ回路(18)は図５（Ｇ）に示すオン・オフ出力を発
生し、ローサイドスイッチング素子(4)をオン・オフさ
せる。このように、共振型ＤＣ−ＤＣコンバータ(1)の
作動の際に、コントローラ(12)の出力によりハイサイド
スイッチング素子(3)とローサイドスイッチング素子(4)
とを交互にオン・オフさせると、トランス(5)内の漏洩
インダクタンスと電流共振用コンデンサ(9)との共振作
用によりトランス(5)の１次巻線(6)に正弦波状の共振電
流が流れる。このときのハイサイドスイッチング素子
(3)に流れる電流とローサイドスイッチング素子(4)及び
電流共振コンデンサ(9)に流れる電流を図５（Ｂ）及び
（Ｃ）に示す。また、ハイサイドスイッチング素子(3)
とローサイドスイッチング素子(4)のターンオフ時には
トランス(5)の１次巻線(6)とハイサイドスイッチング素
子(3)とローサイドスイッチング素子(4)内の寄生コンデ
ンサとが共振する。更に、トランス(5)の１次巻線(6)に
流れる電流により２次巻線(7)に電圧が誘起され、この
誘起電圧は２つの整流ダイオード(30, 31)と平滑コンデ
ンサ(32)とから成る整流平滑回路により整流平滑されて
出力端子(33)の正側端子(33a)と負側端子(33b)から負荷
に全波整流の直流出力電圧が供給される。また、負荷に
印加される出力電圧のレベルを検出回路(34)で検出し
て、検出したレベルに対応する出力をコントローラ(12)
に付与する。ハイサイドスイッチング素子(3)とローサ
イドスイッチング素子(4)の各制御端子に付与される信
号はコントローラ(12)により負荷の端子電圧、即ち直流
出力電圧に応じてパルス周波数変調（ＰＦＭ）され、負
荷に供給される直流出力電圧が一定値に保持される。即
ち、ハイサイドスイッチング素子(3)とローサイドスイ
ッチング素子(4)をオン・オフするスイッチング周波数
を変えることにより出力電圧を可変とすることができ、
スイッチング周波数が低くなると出力電圧が上がり、高
くなると出力電圧が下がる。

【０００７】図４の共振型ＤＣ−ＤＣコンバータでは、
ハイサイドスイッチング素子(3)とローサイドスイッチ
ング素子(4)のターンオン時の立ち上がり電流波形が正
弦波状となるので、ハイサイドスイッチング素子(3)と
ローサイドスイッチング素子(4)のターンオン時におい
てゼロ電流スイッチング（ＺＣＳ）となる。また、ハイ
サイドスイッチング素子(3)とローサイドスイッチング
素子(4)のターンオフ時の立ち上がり電圧波形が緩やか
になるので、ハイサイドスイッチング素子(3)とローサ
イドスイッチング素子(4)のターンオフ時にゼロ電圧ス
イッチング（ＺＶＳ）となる。これによりハイサイドス
イッチング素子(3)とローサイドスイッチング素子(4)の
オン・オフ動作時のスイッチング損失を低減することが
できる。

【０００８】定常動作時の主要各部の波形を示す図５の
期間の拡大図を図６に示す。期間では、電圧共振コ
ンデンサ(8)はトランス(5)に蓄積されたエネルギで充電
される。このとき、Ａ点の電圧Ｖ_Aと電圧共振コンデン
サ(8)の両端間の電圧Ｖ_vは同じレベルになる。電圧共振
コンデンサ(8)の静電容量をＣ_vとし、ローサイドスイッ
チング素子(4)がオフする直前に流れる電流をＩ_offとす
ると、立ち上がり時の電圧変化（dv/dt）は、dv/dt＝Ｃ
_vＩ_offで表される。

【０００９】過負荷時の主要各部の波形を示す図７の期
間の拡大図を図８に示す。定常動作時の場合と異な
り、期間では、オフの直前にローサイドスイッチング
素子(4)に流れる電流値Ｉ_offは、Ｉ_off＝０（Ａ）なの
で、トランス(5)に蓄積されたエネルギによる電圧共振
コンデンサ(8)は充電されない。従ってハイサイドスイ
ッチング素子(3)がオンして電圧共振用コンデンサ(8)が
充電され、電圧共振用コンデンサ(8)の電圧Ｖ_vが立ち上
がる時の電圧変化（dv/dt）は、ハイサイドスイッチン
グ素子(3)のオン抵抗と、電圧共振コンデンサ(8)の静電
容量Ｃ_v及び入力電圧レベルで決定される。また、この
時のＡ点の電圧Ｖ_Aは電圧共振コンデンサ(8)の両端の電
圧Ｖ_vと同電位となり、Ａ点の電圧Ｖ_Aは、定常動作時よ
り急に立ち上がる。

【００１０】

【発明が解決しようとする課題】セット用制限抵抗(22)
及びリセット用制限抵抗(23)の値をそれぞれＲ₂、Ｒ₃と
し、セットスイッチング素子(16)及びリセットスイッチ
ング素子(17)の寄生容量をそれぞれＣ₂、Ｃ₃とすると、
フリップフロップ(20)のセット端子の電圧Ｖ_B及びリセ
ット端子の電圧Ｖ_Cは、Ａ点の電圧Ｖ_Aの立ち上がりに対
してそれぞれ時定数Ｒ₂Ｃ₂及びＲ₃Ｃ₃分だけ遅れて立ち
上がる。このため、Ａ点の電圧Ｖ_Aが急激に立ち上がる
と、Ａ点とセット端子との電位差（Ｖ_A−Ｖ_B）及びＡ点
とリセット端子との電位差（Ｖ_A−Ｖ_C）が大きくなる。
フリップフロップ(20)の機能はリセット優先であるた
め、前記電位差のレベルがフリップフロップ(20)のしき
い値を越えると、図８に示すように、セット信号とリセ
ット信号が同時にセット端子及びリセット端子に入力さ
れ、フリップフロップ(20)は誤ったタイミングでリセッ
トされる。

【００１１】誤ってリセットされると、図５（Ｆ）に示
すハイサイドドライバ回路(21)の出力パルスＨ_Oが短く
なり、ハイサイドスイッチング素子(3)のオン時間も短
くなるので、結果として、出力電圧が低下する欠点が発
生する。本発明は、過負荷時に発生する誤信号による出
力電圧の低下を防止できる共振型ＤＣ−ＤＣコンバータ
を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明による共振型ＤＣ
−ＤＣコンバータは、直流電圧が印加される正側端子(2
a)と負側端子(2b)との間に直列に接続されたハイサイド
スイッチング素子(3)、トランス(5)の１次巻線(6)及び
電流共振用コンデンサ(9)と、トランス(5)の１次巻線
(6)及び電流共振用コンデンサ(9)の直列回路と並列に接
続されたローサイドスイッチング素子(4)と、ハイサイ
ドスイッチング素子(3)及びローサイドスイッチング素
子(4)を動作する出力を発生する駆動制御回路(11)と、
トランス(5)の２次巻線(7)に接続された整流平滑回路(3
0〜32)とを備えている。駆動制御回路(11)の出力により
ハイサイドスイッチング素子(3)及びローサイドスイッ
チング素子(4)を交互にオン・オフ動作させてトランス
(5)の２次巻線(7)から整流平滑回路(30〜32)を介して直
流出力を取り出す。この共振型ＤＣ−ＤＣコンバータで
は、トランス(5)の１次巻線(6)と直列に電圧共振用コン
デンサ(8)を接続すると共に、ハイサイドスイッチング
素子(3)を駆動するハイサイド駆動回路(16, 17, 20, 2
1, 22, 23)を駆動制御回路(11)に設けてハイサイド制御
用電源(24)からハイサイド駆動回路(16, 17, 20, 21, 2
2, 23)に電力を供給する。ハイサイドスイッチング素子
(3)とローサイドスイッチング素子(4)の接続点とハイサ
イド駆動回路(16, 17, 20, 21, 22, 23)との間に電流制
限抵抗(37)を接続する。ハイサイド制御用電源(24)と電
流制限抵抗(37)との接続点の電圧をハイサイド駆動回路
(16, 17, 20, 21, 22, 23)のしきい値以下に保持する。
本発明では、過負荷時に、ハイサイド制御用電源(24)と
電流制限抵抗(37)との接続点の電圧を電圧共振用コンデ
ンサ(8)の両端間の電圧(V_V)より遅く立ち上げて、ハイ
サイド駆動回路(16, 17,20, 21, 22, 23)のしきい値以
下に保持することができ、駆動制御回路(11)の誤動作を
防止することができる。

【００１３】本発明の実施の形態では、駆動制御回路(1
1)を集積回路により構成する。駆動制御回路(11)は、コ
ントローラ制御用電源(35)から電力が供給され且つロー
サイドスイッチング素子(4)を駆動するローサイド駆動
回路(18)と、ハイサイド駆動回路(16, 17, 20, 21, 22,
23)とローサイド駆動回路(18)とに信号を付与して、ハ
イサイドスイッチング素子(3)とローサイドスイッチン
グ素子(4)を交互にオン・オフ制御するコントローラ(1
2)とを具備する。

【００１４】ハイサイド駆動回路(16, 17, 20, 21, 22,
23)は、セット端子及びリセット端子を備えたフリップ
フロップ(20)と、フリップフロップ(20)のセット端子に
接続され且つコントローラ(12)の第１の出力端子(13)か
ら制御信号が付与されるセットスイッチング素子(16)
と、フリップフロップ(20)のリセット端子に接続され且
つコントローラ(12)の第２の出力端子(14)から制御信号
が付与されるリセットスイッチング素子(17)と、フリッ
プフロップ(20)のセット端子とセットスイッチング素子
(16)との接続点とハイサイド制御用電源(24)との間に接
続されたセット用制限抵抗(22)と、フリップフロップ(2
0)のリセット端子とリセットスイッチング素子(17)との
接続点とハイサイド制御用電源(24)との間に接続された
リセット用制限抵抗(23)とを具備する。

【００１５】

【発明の実施の形態】以下、本発明による共振型ＤＣ−
ＤＣコンバータの実施の形態を図１〜図３について説明
する。これらの図面では、図４〜図８に示す箇所と同一
の部分には同一の符号を付して説明を省略する。

【００１６】図１及び図２に示すように、本発明による
共振型ＤＣ−ＤＣコンバータの実施の形態では、ハイサ
イド制御用電源(24)の負側端子は電流制限抵抗(37)を介
してハイサイドスイッチング素子(3)とローサイドスイ
ッチング素子(4)との間に接続される。従って、フリッ
プフロップ(20)及びハイサイドドライバ回路(21)の接地
端子もＶ_s端子Ａ及び電流制限抵抗(37)を介してハイサ
イドスイッチング素子(3)とローサイドスイッチング素
子(4)との間に接続される。

【００１７】図４に示す従来の共振型ＤＣ−ＤＣコンバ
ータでは、過負荷時のＡ点の電圧Ｖ _Aと電圧共振コンデ
ンサ(8)の両端間の電圧Ｖ_vは同じレベルになり、立ち上
がり時の増加率（dv/dt）が同じで、電圧共振コンデン
サ(8)の静電容量Ｃ_vとハイサイドスイッチング素子(3)
のオン抵抗の時定数に依存するのに対し、本発明の実施
の形態では、電流制限抵抗(37)を接続したので、過負荷
時のＡ点の立ち上がり電圧Ｖ_Aは、電圧共振コンデンサ
(8)の両端間の電圧Ｖ_vの立ち上がりより遅くなる。電流
制限抵抗(37)の抵抗値をＲ₁、浮遊容量としてのコンデ
ンサ(36)の静電容量をＣ₁とすると、Ａ点の電圧Ｖ_Aの遅
れは、時定数Ｃ₁Ｒ₁に依存する。従って、適当な値の静
電容量Ｒ₁を持つコンデンサ(36)を追加することによ
り、従来に比べて過負荷時のＡ点の電圧Ｖ_Aの立ち上が
り傾斜を穏やかにすることができる。コンデンサ(36)に
流れる電流をＩ₁とし、時間をｔとすると、Ａ点の電圧
Ｖ_Aは下式で表される。 Ｖ_A＝Ｃ₁Ｉ₁ｔ 上式において、コンデンサ(36)に流れる電流Ｉ₁が一定
の場合、 dV_A/dt＝Ｃ₁Ｉ₁ （１） ハイサイドスイッチング素子(3)のドライブ電圧を
Ｖ_GS、ハイサイドドライバ回路(21)の出力端子とＡ点と
の電位差をＶ_HOとすると、 Ｖ_GS＝Ｖ_HO−Ｒ₁Ｉ₁ （２）

【００１８】また、Ｖ_Aの立ち上がり時の増加率（dv/d
t）は、式（１）に示すように、Ｃ₁とＩ₁の積で表さ
れ、立ち上がりが急になり、dv/dtが高い程、Ｉ₁も大き
くなる。次に、図１に示す回路では、ハイサイドスイッ
チング素子(3)のドライブ電圧Ｖ_GSは、式（２）に示す
ように、Ｉ₁が大きくなると、Ｖ_GSが下がる。従って、
Ｖ_GSが下がると、ハイサイドスイッチング素子(3)のオ
ン抵抗が上がり、Ｉ₁が小さくなるので、図３（Ｂ）
（Ｃ）に示すように、Ａ点電圧Ｖ_Aの立ち上がり（dv/d
t）は更に穏やかになる。過負荷時のＡ点電圧Ｖ_Aの急激
な立ち上がり（dv/dt）を抑制することにより、フリッ
プフロップ(20)のしきい値に達しないようにＶ_A−Ｖ_Bと
Ｖ_A−Ｖ_Cの電位差を下げ、誤信号の発生を防止すること
ができる。

【００１９】本発明の実施の形態では、変更が可能であ
る。浮遊容量Ｃ₁の代わりに、大きい容量のコンデンサ
を個別部品として接続することにより、Ｖ_Aの傾きを
Ｖ_B、Ｖ _Cの傾きに近づけることができ、誤信号の発生を
より減少することができる。

【００２０】

【発明の効果】本発明により、過負荷時に、駆動制御回
路の誤動作に伴う出力電圧の急激な低下を防止して、共
振型ＤＣ−ＤＣコンバータの信頼性を向上することがで
きる。

【図面の簡単な説明】

【図１】 本発明による共振型ＤＣ−ＤＣコンバータの
実施の形態を示す回路図

【図２】 図１の要部を示す回路図

【図３】 図２に示す回路各部での通常動作時の拡大タ
イムチャート

【図４】 従来の共振型ＤＣ−ＤＣコンバータの回路図

【図５】 図４に示す回路各部の通常動作時のタイムチ
ャート

【図６】 図４に示す回路各部の通常動作時の拡大タイ
ムチャート

【図７】 図４に示す回路各部の過負荷動作時のタイム
チャート

【図８】 図４に示す回路各部の過負荷動作時の拡大タ
イムチャート

【符号の説明】

(2a)・・正側端子、 (2b)・・負側端子、 (3)・・ハ
イサイドスイッチング素子、 (4)・・ローサイドスイ
ッチング素子、 (5)・・トランス、 (6)・・１次巻
線、 (7)・・２次巻線、 (9)・・電流共振用コンデン
サ、 (11)・・駆動制御回路、 (16)・・セットスイッ
チング素子、 (17)・・リセットスイッチング素子、
(16, 17, 20, 21, 22, 23)・・ハイサイド駆動回路、
(18)・・ローサイド駆動回路、 (20)・・フリップフロ
ップ、 (22)・・セット用制限抵抗、 (23)・・リセッ
ト用制限抵抗、 (24)・・ハイサイド制御用電源、 (3
0〜32)・・整流平滑回路、 (35)・・コントローラ制御
用電源、 (37)・・電流制限抵抗、

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/28 H02M 3/335

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 直流電圧が印加される正側端子と負側端
   子との間に直列に接続されたハイサイドスイッチング素
   子、トランスの１次巻線及び電流共振用コンデンサと、
   前記トランスの１次巻線及び電流共振用コンデンサの直
   列回路と並列に接続されたローサイドスイッチング素子
   と、前記ハイサイドスイッチング素子及びローサイドス
   イッチング素子を動作する出力を発生する駆動制御回路
   と、前記トランスの２次巻線に接続された整流平滑回路
   とを備え、 前記駆動制御回路の出力により前記ハイサイドスイッチ
   ング素子及びローサイドスイッチング素子を交互にオン
   ・オフ動作させて前記トランスの２次巻線から前記整流
   平滑回路を介して直流出力を取り出す共振型ＤＣ−ＤＣ
   コンバータにおいて、 前記トランスの１次巻線と直列に電圧共振用コンデンサ
   を接続すると共に、前記ハイサイドスイッチング素子を
   駆動するハイサイド駆動回路を前記駆動制御回路に設け
   てハイサイド制御用電源から前記ハイサイド駆動回路に
   電力を供給し、 前記ハイサイドスイッチング素子とローサイドスイッチ
   ング素子の接続点と前記ハイサイド駆動回路との間に電
   流制限抵抗を接続し、 前記ハイサイド制御用電源と前記電流制限抵抗との接続
   点の電圧を前記ハイサイド駆動回路のしきい値以下に保
   持することを特徴とする共振型ＤＣ−ＤＣコンバータ。
2. 【請求項２】 前記駆動制御回路を集積回路により構成
   した請求項１に記載の共振型ＤＣ−ＤＣコンバータ。
3. 【請求項３】 前記駆動制御回路は、コントローラ制御
   用電源から電力が供給され且つ前記ローサイドスイッチ
   ング素子を駆動するローサイド駆動回路と、 前記ハイサイド駆動回路とローサイド駆動回路とに信号
   を付与して、前記ハイサイドスイッチング素子とローサ
   イドスイッチング素子を交互にオン・オフ制御するコン
   トローラとを具備する請求項１に記載の共振型ＤＣ−Ｄ
   Ｃコンバータ。
4. 【請求項４】 前記ハイサイド駆動回路は、セット端子
   及びリセット端子を備えたフリップフロップと、該フリ
   ップフロップのセット端子に接続され且つ前記コントロ
   ーラの第１の出力端子から制御信号が付与されるセット
   スイッチング素子と、前記フリップフロップのリセット
   端子に接続され且つ前記コントローラの第２の出力端子
   から制御信号が付与されるリセットスイッチング素子
   と、前記フリップフロップのセット端子とセットスイッ
   チング素子との接続点と前記ハイサイド制御用電源との
   間に接続されたセット用制限抵抗と、前記フリップフロ
   ップのリセット端子とリセットスイッチング素子との接
   続点と前記ハイサイド制御用電源との間に接続されたリ
   セット用制限抵抗とを具備する請求項３に記載の共振型
   ＤＣ−ＤＣコンバータ。