JP3498669B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置

Info

Publication number
JP3498669B2
JP3498669B2 JP2000059393A JP2000059393A JP3498669B2 JP 3498669 B2 JP3498669 B2 JP 3498669B2 JP 2000059393 A JP2000059393 A JP 2000059393A JP 2000059393 A JP2000059393 A JP 2000059393A JP 3498669 B2 JP3498669 B2 JP 3498669B2
Authority
JP
Japan
Prior art keywords
switching element
switching
power supply
supply device
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000059393A
Other languages
English (en)
Other versions
JP2001251852A (ja
Inventor
達也 細谷
博 竹村
康司 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000059393A priority Critical patent/JP3498669B2/ja
Priority to US09/797,963 priority patent/US6366480B2/en
Priority to DE60119198T priority patent/DE60119198T2/de
Priority to EP01105155A priority patent/EP1130753B1/en
Publication of JP2001251852A publication Critical patent/JP2001251852A/ja
Application granted granted Critical
Publication of JP3498669B2 publication Critical patent/JP3498669B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
    • H02M3/3385—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、直流入力をトラ
ンスの１次側でスイッチングすることによってトランス
の２次側で得られる出力を整流回路によって整流し、こ
れを負荷に供給するスイッチング電源装置に関し、特
に、整流回路に、整流ダイオードとその整流ダイオード
に並列にスイッチング素子を接続したエネルギー蓄積型
のスイッチング電源装置に関する。
【０００２】
【従来の技術】従来より、高効率化、高性能化の要求に
応え、且つ比較的低コストに構成できるスイッチング電
源装置として、実開昭６３−１００９９３号に示され
るようなＲＣＣ（リンギングチョークコンバータ）が採
用されている。このようなリンギングチョークコンバー
タやフライバックコンバータなどでは、トランス２次側
の整流回路にダイオードを接続している。すなわち、ト
ランス１次側のスイッチング素子がオンの時に入力電圧
をトランスの１次巻線に印加して電流を流し、トランス
にエネルギーを蓄え、スイッチング素子がオフの時にト
ランスに蓄えられたエネルギーを電流として２次巻線よ
り放出し、この電流を整流平滑して出力電圧を得るよう
にし、この出力電圧をスイッチング素子のオン時間の制
御によって安定化させるようにしている。
【０００３】また、特開平２−２６１０５３号公報に
示されるスイッチング電源装置では、トランス２次側の
整流用ダイオードに並列にスイッチ手段を接続し、この
整流回路から整流平滑して得られる出力電圧をスイッチ
手段によりトランス２次巻線に印加し、エネルギーを１
次側に回生する構成としている。
【０００４】また、特開平９−２７１１６７号公報に
示されるスイッチング電源装置では、トランス２次側の
整流回路にＭＯＳＦＥＴからなる同期整流器を接続し、
トランスに蓄えられたエネルギーを電流として放出する
時にこのＭＯＳＦＥＴをオンすることによって整流損失
を低減するようにしている。また、このＭＯＳＦＥＴは
トランスに設けられている駆動巻線によって駆動する構
成となっている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記
〜の各スイッチング電源装置には以下に示す不都合が
ある。
【０００６】実開昭６３−１００９９３号 整流手段としてダイオードのみを用いる方法では、ダイ
オードの順方向電圧降下（約０．６Ｖ）が大きく、これ
により発生する損失によって効率の低下やダイオード自
体の温度上昇を招くことが問題となる。
【０００７】特開平和２−２６１０５３号 このスイッチング電源装置では、トランス２次側の整流
をダイオードに並列に接続したスイッチ手段を制御する
ことにより出力電圧を安定化させている。このため、出
力電力によらず磁束変化幅は一定となり、トランスには
常に最大の励磁エネルギーが蓄えられることとなり、ト
ランスの導通損、鉄損および電流を回生させる損失が大
きく、特に軽負荷時、無負荷時に効率が低下する。ま
た、２次巻線に回生する電流を一定として、軽負荷時の
磁束振幅を小さくする実施例も示されているが、この場
合には、２次巻線に戻す電流を検出する回路が必要とな
り、検出回路による電力損失が問題となる。
【０００８】特開平９−２７１１６７号 このスイッチング電源装置では、同期整流器のＭＯＳＦ
ＥＴはトランスの設けられた駆動巻線によってのみ駆動
されるために、ＭＯＳＦＥＴのオン時間は駆動巻線の発
生電圧とＭＯＳＦＥＴのゲートしきい値電圧との関係に
よって決まってしまう。一般に駆動巻線の発生電圧は巻
数比によって決まるために、任意の値を得るのは困難で
あり、このためＭＯＳＦＥＴのオン時間の調整が困難で
ある。さらに、一般にＭＯＳＦＥＴのしきい値電圧は一
定でなくあるばらつき範囲を有するため、しきい値電圧
によりＭＯＳＦＥＴのオン時間が大きく変化し、最適な
ＭＯＳＦＥＴのオン時間を決定することが困難である。
さらに、ＭＯＳＦＥＴのゲート端子電圧の自然放電によ
る電圧低下によりＭＯＳＦＥＴをターンオフしているた
め、ＭＯＳＦＥＴのターンオフスピードが遅く、スイッ
チング損失が大きく効率が低下し発熱する。
【０００９】この発明は、上記に鑑みてなされたもので
あり、高効率化、高安定化、小型軽量化を実現すること
のできるスイッチング電源装置を提供することを目的と
する。
【００１０】
【課題を解決するための手段】この発明は、上記の課題
を解決するために次のように構成される。
【００１１】 （１）１次巻線及び２次巻線を有するト
ランスと、１次巻線に直列に接続される第１のスイッチ
ング素子と、該第１のスイッチング素子のオン時間を制
御することにより出力を制御する第１の制御回路と、前
記２次巻線の出力を整流する整流回路と、を備え、前記
第１のスイッチング素子がオンのとき入力電圧を前記１
次巻線に印加して電流を流して前記トランスにエネルギ
ーを蓄え、前記第１のスイッチング素子がオフのとき前
記トランスに蓄えられたエネルギーを電流として前記２
次巻線より放出し、この電流を前記整流回路で整流して
出力を得るスイッチング電源装置において、前記整流回
路は、整流ダイオードと、該整流ダイオードに並列的に
接続された第２のスイッチング素子と、該第２のスイッ
チング素子をオンさせる電圧を発生させる前記トランス
に設けられた第２のスイッチング素子駆動巻線と、前記
第１のスイッチング素子のターンオフによって前記第２
のスイッチング素子駆動巻線に発生する電圧により前記
第２のスイッチング素子をオンし、その時点を起点とし
て所定の時定数で定まる時間後に前記第２のスイッチン
グ素子の制御端子に接続されたスイッチ手段により前記
第２のスイッチング素子をオフする第２の制御回路と、
を備えたことを特徴とするこの発明のスイッチング電源
装置は、第１のスイッチング素子がオンしている時にト
ランスに蓄えられたエネルギーを第１のスイッチング素
子がオフした時に２次側に電流として放出するＲＣＣ
（リンギングチョークコンバータ）タイプのスイッチン
グ電源装置である。すなわち、第１のスイッチング素子
がオンすると入力電圧が１次巻線に印加され、電流を流
してトランスにエネルギーを蓄える。第１のスイッチン
グ素子がターンオフすると、トランスに蓄えられたエネ
ルギーは電流として２次巻線より放出し、この電流を整
流平滑して出力電圧を得る。ここで、第１のスイッチン
グ素子がターンオフするとトランスに設けられた第２の
スイッチング素子駆動巻線に電圧が発生し、第２のスイ
ッチング素子の制御端子にこの電圧が印加されてターン
オンし導通する。すると、２次巻線からの電流は、整流
ダイオードとこの整流ダイオードに並列的に接続された
第２のスイッチング素子を導通することになる。しか
し、第２のスイッチング素子として、第２のスイッチン
グ素子の降下電圧が整流ダイオードの順方向降下電圧よ
りも小さくなるように選択することにより、出力電流の
多くが第２のスイッチング素子を導通し、整流損失を低
減することができる。
【００１２】一般に、ダイオードの電圧降下値は、順方
向電圧（ほぼ一定値）が支配的であり、ダイオードの並
列接続によっても電圧降下値はほとんど変化しない。こ
れに対し、ＭＯＳＦＥＴ等のスイッチング素子は、オン
抵抗による電圧降下が支配的となるため、ＭＯＳＦＥＴ
等のスイッチング素子の並列接続により、ダイオードの
順方向電圧よりも小さくすることは容易である。
【００１３】また、第２のスイッチング素子駆動巻線に
電圧が発生した時から所定の時定数で定まる時間経過後
に第２のスイッチング素子の制御端子に接続されたスイ
ッチ手段をオンすることにより第２のスイッチング素子
がターンオフする。この時、第２のスイッチング素子お
よび整流ダイオードに逆電圧が印加され、整流ダイオー
ドから見た等価的な容量インピーダンスとトランスの巻
線インダクタが共振し、第１のスイッチング素子の制御
端子に電圧が印加されて該第１のスイッチング素子がタ
ーンオンする。このようにして、第１のスイッチング素
子と第２のスイッチング素子がともにオフとなる期間を
挟んで交互にオンオフし、出力電圧または出力電流の大
きさに応じて第１のスイッチング素子のオン時間が制御
され、出力の安定化が図られる。
【００１４】また、負荷が軽いときには、前記所定の時
定数で定まる時間経過前に出力電圧がトランスの２次巻
線に印加され、このエネルギーが第２のスイッチング素
子がターンオフした後、トランスの１次巻線から入力電
源に回生電流が流れて、この回生電流によって第１のス
イッチング素子の両端電荷を引き抜き両端電圧が零にな
ってから該第１のスイッチング素子をターンオンするこ
とができる。このため、第１のスイッチング素子の零電
圧スイッチング動作が可能となり、スイッチングロスが
低減する。また、負荷が軽くなっても、前記所定の時定
数で定まる時間経過後に第２のスイッチング素子がター
ンオフしてから第１のスイッチング素子がターンオンす
るため、軽負荷時において発振周波数が高くなるのを抑
制することができ、これによって応答性が悪い間欠発振
動作等を防止できる。
【００１５】このように、整流損失を低減し、また、第
１のスイッチング素子のスイッチングロスが少なくなる
ために、スイッチング電源装置の高効率化を実現でき、
また第２のスイッチング素子のオン時間が所定の時定数
で一義的に定まるために、特に軽負荷時に発振周波数が
高くなり応答性が悪化する間欠発振動作となるのを防止
できる。
【００１６】（２）前記第２の制御回路は、前記第２の
スイッチング素子の制御端子に接続されたトランジスタ
と、該トランジスタの制御端子に接続されたＣＲ時定数
回路と、を備え、前記第２のスイッチング素子駆動巻線
の出力電圧が該ＣＲ時定数回路に印加されるように構成
した。
【００１７】第２の制御回路をトランジスタを用いたＣ
Ｒ時定数回路で構成することによって、制御ＩＣなどの
部品を必要とせず、安価で少ない部品点数で回路を構成
できる。
【００１８】（３）前記第２の制御回路は、前記第２の
スイッチング素子の制御端子と第２のスイッチング素子
駆動巻線との間に抵抗を接続した。
【００１９】第２のスイッチング素子がターンオンする
までの時間を遅延させることのできる抵抗を接続するこ
とによって、第２のスイッチング素子のオフ期間に両端
に蓄えられている電荷を引き抜くための時間が与えら
れ、第２のスイッチング素子は零電圧スイッチング動作
することができ、スイッチングロスを低減することがで
きる。
【００２０】（４）前記第２の制御回路は、前記第２の
スイッチング素子の制御端子と第２のスイッチング素子
駆動巻線との間に容量性インピーダンスを接続した。
【００２１】上記（３）の遅延時間は、第２のスイッチ
ング素子の制御端子に接続される抵抗で形成することが
できるが、さらにこれに容量性インピーダンスを直列接
続することによって、遅延時間を最適なものに調整する
ことが可能である。なお、容量性インピーダンスを、上
記（３）の抵抗に代えて単独で接続しても遅延時間の調
整が可能である。
【００２２】さらに、第２のスイッチング素子駆動巻線
から第２のスイッチング素子の制御端子に流れ込む直流
電流を切ることができ、駆動損失を低減することができ
る。
【００２３】（５）前記第２の制御回路は、負荷の大小
に応じた信号に基づいて前記時定数を変化させる時定数
調整回路を備える。
【００２４】上記（１）〜（４）においては、第２の制
御回路の時定数を固定としている。したがって、負荷の
軽重に無関係に第２のスイッチング素子のターンオフタ
イミングが一定である。
【００２５】通常、軽負荷時には、第２のスイッチング
素子がオンしている最中に出力電流の向きが反転し出力
電圧によるエネルギーが２次巻線に蓄えられる。そし
て、第２のスイッチング素子がターンオフすると、２次
巻線に蓄えられていたエネルギーが回生エネルギーとし
て１次側の第１のスイッチング素子に通常とは逆方向に
回生電流として放出される。この回生電流が流れると、
第１のスイッチング素子の寄生容量インピーダンスの充
電電荷が放出され、第１のスイッチング素子が零電圧ス
イッチング動作してスイッチングロスが低減する。一
方、重負荷時には、回生電流が流れないために第１のス
イッチング素子でのスイッチングロスが生じる。しか
し、回生エネルギーは２次側から１次側に回生されるエ
ネルギーであるために、この回生量が多いと回生電流に
よるスイッチング素子やトランスの導通損失が発生し、
全体の効率を悪くしてしまう。
【００２６】そこで、負荷の軽重にかかわらず第１のス
イッチング素子がスイッチングロスを生じない程度の回
生電流だけを流すように構成すればスイッチング損失、
導通損失を大幅に低減でき、更なる効率化を図ることが
できる。そこで、この発明では、負荷が大きくなった時
に時定数を長くして重負荷時においても回生量が生じる
ようにし、逆に負荷が小さい場合には時定数を短くして
回生量を低減するようにするものである。
【００２７】（６）前記第１のスイッチング素子または
前記第２のスイッチング素子に並列に容量性インピーダ
ンスを接続した。
【００２８】第１のスイッチング素子または第２のスイ
ッチング素子に並列に容量性インピーダンスを接続する
ことによって、スイッチング時のスイッチング素子両端
での急峻な電圧変化を抑制することができ、低ノイズ化
を図ることができる。また、特に第２のスイッチング素
子に並列に容量性インピーダンスを接続することによっ
て、整流ダイオードの逆回復損失を低減することができ
る。
【００２９】（７）前記１次巻線に直列に接続したイン
ダクタと、該インダクタおよび前記１次巻線の直列回路
に対して並列に接続したコンデンサおよび第３のスイッ
チング素子の直列回路と、を備え、前記第１の制御回路
は、前記第１、第３のスイッチング素子を両スイッチン
グ素子が共にオフする期間を挟んで交互にオンオフし、
これらのスイッチング素子のオン時間を制御することに
より出力を制御する。
【００３０】この発明では、第１のスイッチング素子が
ターンオフすると、第２および第３のスイッチング素子
がオンする。第３のスイッチング素子がターンオンする
と、１次巻線にインダクタとコンデンサの共振による共
振電流が流れる。そして、第３のスイッチング素子と第
１のスイッチング素子は、両スイッチング素子が共にオ
フする期間を挟んで交互にオンオフする。
【００３１】これにより、２次巻線からの出力電流は、
１次側の共振電流のため、零電流から緩やかに立ち上が
る正弦波状の波形となる。このため、従来の逆三角形の
電流波形と比べ、電流ピーク値を低減することができ、
同じ平均電流で比較すると、実効電流を低減することが
でき、整流回路による導通損失を低減することができ
る。さらに、共振波形とすることにより、第２のスイッ
チング素子の導通期間と、共振電流の共振周期の半周期
をほぼ等しくなるように設計することにより、負荷の軽
重にかかわらず、第２のスイッチング素子の導通期間内
に多くの電流を負荷に供給することができ、反対に整流
ダイオードを通過する電流をより少なくできるため、整
流損失をさらに低減させることができる。なお、この第
３のスイッチング素子を用いたスイッチング電源装置に
ついては、特開平１１−１８７６６４号公報に詳細に示
されている。
【００３２】（８）前記１次巻線に直列に接続したイン
ダクタと、前記第１のスイッチング素子に対して並列に
接続したコンデンサおよび第３のスイッチング素子の直
列回路と、を備え、前記第１の制御回路は、前記第１、
第３のスイッチング素子を両スイッチング素子が共にオ
フする期間を挟んで交互にオンオフし、これらのスイッ
チング素子のオン時間を制御することにより出力を制御
する。
【００３３】この発明においても、上記（７）と同様
に、２次側の出力電流波形を零電流から緩やかに立ち上
がる正弦波状とすることができる。
【００３４】（９）前記１次巻線に直列に接続したイン
ダクタおよびコンデンサと、該インダクタとコンデンサ
および前記１次巻線の直列回路に対して並列に接続した
第３のスイッチング素子と、を備え、前記第１の制御回
路は、前記第１、第３のスイッチング素子を両スイッチ
ング素子が共にオフする期間を挟んで交互にオンオフ
し、これらのスイッチング素子のオン時間を制御するこ
とにより出力を制御する。
【００３５】この発明においても、上記（７）と同様
に、２次側の出力電流波形を零電流から緩やかに立ち上
がる正弦波状とすることができる。
【００３６】（１０）前記インダクタは、前記トランス
の漏れインダクタである。
【００３７】トランスの漏れインダクタを用いることに
よって、部品点数を削減することができコストダウンに
寄与する。
【００３８】（１１）前記第１の制御回路は、前記第２
のスイッチング素子がターンオフしてから前記第３のス
イッチング素子がターンオフするように制御する。
【００３９】この発明では、第２のスイッチング素子が
ターンオフしてから第３のスイッチング素子がターンオ
フするように制御することによって、２次側出力に放出
されたエネルギーを入力電源に回生することがなくな
る。これによって１次２次間に渡る回生エネルギーの伝
達がなくなり、回生に伴う損失（循環ロス）を低減する
ことができる。
【００４０】（１２）前記第１の制御回路は、前記トラ
ンスに設けたバイアス巻線と、該バイアス巻線の出力に
基づいて前記第１のスイッチング素子のオン時間を制御
することにより出力を制御し、自励発振する。また、
（１３）前記第１の制御回路は、前記トランスに設けた
バイアス巻線と、該バイアス巻線の出力に基づいて前記
第１のスイッチング素子および前記第３のスイッチング
素子のオン時間を制御することにより出力を制御し、自
励発振する。
【００４１】このような構成を採用したことにより、自
励発振動作とすることができ、発振ＩＣなどを必要とせ
ず、部品点数を大幅に削減することができる。また、ト
ランスの磁気結合を用いて第１および第３のスイッチン
グ素子を駆動するために、第１と第２または第１と第３
の２つのスイッチング素子がそれぞれがオフとなる期間
を作り、且つこの期間を挟んで交互にオンオフすること
が容易にでき、同時オンによる短絡電流などによる損失
およびスイッチング素子の破壊を防止することができ
る。
【００４２】（１４）前記第１、第２、第３のスイッチ
ング素子の一つ以上が、電界効果トランジスタである。
【００４３】第１〜第３のスイッチング素子の一つ以上
を電界効果トランジスタで構成することにより、ドレイ
ンソース間の寄生ダイオードをダイオード素子として、
またドレインソース間の寄生容量を容量性インピーダン
スとしてそれぞれ用いることができるために、部品点数
を削減できる。
【００４４】（１５）前記整流ダイオードは、前記電界
効果トランジスタの寄生ダイオードで構成した。
【００４５】整流ダイオードを電界効果トランジスタの
寄生ダイオードで構成することによって、整流回路の整
流ダイオードをディスクリート部品として用意する必要
がなく、小型軽量化を図ることができる。
【００４６】
【００４７】
【発明の実施の形態】図１は、この発明の実施形態であ
るスイッチング電源装置の回路図を示している。
【００４８】トランスＴは、１次巻線Ｔ１、２次巻線Ｔ
２、第２のスイッチング素子駆動巻線Ｔ３およびバイア
ス巻線Ｔ４を備えている。１次巻線Ｔ１には直列に第１
のスイッチング素子Ｑ１が接続されている。この第１の
スイッチング素子Ｑ１は電界効果トランジスタであるＭ
ＯＳＦＥＴで構成される。また、バイアス巻線Ｔ４を含
む第１の制御回路ＣＴ１はトランスＴの２次側の出力電
圧を検出する部分と、この電圧に基づいて第１のスイッ
チング素子Ｑ１のオン時間を制御する部分とで構成され
ている。出力電圧を検出する部分は、フォトダイオード
ＰＤ１およびシャントレギュレータＺＤ１およびＣＲを
含む回路で構成され、出力電圧が高くなるとフォトダイ
オードＰＴ１への流入電流が増加する。また、第１のス
イッチング素子Ｑ１の駆動部はフォトトランジスタＰＴ
ｒ１がベースに接続されたトランジスタＴｒ２と、トラ
ンジスタＴｒ２のベースに接続されたＣＲ時定数回路Ｒ
１、Ｃ１を含んでおり、出力電圧が高くなるとトランジ
スタＴｒ２のオン時間を早め、第１のスイッチング素子
Ｑ１のオン時間を短くして出力を低下させようとする。
【００４９】トランスＴの駆動巻線Ｔ３には、第２の制
御回路ＣＴ２が接続され、この第２の制御回路ＣＴ２
は、電界効果トランジスタであるＭＯＳＦＥＴからなる
第２のスイッチング素子Ｑ２の制御端子（ゲート）に接
続されている。第２のスイッチング素子Ｑ２は整流ダイ
オードＤ１と並列に接続されており、整流ダイオードＤ
１のカソード側が出力端子ＯＵＴに接続されている。
【００５０】前記第１のスイッチング素子Ｑ１と第２の
スイッチング素子Ｑ２には並列にコンデンサＣ２、Ｃ３
が接続されている。なお、コンデンサＣ２，Ｃ３は、ス
イッチング素子が有する寄生的な容量性インピーダンス
を用いてもよい。
【００５１】前記第２の制御回路ＣＴ２は、第２のスイ
ッチング素子Ｑ２のゲートに接続されたトランジスタＴ
ｒ１と、このトランジスタＴｒ１のベースに接続された
抵抗Ｒ４、コンデンサＣ４からなるＣＲ時定数回路と、
第２のスイッチング素子Ｑ２のゲートに直列に接続され
た抵抗Ｒ５およびコンデンサＣ５を含んでいる。
【００５２】なお、１次巻線Ｔ１には直流電源としてＶ
ｉｎが接続されているが、この直流電源Ｖｉｎは交流電
圧を整流して得ることも可能である。
【００５３】次に、上記のスイッチング電源装置の動作
を説明する。
【００５４】第１のスイッチング素子Ｑ１がオンする
と、入力電圧Ｖｉｎが１次巻線Ｔ１に印加され、電流を
流してトランスＴにエネルギーを蓄える。第１のスイッ
チング素子Ｑ１がターンオフすると、トランスＴに蓄え
られたエネルギーは電流として２次巻線より放出し、こ
の電流を整流平滑して出力電圧を得る。
【００５５】ここで、第１のスイッチング素子Ｑ１がタ
ーンオフするとトランスＴに設けられた駆動巻線Ｔ３に
図１において上向きを正として正方向に電圧が発生し、
コンデンサＣ５と抵抗Ｒ５を介して第２のスイッチング
素子Ｑ２のゲートに電圧が印加されこの第２のスイッチ
ング素子Ｑ２がターンオンし導通する。第２のスイッチ
ング素子Ｑ２の順方向降下電圧は整流ダイオードＤ１の
順方向降下電圧よりも小さいために、２次巻線Ｔ２から
の電流は整流ダイオードＤ１よりも第２のスイッチング
素子Ｑ２を通過して出力端子ＯＵＴに導かれる。また、
駆動巻線Ｔ３に正方向の電圧が発生した時から、この正
方向の電圧によって抵抗Ｒ４、コンデンサＣ４からなる
ＣＲ時定数回路に電流が流れ始め、コンデンサＣ４の充
電電圧がトランジスタＴｒ１のしきい値電圧（約０．６
Ｖ）に達するとトランジスタＴｒ１がオンしてスイッチ
ング素子Ｑ２のゲートの電圧がなくなり同スイッチング
素子Ｑ２がターンオフする。このとき、整流ダイオード
Ｄ１が非導通であれば、スイッチング素子Ｑ２がターン
オフするタイミングで、また、整流ダイオードＤ１が導
通中であれば、非導通となったタイミングで、スイッチ
ング素子Ｑ２および整流ダイオードＤ１に逆電圧が印加
され、整流ダイオードＤ１から見た等価的な容量インピ
ーダンスとトランスＴの巻線インダクタが共振し、第１
のスイッチング素子Ｑ１のゲートに電圧が印加され、同
第１のスイッチング素子Ｑ１がターンオンする。このよ
うな動作の繰り返しにより、スイッチング素子Ｑ１、Ｑ
２は双方がオフとなる期間を挟んで交互にオンオフし、
出力電圧に応じて第１のスイッチング素子Ｑ１のオン時
間が制御され、出力電圧が安定化される。
【００５６】図２は、上記スイッチング電源装置の動作
波形図である。
【００５７】今、Ｑ１ゲート信号がオンして第１のスイ
ッチング素子Ｑ１がターンオンしたとすると、Ｑ１ドレ
イン電流Ｉｄが流れ始め、タイミングｔ１で第１のスイ
ッチング素子Ｑ１がターンオフする。すると、Ｑ１ドレ
インーソース間電圧Ｖｄｓが立ち上がる。この時、第１
のスイッチング素子Ｑ１のドレイン−ソース間には容量
性インピーダンスＣ２が接続されているために、立ち上
がりの傾きが緩和され、サージａが抑制される。タイミ
ングｔ１では、トランスＴに蓄えられたエネルギーが２
次側電流として放出されるが、この時、Ｑ２ゲート信号
は、第２の制御回路ＣＴ２のコンデンサＣ５、抵抗Ｒ５
およびスイッチング素子Ｑ２の入力容量のためにΔｔだ
け遅れて立ち上がる。このため、タイミングｔ１では２
次側電流はΔｔの間だけ整流ダイオードＤ１を流れ、次
に、Ｑ２ゲート信号が立ち上がった段階で降下電圧の極
めて小さなＭＯＳＦＥＴからなる第２のスイッチング素
子Ｑ２がオンするために、同電流のほとんどはこの第２
のスイッチング素子Ｑ２に流れる。
【００５８】２次側電流が、上記のようにして第２のス
イッチング素子Ｑ２を流れている間、第２の制御回路Ｃ
Ｔ２では、抵抗Ｒ４とコンデンサＣ４からなるＣＲ時定
数回路に充電電流が流入し、コンデンサＣ４の充電電圧
が一定の電圧（約０．６Ｖ）になるまでの時間Ｔ１が経
過した段階で、トランジスタＴｒ１がオンし、このタイ
ミングｔ２において第２のスイッチング素子Ｑ２がター
ンオフする。今、負荷が定格以上の負荷であるとする
と、タイミングｔ２で第２のスイッチング素子Ｑ２がタ
ーンオフした後、２次巻線電流Ｉｓは、さらにこの後も
整流ダイオードＤ１を介して流れる。そして、２次巻線
電流Ｉｓが零になったタイミングｔ３において第１のス
イッチング素子Ｑ１のＱ１ドレイン−ソース間電圧Ｖｄ
ｓが零に向かって落ちる。この時、容量性インピーダン
スＣ２があるために、零に降下する時の傾きが緩和され
る。この電圧によってＱ１ゲート信号が立ち上がりタイ
ミングｔ４になると、再びＱ１ドレイン電流Ｉｄが増加
してＴへのエネルギー蓄積が開始される。
【００５９】上記の動作によって、２次巻線電流Ｉｓが
流れる期間であるｔ１からｔ３までの期間において、Ｔ
１からΔｔだけ引いた期間においてＩｓは第２のスイッ
チング素子Ｑ２を流れることになるから、全体として、
整流損失が大幅に低減できる。また、第１のスイッチン
グ素子Ｑ１のドレイン−ソース間には容量性インピーダ
ンスＣ２を接続してＱ１ドレイン−ソース間電圧Ｖｄｓ
の立ち上がりおよび立ち下がりの傾きを緩和させている
から、特にａ部においてのサージが減りノイズが低減す
る。なお、Ｑ１ドレイン−ソース間電圧Ｖｄｓの立ち上
がり時のサージ緩和は、Ｉｓ立ち上がり時のサージ緩和
ともなる。
【００６０】上記Δｔの長さは、第２の制御回路ＣＴ２
のコンデンサＣ５および抵抗Ｒ５の値を調整することに
よって適当なものにすることができる。このΔｔのため
に、最初に２次巻線電流Ｉｓが整流ダイオードＤ１を流
れることになって第２のスイッチング素子Ｑ２は零電圧
スイッチング動作することとなる。これにより、第２の
スイッチング素子Ｑ２のスイッチングロスを減らすこと
ができる。
【００６１】一方、軽負荷の時には次のように動作す
る。
【００６２】第１のスイッチング素子Ｑ１がオンしてＱ
１ドレイン電流Ｉｄが増加し、第１のスイッチング素子
Ｑ１が時間ｔ１でターンオフすると、最初に、２次巻線
電流Ｉｓが整流ダイオードＤ１を流れ、Δｔが経過する
とＱ２ゲート信号が立ち上がって第２のスイッチング素
子Ｑ２がオンするため、Ｉｓがこの第２のスイッチング
素子Ｑ２を流れるようになる。しかし、軽負荷であるた
めに、Ｉｓはｔ５において正負逆転しトランスＴに２次
巻線電流Ｉｓによるエネルギーを蓄える。そして、第２
の制御回路ＣＴ２のＣＲ時定数回路で定まる時間Ｔ１が
経過したタイミングｔ２においてＩｓが零となる。この
ため、ｃで示すハッチングの面積で表されるエネルギー
がトランスＴに蓄えられる。このエネルギーは回生エネ
ルギーとなって１次側に回生される。２次巻線電流Ｉｓ
がタイミングｔ２において零になると、Ｑ１ドレイン−
ソース間電圧Ｖｄｓも容量性インピーダンスＣ２による
傾きを持って零に降下する。Ｑ１ドレイン電流Ｉｄは、
上記回生エネルギーのために正負の極性が逆転して流れ
始める。ｄで示すハッチングの面積はこの回生エネルギ
ーに相当する部分である。Ｑ１ドレイン電流ｉｄが正負
の極性を逆転して流れ始めるまでに、容量性インピーダ
ンスＣ２および第１のスイッチング素子Ｑ１の寄生容量
の電荷が放電され、そのため、ｅのようにＱ１ドレイン
−ソース間電圧Ｖｄｓが零となった後にタイミングｔ６
でＱ１ゲート信号は立ち上がる。すなわち、第１のスイ
ッチング素子Ｑ１は零電圧スイッチング動作することと
なる。
【００６３】なお、定格負荷より大きい重負荷の場合に
は、ｆで示すようにＶｄｓがある電位を持った状態で第
１のスイッチング素子Ｑ１がターンオンするために、零
電圧スイッチング動作とならない。このため、重負荷の
場合には若干のスイッチングロスが生じる。
【００６４】以上のように、軽負荷時においても、第２
制御回路ＣＴ２のトランジスタＴｒ１がオンするタイミ
ングは変わらないために、軽負荷時の時には回生電流が
生じ、これによって１次側の第１のスイッチング素子Ｑ
１の零電圧スイッチング動作を実現することができる。
また、Ｑ２ゲート信号が立ち下がるまでの時間Ｔ１は不
変であるために、第１のスイッチング素子Ｑ１がターン
オンするタイミングは必ずこの時間Ｔ１以降となる。こ
のため、自励発振の場合、通常は軽負荷になるとスイッ
チング周波数が高くなるが、この実施形態では図３に示
すように軽負荷時にはスイッチング周波数の上昇を抑制
することができる。スイッチング周波数の上昇を抑制で
きる結果、軽負荷時において応答性が悪くなる間欠発振
動作を防止できる。
【００６５】なお、上記の実施形態では第２の制御回路
ＣＴ２においてコンデンサＣ５を設けたが、このコンデ
ンサＣ５は図２のΔｔを調整するためのものであり、必
ずしもこのコンデンサＣ５を設ける必要がない。このコ
ンデンサＣ５がなくても、抵抗Ｒ５が接続されていれば
第２のスイッチング素子Ｑ２のゲート端子には寄生容量
が存在するためにこのΔｔが得られる。また、第２のス
イッチング素子Ｑ２はＭＯＳＦＥＴで構成されるため
に、ソース−ドレイン間の寄生ダイオードを整流ダイオ
ードＤ１として兼用することも可能である。さらに、容
量性インピーダンスＣ２、Ｃ３をＭＯＳＦＥＴからなる
第１、第２のスイッチング素子Ｑ１、Ｑ２の寄生容量で
兼用することもできる。
【００６６】図４は、この発明の第２の実施形態の回路
図を示している。
【００６７】構成において、図１に示す装置と相違する
点は、第２の制御回路ＣＴ２のトランジスタＴｒ１にフ
ォトトランジスタＰＴｒ２を接続し、また、負荷の大き
さに応じて入力する端子Ｌｏａｄを設け、ここにフォト
ダイオードＰＤ２を接続した点である。端子Ｌｏａｄに
は、負荷が重くなるとＬ、軽くなるとＨとなる信号が入
力する。
【００６８】上記の構成では、軽い負荷より重い負荷の
方が第２の制御回路ＣＴ２のトランジスタＴｒ１が遅く
オンすることになり、したがって、第２のスイッチング
素子Ｑ２がより遅くターンオフするようになるから、負
荷が重くても図２のｃで示す回生電流が流れることとな
る。その結果、１次側の第１のスイッチング素子Ｑ１の
零電圧スイッチングが実現できる。なお、負荷が軽い時
にはトランジスタＴｒ１が早くオンするようになるか
ら、第２のスイッチング素子Ｑ２も早くターンオフする
ようになる。その結果、回生電流値を低減し、回生電流
に伴う導通損失を低減することができる。結局、図２に
おいて、時間Ｔ１が負荷が重いときに長くなり負荷が軽
いときに短くなる。そして、その両方の場合において適
当な回生電流が流れるように設計することにより、いず
れの場合も第１のスイッチング素子Ｑ１の零電圧スイッ
チング動作を可能とするとともに、回生電流に伴う導通
損失を最小値とすることができる。
【００６９】図５は、第３の実施形態のスイッチング電
源装置を示す。
【００７０】このスイッチング電源装置は、トランスＴ
の１次巻線Ｔ１に直列にインダクタＬを接続し、このイ
ンダクタＬおよび１次巻線Ｔ１の直列回路に対して並列
に、コンデンサＣと第３のスイッチング素子Ｑ３との直
列回路を接続している。第３のスイッチング素子Ｑ３
は、第１、第２のスイッチング素子Ｑ１、Ｑ２と同様に
ＭＯＳＦＥＴで構成され、また、その制御端子（ゲー
ト）には、第１のスイッチング素子Ｑ１と同様の制御回
路を設け、さらに、トランスＴにバイアス巻線Ｔ４とは
逆極性のバイアス巻線Ｔ５を設け、このバイアス巻線Ｔ
５の出力を上記第３のスイッチング素子Ｑ３の制御回路
に印加する。
【００７１】次に動作を説明する。第１のスイッチング
素子Ｑ１がオンすると入力電圧Ｖｉｎが１次巻線Ｔ１に
印加され、電流を流してトランスＴにエネルギーを蓄え
る。第１のスイッチング素子Ｑ１がターンオフすると、
トランスＴの１次巻線電圧は反転し、１次側ではインダ
クタＬとコンデンサＣ６とが共振を始め、２次側では、
トランスＴに蓄えられていたエネルギーが電流として２
次巻線Ｔ２より放出され、この電流が整流平滑して出力
電圧が得られる。
【００７２】第１のスイッチング素子Ｑ１がターンオフ
すると、トランスＴに設けられている駆動巻線Ｔ３に正
方向の電圧が発生し、コンデンサＣ５と抵抗Ｒ５を介し
て第２のスイッチング素子Ｑ２の制御端子（ゲート）に
電圧が印加され、この第２のスイッチング素子Ｑ２がタ
ーンオンして導通する。
【００７３】この時、１次側では、インダクタＬとコン
デンサＣ６とが共振していて共振電流が流れているため
に、２次巻線電流Ｉｓはこの共振電流の波形に基づい
た、零電流から緩やかに立ち上がり最大ピーク値を有す
る山状の波形、すなわち正弦波状の波形となる。この
時、図２に示したように、Δｔの存在によって最初に整
流ダイオードＤ１に電流が流れるが、２次巻線電流Ｉｓ
は、零電流から立ち上がる山状の波形となるために、Δ
ｔの間において整流ダイオードＤ１を流れる電流は極め
て小さい。そして、中央部の大きな電流はほとんどが降
下電圧の小さな第２のスイッチング素子Ｑ２を通過する
ために、全体として整流ロスは図１に示すスイッチング
電源装置に比較してさらに小さなものとなる。
【００７４】第２の制御回路ＣＴ２の動作は上記のスイ
ッチング電源装置と同様である。すなわち、駆動巻線Ｔ
３に正方向電圧が発生した時から、この正方向の電圧に
よって時定数回路のコンデンサＣ４に充電が開始され、
このコンデンサＣ４の電圧がトランジスタＴｒ１のしき
い値電圧（約０．６Ｖ）に達するとトランジスタＴｒ１
がオンし第２のスイッチング素子Ｑ２がターンオフす
る。第２のスイッチング素子Ｑ２がターンオフするとこ
のスイッチング素子Ｑ２および整流ダイオードＤ１に逆
電圧が印加され、整流ダイオードＤ１から見た等価的な
容量インピーダンスとトランスの巻線インダクタが共振
し、第１のスイッチング素子Ｑ１の制御端子に電圧が印
加されこの第１のスイッチング素子Ｑ１がターンオンす
る。このようにしてスイッチング素子Ｑ１、Ｑ２は双方
がオフとする期間を挟んで交互にオンオフされ、出力電
圧に応じて第１のスイッチング素子Ｑ１のオン時間が制
御され、出力電圧が安定化される。
【００７５】また、第１のスイッチング素子Ｑ１と第３
のスイッチング素子Ｑ３は、これらのスイッチング素子
Ｑ１、Ｑ３のゲート端子に接続される第１の制御回路の
ＣＲ定数の調整等によってそれらがオフとなる期間を挟
んで交互にオンオフされるように設定される。なお、バ
イアス巻線Ｔ４とＴ５の極性が逆になっているために、
両方のスイッチング素子Ｑ１、Ｑ３がオフとなる期間を
挟んで交互にオンオフされるよう定数設定することは極
めて容易である。なお、インダクタＬを別途設けずに、
これをトランスＴの漏れインダクタで構成することがで
きる。
【００７６】図６は、図５に示す電源装置の波形図を示
している。ここで、Ｖｄｓ１は、第１のスイッチング素
子Ｑ１に並列接続されているコンデンサＣ２の両端電
圧、Ｖｄｓ２は第３のスイッチング素子Ｑ３に並列接続
されているコンデンサＣ７の両端電圧、Ｉｄ１は、第１
のスイッチング素子Ｑ１に流入する電流、Ｉｄ２は、第
３のスイッチング素子Ｑ３に流入する電流、Ｖｓは、２
次側の整流ダイオードＤ１に並列接続されているコンデ
ンサＣ３の両端電圧、Ｉｓは２次巻線電流を示してい
る。
【００７７】同図から明らかなように、２次巻線電流Ｉ
ｓは、零電流から立ち上がり最大ピーク値を有する山状
の波形となる。
【００７８】図７は、この発明の第４の実施形態のスイ
ッチング電源装置の回路図を示している。
【００７９】このスイッチング電源装置は、図５のスイ
ッチング電源装置と同様の動作をするが、構成において
若干の相違がある。すなわち、１次巻線Ｔ１に直列にイ
ンダクタＬを接続し、コンデンサＣ６および第３のスイ
ッチング素子Ｑ３の直列回路を、第１のスイッチング素
子Ｑ１に並列に接続したものである。この回路の動作は
基本的に図５に示す回路の動作と同様である。図８は、
この発明の第５の実施形態のスイッチング電源装置の回
路図を示している。
【００８０】このスイッチング電源装置も、図５のスイ
ッチング電源装置と同様の動作をするが、構成において
若干の相違がある。すなわち、１次巻線Ｔ１に直列にイ
ンダクタＬとコンデンサＣ６とを接続し、該インダクタ
ＬとコンデンサＣ６および前記１次巻線Ｔ１の直列回路
に対して並列に第３のスイッチング素子Ｑ３を接続した
ものである。この回路の動作は基本的に図５に示す回路
の動作と同様である。
【００８１】
【発明の効果】この発明によれば以下の効果を奏するこ
とができる。
【００８２】（１）整流損失を低減し、また、第１のス
イッチング素子のスイッチングロスが少なくなるため
に、スイッチング電源装置の高効率化を実現でき、また
第２のスイッチング素子のオン時間が所定の時定数で一
義的に定まるために、特に軽負荷時に発振周波数が高く
なりすぎて間欠発振動作となり応答性が悪化し不安定と
なるのを防止できる。
【００８３】（２）第２のスイッチング素子も零電圧ス
イッチング動作することができ、これにより、スイッチ
ングロスをさらに低減し、高効率化に寄与する。
【００８４】（３）トランスの漏れインダクタと共振す
るコンデンサを１次側に接続し、また、第１のスイッチ
ング素子と交互にオンオフする第３のスイッチング素子
を１次側に接続することで、２次巻線からの出力電流
は、１次側の共振電流のために零電流から立ち上がる正
弦波状の波形となる。このため、第２のスイッチング素
子の導通期間内に多くの電流を負荷に供給することがで
きることになるから、整流損失をさらに低減させて高効
率化に寄与する。
【００８５】（４）自励発振型のフライバック構成とす
ることで、高安定性、小型軽量化を実現出来る。
【図面の簡単な説明】
【図１】この発明の第１の実施形態のスイッチング電源
装置の回路図
【図２】上記スイッチング電源装置の動作波形図
【図３】上記スイッチング電源装置の周波数負荷特性図
【図４】この発明の第２の実施形態のスイッチング電源
装置の回路図
【図５】この発明の第３のスイッチング電源装置の回路
図
【図６】図５のスイッチング電源装置の動作波形図
【図７】この発明の第４の実施形態のスイッチング電源
装置の回路図
【図８】この発明の第５の実施形態のスイッチング電源
装置の回路図
【符号の説明】
Ｔ−トランス Ｔ１−１次巻線 Ｔ２−２次巻線 Ｔ３−第２のスイッチング素子駆動巻線 Ｔ４−バイアス巻線 Ｑ１−第１のスイッチング素子 Ｑ２−第２のスイッチング素子 ＣＴ１−第１の制御回路 ＣＴ２−第２の制御回路 Ｄ１−整流ダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−332226（ＪＰ，Ａ) 特開 平11−308859（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 3/338

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 １次巻線及び２次巻線を有するトランス
    と、１次巻線に直列に接続される第１のスイッチング素
    子と、該第１のスイッチング素子のオン時間を制御する
    ことにより出力を制御する第１の制御回路と、前記２次
    巻線の出力を整流する整流回路と、を備え、前記第１の
    スイッチング素子がオンのとき入力電圧を前記１次巻線
    に印加して電流を流して前記トランスにエネルギーを蓄
    え、前記第１のスイッチング素子がオフのとき前記トラ
    ンスに蓄えられたエネルギーを電流として前記２次巻線
    より放出し、この電流を前記整流回路で整流して出力を
    得るスイッチング電源装置において、 前記整流回路は、整流ダイオードと、該整流ダイオード
    に並列的に接続された第２のスイッチング素子と、該第
    ２のスイッチング素子をオンさせる電圧を発生させる前
    記トランスに設けられた第２のスイッチング素子駆動巻
    線と、前記第１のスイッチング素子のターンオフによっ
    て前記第２のスイッチング素子駆動巻線に発生する電圧
    により前記第２のスイッチング素子をオンし、その時点
    を起点として所定の時定数で定まる時間後に前記第２の
    スイッチング素子の制御端子に接続されたスイッチ手段
    により前記第２のスイッチング素子をオフする第２の制
    御回路と、を備えたことを特徴とするスイッチング電源
    装置。
  2. 【請求項２】 前記第２の制御回路は、前記第２のスイ
    ッチング素子の制御端子に接続されたトランジスタと、
    該トランジスタの制御端子に接続されたＣＲ時定数回路
    と、を備え、前記第２のスイッチング素子駆動巻線の出
    力電圧が該ＣＲ時定数回路に印加されるように構成し
    た、請求項１記載のスイッチング電源装置。
  3. 【請求項３】 前記第２の制御回路は、前記第２のスイ
    ッチング素子の制御端子と第２のスイッチング素子駆動
    巻線との間に抵抗を接続した、請求項１または２記載の
    スイッチング電源装置。
  4. 【請求項４】 前記第２の制御回路は、前記第２のスイ
    ッチング素子の制御端子と第２のスイッチング素子駆動
    巻線との間に容量性インピーダンスを接続した、請求項
    １〜３のいずれかに記載のスイッチング電源装置。
  5. 【請求項５】 前記第２の制御回路は、負荷の大小に応
    じた信号に基づいて前記時定数を変化させる時定数調整
    回路を備える、請求項１〜４のいずれかに記載のスイッ
    チング電源装置
  6. 【請求項６】 前記第１のスイッチング素子または前記
    第２のスイッチング素子に並列に容量性インピーダンス
    を接続した、請求項１〜５のいずれかに記載のスイッチ
    ング電源装置。
  7. 【請求項７】 前記１次巻線に直列に接続したインダク
    タと、該インダクタおよび前記１次巻線の直列回路に対
    して並列に接続したコンデンサおよび第３のスイッチン
    グ素子の直列回路と、を備え、 前記第１の制御回路は、前記第１、第３のスイッチング
    素子を両スイッチング素子が共にオフする期間を挟んで
    交互にオンオフし、これらのスイッチング素子のオン時
    間を制御することにより出力を制御する、請求項１〜６
    のいずれかに記載のスイッチング電源装置。
  8. 【請求項８】 前記１次巻線に直列に接続したインダク
    タと、前記第１のスイッチング素子に対して並列に接続
    したコンデンサおよび第３のスイッチング素子の直列回
    路と、を備え、 前記第１の制御回路は、前記第１、第３のスイッチング
    素子を両スイッチング素子が共にオフする期間を挟んで
    交互にオンオフし、これらのスイッチング素子のオン時
    間を制御することにより出力を制御する、請求項１〜６
    のいずれかに記載のスイッチング電源装置。
  9. 【請求項９】 前記１次巻線に直列に接続したインダク
    タおよびコンデンサと、該インダクタとコンデンサおよ
    び前記１次巻線の直列回路に対して並列に接続した第３
    のスイッチング素子と、を備え、 前記第１の制御回路は、前記第１、第３のスイッチング
    素子を両スイッチング素子が共にオフする期間を挟んで
    交互にオンオフし、これらのスイッチング素子のオン時
    間を制御することにより出力を制御する、請求項１〜６
    のいずれかに記載のスイッチング電源装置。
  10. 【請求項１０】 前記インダクタは、前記トランスの漏
    れインダクタである、請求項７〜９のいずれかに記載の
    スイッチング電源装置。
  11. 【請求項１１】 前記第１の制御回路は、前記第２のス
    イッチング素子がターンオフしてから前記第３のスイッ
    チング素子がターンオフするように制御する、請求項７
    〜１０のいずれかに記載のスイッチング電源装置。
  12. 【請求項１２】 前記第１の制御回路は、前記トランス
    に設けたバイアス巻線と、該バイアス巻線の出力に基づ
    いて前記第１のスイッチング素子のオン時間を制御する
    ことにより出力を制御し、自励発振する、請求項１〜６
    のいずれかに記載のスイッチング電源装置。
  13. 【請求項１３】 前記第１の制御回路は、前記トランス
    に設けたバイアス巻線と、該バイアス巻線の出力に基づ
    いて前記第１のスイッチング素子および前記第３のスイ
    ッチング素子のオン時間を制御することにより出力を制
    御し、自励発振する、請求項７〜１１のいずれかに記載
    のスイッチング電源装置。
  14. 【請求項１４】 前記第１、第２、第３のスイッチング
    素子の一つ以上が電界効果トランジスタである、請求項
    １〜１３のいずれかに記載のスイッチング電源装置。
  15. 【請求項１５】 前記整流ダイオードは、前記電界効果
    トランジスタの寄生ダイオードで構成した請求項１４記
    載のスイッチング電源装置。
JP2000059393A 2000-03-03 2000-03-03 スイッチング電源装置 Expired - Lifetime JP3498669B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000059393A JP3498669B2 (ja) 2000-03-03 2000-03-03 スイッチング電源装置
US09/797,963 US6366480B2 (en) 2000-03-03 2001-03-02 Switching power supply apparatus
DE60119198T DE60119198T2 (de) 2000-03-03 2001-03-02 Schaltnetzteilgerät
EP01105155A EP1130753B1 (en) 2000-03-03 2001-03-02 Switching power supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000059393A JP3498669B2 (ja) 2000-03-03 2000-03-03 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2001251852A JP2001251852A (ja) 2001-09-14
JP3498669B2 true JP3498669B2 (ja) 2004-02-16

Family

ID=18579850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000059393A Expired - Lifetime JP3498669B2 (ja) 2000-03-03 2000-03-03 スイッチング電源装置

Country Status (4)

Country Link
US (1) US6366480B2 (ja)
EP (1) EP1130753B1 (ja)
JP (1) JP3498669B2 (ja)
DE (1) DE60119198T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3465673B2 (ja) * 2000-09-06 2003-11-10 株式会社村田製作所 スイッチング電源装置
AU2002231254A1 (en) * 2000-11-11 2002-05-21 Nmb (Usa), Inc. Power converter
US6466461B2 (en) * 2001-02-09 2002-10-15 Netpower Technologies, Inc. Method and circuit for reducing voltage level variation in a bias voltage in a power converter
US20040130299A1 (en) * 2001-08-03 2004-07-08 Linear Technology Corporation Circuits and techniques for capacitor charging circuits
US6518733B1 (en) 2001-08-03 2003-02-11 Linear Technology Corporation Circuits and techniques for capacitor charging circuits
US6671189B2 (en) 2001-11-09 2003-12-30 Minebea Co., Ltd. Power converter having primary and secondary side switches
US6956358B2 (en) * 2004-02-05 2005-10-18 Yobon Technologies, Inc. Photoflash capacitor charger and method thereof
JP4360326B2 (ja) * 2005-01-21 2009-11-11 サンケン電気株式会社 共振型スイッチング電源装置
US7342365B2 (en) * 2006-02-09 2008-03-11 Linear Technology Corp. Systems and methods for reducing input current in photoflash chargers
JP4775441B2 (ja) * 2006-06-30 2011-09-21 パナソニック電工株式会社 スイッチング電源装置
US7876583B2 (en) * 2008-12-22 2011-01-25 Power Integrations, Inc. Flyback power supply with forced primary regulation
JP5532121B2 (ja) * 2010-03-09 2014-06-25 株式会社村田製作所 スイッチング電源装置
US20110248694A1 (en) * 2010-04-07 2011-10-13 Chun-Kong Chan Soft switching apparatus, method, and power conversion system
WO2012073706A1 (ja) * 2010-12-02 2012-06-07 株式会社村田製作所 スイッチング電源回路
JP5527429B2 (ja) * 2010-12-02 2014-06-18 株式会社村田製作所 スイッチング電源回路
US8964420B2 (en) 2011-12-13 2015-02-24 Apple Inc. Zero voltage switching in flyback converters with variable input voltages
DE102011122197B4 (de) * 2011-12-23 2018-06-07 Albert-Ludwigs-Universität Freiburg Spannungswandler mit geringer Anlaufspannung
JP5858797B2 (ja) * 2012-01-16 2016-02-10 三菱電機株式会社 トランス絶縁アナログ入力装置
JP6147007B2 (ja) * 2013-01-17 2017-06-14 キヤノン株式会社 電源装置及び画像形成装置
JP2015211581A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 フルブリッジｄｃ／ｄｃコンバータ
JP6745585B2 (ja) * 2015-03-02 2020-08-26 富士電機株式会社 スイッチング電源装置
CN105471263B (zh) * 2015-12-23 2018-05-29 成都芯源系统有限公司 升降压变换器及其控制器和控制方法
CN106160709B (zh) 2016-07-29 2019-08-13 昂宝电子（上海）有限公司 减少功率变换系统中的开关损耗的系统和方法
US11897076B2 (en) 2021-04-20 2024-02-13 Clay A. Allison Knife sharpener with clamping assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986097A (en) 1975-06-30 1976-10-12 Bell Telephone Laboratories, Incorporated Bilateral direct current converters
JPS63100993A (ja) 1986-10-15 1988-05-06 服部　勝 多段式選別装置
JP2773195B2 (ja) 1988-04-05 1998-07-09 松下電器産業株式会社 スイッチング電源装置
US4945465A (en) * 1988-09-15 1990-07-31 U.S. Philips Corporation Switched-mode power supply circuit
US5237606A (en) * 1991-05-01 1993-08-17 Charles Industries, Ltd. Enhanced synchronous rectifier
JPH05137326A (ja) 1991-11-11 1993-06-01 Nec Corp フライバツク型スイツチングレギユレータ
US5430633A (en) * 1993-09-14 1995-07-04 Astec International, Ltd. Multi-resonant clamped flyback converter
JP2795217B2 (ja) * 1995-06-01 1998-09-10 日本電気株式会社 同期整流方式コンバータ
JPH09271167A (ja) 1996-03-29 1997-10-14 Fujitsu Denso Ltd 同期整流回路
JP3492882B2 (ja) * 1997-04-07 2004-02-03 パイオニア株式会社 スイッチング電源装置
JP3201324B2 (ja) 1997-12-22 2001-08-20 株式会社村田製作所 スイッチング電源装置
US6178100B1 (en) * 1998-02-24 2001-01-23 Sharp Kabushiki Kaisha Switching power source
US6069804A (en) * 1998-07-28 2000-05-30 Condor D.C. Power Supplies, Inc. Bi-directional dc-to-dc power converter

Also Published As

Publication number Publication date
EP1130753A3 (en) 2003-04-16
EP1130753B1 (en) 2006-05-03
DE60119198D1 (de) 2006-06-08
US6366480B2 (en) 2002-04-02
DE60119198T2 (de) 2007-02-15
JP2001251852A (ja) 2001-09-14
EP1130753A2 (en) 2001-09-05
US20010019489A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
JP3498669B2 (ja) スイッチング電源装置
JP3475925B2 (ja) スイッチング電源装置
US7738266B2 (en) Forward power converter controllers
US9287792B2 (en) Control method to reduce switching loss on MOSFET
JP3707436B2 (ja) スイッチング電源装置
JP3707409B2 (ja) スイッチング電源装置
JP3475887B2 (ja) スイッチング電源装置
CN103368402B (zh) 开关电源装置
JPH11187664A (ja) スイッチング電源装置
JP2003324956A (ja) 直列共振型ブリッジインバータ回路の制御方法及び直列共振型ブリッジインバータ回路
KR20070090806A (ko) 스위칭 전원 회로
JP3475892B2 (ja) スイッチング電源装置
JP2002101655A (ja) スイッチング電源装置
JP3760379B2 (ja) スイッチング電源装置
JP5194600B2 (ja) スイッチング電源装置
JP3653075B2 (ja) スイッチング電力電送装置
JP4352444B2 (ja) 共振コンバータ
WO2002025800A1 (en) Switching mode power supply with high efficiency
JP2001292571A (ja) 同期整流回路
KR100426605B1 (ko) 직렬 커패시턴스를 갖는 스위칭 전원 장치
JP4304751B2 (ja) ターンオンロスを改善したリンギングチョークコンバータ
JP3194550B2 (ja) Ａｃ／ｄｃコンバータ
GB2456599A (en) Resonant discontinuous forward power converter
JPH09271167A (ja) 同期整流回路
JP2002272103A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3498669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

EXPY Cancellation because of completion of term