JP2015211581A - フルブリッジdc/dcコンバータ - Google Patents
フルブリッジdc/dcコンバータ Download PDFInfo
- Publication number
- JP2015211581A JP2015211581A JP2014092685A JP2014092685A JP2015211581A JP 2015211581 A JP2015211581 A JP 2015211581A JP 2014092685 A JP2014092685 A JP 2014092685A JP 2014092685 A JP2014092685 A JP 2014092685A JP 2015211581 A JP2015211581 A JP 2015211581A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switching
- input terminal
- bridge
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】熱集中を抑制し、素子温度を平均化させることができるフルブリッジDC/DCコンバータを得る。
【解決手段】正側入力端子および負側入力端子と、正側入力端子に一端が接続された第1スイッチング素子と、第1スイッチング素子の他端と負側入力端子との間に接続された第2スイッチング素子と、正側入力端子に、第1スイッチング素子と並列に一端が接続された第3スイッチング素子と、第3スイッチング素子の他端と負側入力端子との間に接続された第4スイッチング素子と、を備え、第1スイッチング素子、第2スイッチング素子、第3スイッチング素子および第4スイッチング素子のうち、発熱量の大きい2つのスイッチング素子を、互いに隣接しないように基板上または冷却器上に配置したものである。
【選択図】図1
【解決手段】正側入力端子および負側入力端子と、正側入力端子に一端が接続された第1スイッチング素子と、第1スイッチング素子の他端と負側入力端子との間に接続された第2スイッチング素子と、正側入力端子に、第1スイッチング素子と並列に一端が接続された第3スイッチング素子と、第3スイッチング素子の他端と負側入力端子との間に接続された第4スイッチング素子と、を備え、第1スイッチング素子、第2スイッチング素子、第3スイッチング素子および第4スイッチング素子のうち、発熱量の大きい2つのスイッチング素子を、互いに隣接しないように基板上または冷却器上に配置したものである。
【選択図】図1
Description
この発明は、4つのスイッチング素子を有し、ハードスイッチング方式またはソフトスイッチング方式により制御されるフルブリッジDC/DCコンバータに関する。
フルブリッジDC/DCコンバータは、直流入力を、4つのスイッチング素子のオンオフによって交流に変換し、トランスで絶縁し、2次側で整流、平滑することで直流に再変換することにより、所望の直流出力を得る電力変換回路である。ここで、4つのスイッチング素子のオンオフは、制御信号によって制御されており、その制御方法として、以下の2種類が知られている。
ハードスイッチング方式
互いに対角に配置された第1スイッチング素子および第4スイッチング素子の制御信号が同位相で、同じく互いに対角に配置された第2スイッチング素子および第3スイッチング素子の制御信号が同位相であり、それぞれのスイッチング素子のデューティを調節して、出力を制御する方式である。
互いに対角に配置された第1スイッチング素子および第4スイッチング素子の制御信号が同位相で、同じく互いに対角に配置された第2スイッチング素子および第3スイッチング素子の制御信号が同位相であり、それぞれのスイッチング素子のデューティを調節して、出力を制御する方式である。
この方式によれば、部品点数が少なく低コストかつ小型であるという長所を有する反面、ターンオン時にスイッチング損失が発生するので、スイッチング素子の発熱が大きくなるという短所を有する。
ソフトスイッチング方式
4つのスイッチング素子のデューティは固定で、互いに直列に接続された第1スイッチング素子および第2スイッチング素子のペアと、同じく互いに直列に接続された第3スイッチング素子および第4スイッチング素子のペアとの位相シフト量を調節して、出力を制御する方式である。
4つのスイッチング素子のデューティは固定で、互いに直列に接続された第1スイッチング素子および第2スイッチング素子のペアと、同じく互いに直列に接続された第3スイッチング素子および第4スイッチング素子のペアとの位相シフト量を調節して、出力を制御する方式である。
この方式によれば、ハードスイッチング方式に比べて部品点数は増えるものの、ZVS(Zero Voltage Switching)を行うことで、ターンオン時のスイッチング損失を抑制することができるという長所を有する。その反面、常に何れかのスイッチング素子がオンしていることから、1次側回路には常に電流が流れており、スイッチング素子の導通損失が大きくなるという短所を有する。
ここで、フルブリッジDC/DCコンバータが、車載用コンバータ等の大電力を取り扱う回路に適用される場合には、スイッチング素子の発熱は特に大きくなり、素子故障のリスクが高まる。そこで、スイッチング素子の温度上昇に対し、閾値温度を設定して出力制限をかけることにより、スイッチング素子の発熱による故障を抑制する電圧コンバータが提案されている(例えば、特許文献1参照)。
しかしながら、従来技術には、以下のような課題がある。
特許文献1に記載された電圧コンバータでは、複数のスイッチング素子のうち、1つでも閾値温度を超えてしまうと出力制限がかかることから、回路方式や部品の特性ばらつき等によって、スイッチング素子の発熱量に偏りが生じた場合に、動作範囲が極端に狭くなるという問題がある。
特許文献1に記載された電圧コンバータでは、複数のスイッチング素子のうち、1つでも閾値温度を超えてしまうと出力制限がかかることから、回路方式や部品の特性ばらつき等によって、スイッチング素子の発熱量に偏りが生じた場合に、動作範囲が極端に狭くなるという問題がある。
この発明は、上記のような課題を解決するためになされたものであり、熱集中を抑制し、素子温度を平均化させることができるフルブリッジDC/DCコンバータを得ることを目的とする。
この発明に係るフルブリッジDC/DCコンバータは、正側入力端子および負側入力端子と、正側入力端子に一端が接続された第1スイッチング素子と、第1スイッチング素子の他端と負側入力端子との間に接続された第2スイッチング素子と、正側入力端子に、第1スイッチング素子と並列に一端が接続された第3スイッチング素子と、第3スイッチング素子の他端と負側入力端子との間に接続された第4スイッチング素子と、を備え、第1スイッチング素子、第2スイッチング素子、第3スイッチング素子および第4スイッチング素子のうち、発熱量の大きい2つのスイッチング素子を、互いに隣接しないように基板上または冷却器上に配置したものである。
この発明に係るフルブリッジDC/DCコンバータによれば、正側入力端子に一端が接続された第1スイッチング素子、第1スイッチング素子の他端と負側入力端子との間に接続された第2スイッチング素子、正側入力端子に、第1スイッチング素子と並列に一端が接続された第3スイッチング素子、および第3スイッチング素子の他端と負側入力端子との間に接続された第4スイッチング素子のうち、発熱量の大きい2つのスイッチング素子を、互いに隣接しないように基板上または冷却器上に配置している。
そのため、熱集中を抑制し、素子温度を平均化させることができる。
そのため、熱集中を抑制し、素子温度を平均化させることができる。
以下、この発明に係るフルブリッジDC/DCコンバータの好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
まず、図1を参照しながら、この発明が解決しようとする課題および課題を解決するための手段について簡単に説明する。図1(a)〜(d)は、この発明を概略的に説明するための構成図である。
フルブリッジDC/DCコンバータの小型化に伴って、スイッチング素子は、図1に示されるように、基板上または冷却器上に、直線的に密に配置されることが一般的であり、スイッチング素子同士が熱干渉を起こしやすい。そのため、スイッチング素子の発熱量に偏りが生じた場合に、図1(a)のように発熱量の大きい素子が隣り合っていると、互いの熱干渉によって、さらなる素子温度の上昇、素子特性の悪化および動作範囲の縮小が引き起こされる。
そこで、この発明では、4つのスイッチング素子のうち、発熱量の大きい2つのスイッチング素子を、互いに隣接しないように基板上または冷却器上に配置している。ここで、スイッチング素子が互いに隣接しない状態とは、図1(b)〜(d)のように、発熱量の大きい2つの素子を隣り合わせず、間に少なくとも1つ発熱量の小さい素子を挟んだ状態のことをいう。これにより、熱集中を抑制し、素子温度を平均化させることができる。
実施の形態1.
図2は、この発明の実施の形態1に係るハードスイッチング方式のフルブリッジDC/DCコンバータを示す回路構成図である。図2において、このフルブリッジDC/DCコンバータは、正側入力端子1、負側入力端子2、第1スイッチング素子3、第2スイッチング素子4、第3スイッチング素子5、第4スイッチング素子6、1次巻線および2次巻線を有するトランス7、整流回路8および平滑回路9を備えている。
図2は、この発明の実施の形態1に係るハードスイッチング方式のフルブリッジDC/DCコンバータを示す回路構成図である。図2において、このフルブリッジDC/DCコンバータは、正側入力端子1、負側入力端子2、第1スイッチング素子3、第2スイッチング素子4、第3スイッチング素子5、第4スイッチング素子6、1次巻線および2次巻線を有するトランス7、整流回路8および平滑回路9を備えている。
なお、これ以降、第1スイッチング素子3、第2スイッチング素子4、第3スイッチング素子5および第4スイッチング素子6は、それぞれQ1、Q2、Q3およびQ4とも称する。また、スイッチング素子には、MOSFETやIGBTを使用することができるが、ここでは、4素子ともMOSFETの場合を例にとって説明する。
図3は、この発明の実施の形態1に係るハードスイッチング方式のフルブリッジDC/DCコンバータにおける制御信号波形と、各スイッチング素子のドレインソース間電圧およびドレイン電流波形と、トランス1次側の電圧および電流波形とを示す説明図である。図3において、制御信号は、Q1およびQ4で同位相、かつQ2およびQ3で同位相となっており、制御信号のデューティを制御することで、トランス印加電圧のデューティを制御している。
図4は、この発明の実施の形態1に係るハードスイッチング方式のフルブリッジDC/DCコンバータにおける1周期中に発生するスイッチング素子損失の内訳を示す説明図である。図4において、導通損失Pは、次式(I)によって算出される。
P=I2・R ・・・(I)
式(1)において、Rはスイッチング素子のオン抵抗、Iはドレイン電流を示している。ここで、スイッチング素子のオン抵抗には個体差があるので、フルブリッジDC/DCコンバータのように、複数のスイッチング素子を有する場合には、導通損失にばらつきが生じる。
例えば、Q1およびQ2のオン抵抗が高い場合には、Q3およびQ4に比べて、Q1およびQ2の導通損失が高くなる。このとき、基板上または冷却器上にQ1とQ2とを近づけて配置していると、互いの熱干渉により熱集中が起こる。また、一般的に、素子温度が高くなるほどオン抵抗が上昇するので、さらなる導通損失の増加が引き起こされる。
したがって、この発明の実施の形態1に係るハードスイッチング方式のフルブリッジDC/DCコンバータにおける4つのスイッチング素子の配置を示す図5に表されているように、オン抵抗の高いQ1とQ2とを隣接しないように配置することで、熱集中を抑制し、4つのスイッチング素子の温度を平均化することができる。
これにより、発熱量の大きいQ1およびQ2の温度が下がるので、素子特性の悪化や素子故障のリスクを低減することができ、素子故障防止のための出力制限が不要になるか、または制限の緩和が可能となる。その結果、システムとしてより高温環境下で使用することができる。
以上のように、実施の形態1によれば、正側入力端子に一端が接続された第1スイッチング素子、第1スイッチング素子の他端と負側入力端子との間に接続された第2スイッチング素子、正側入力端子に、第1スイッチング素子と並列に一端が接続された第3スイッチング素子、および第3スイッチング素子の他端と負側入力端子との間に接続された第4スイッチング素子のうち、発熱量の大きい2つのスイッチング素子を、互いに隣接しないように基板上または冷却器上に配置している。
そのため、熱集中を抑制し、素子温度を平均化させることができる。
そのため、熱集中を抑制し、素子温度を平均化させることができる。
すなわち、回路方式や部品の特性ばらつき等によって、スイッチング素子の発熱量に偏りが生じた場合に、発熱量の大きい素子同士を隣接しないように配置することで、熱集中を抑制し、素子温度を平均化させることができる。
これにより、4つのスイッチング素子のうち、最も発熱量の大きい素子の温度が下がるので、素子特性の悪化や素子故障のリスクを低減することができ、素子故障防止のための出力制限が不要になるか、または制限の緩和が可能となる。その結果、システムとしてより高温環境下で使用することができる。
特に、高温まで動作可能な炭化ケイ素や窒化ガリウム等を素材とするスイッチング素子は、素子ごとの絶対温度差が大きくなるので、素子温度の平均化は非常に有効である。さらに、追加部品を要しないので、スイッチング素子が密集している場合であっても、コストアップすることなく素子温度を平均化させることができる。
なお、上記実施の形態1では、Q1およびQ2のオン抵抗が高い場合について説明したが、他のスイッチング素子のオン抵抗が高い場合であっても、オン抵抗の高い素子同士を隣接しないように配置することで、この実施の形態1と同様の効果を得ることができる。
また、上記実施の形態1では、ハードスイッチング方式のフルブリッジDC/DCコンバータについて説明したが、これに限定されず、ソフトスイッチング方式のフルブリッジDC/DCコンバータにも、この実施の形態1を適用することができる。
実施の形態2.
この発明の実施の形態2に係るハードスイッチング方式のDC/DCコンバータの回路構成図は、上述した実施の形態1で示した図2と同様なので、説明を省略する。
この発明の実施の形態2に係るハードスイッチング方式のDC/DCコンバータの回路構成図は、上述した実施の形態1で示した図2と同様なので、説明を省略する。
この発明の実施の形態2に係るハードスイッチング方式のDC/DCコンバータにおいて、理想的には、図3に示されるように、Q1およびQ4と、Q2およびQ3とでは、それぞれ位相が完全に一致している。しかしながら、実際には、駆動回路の特性ばらつき、基板パターンの違い、MOSFETの寄生容量のばらつき、制御信号の遅延等が要因となって、Q1とQ4とのターンオンタイミング、またはQ2とQ3とのターンオンタイミングがずれ、スイッチング素子の損失にばらつきが生じる。
この実施の形態2では、Q3およびQ4のターンオンタイミングが遅延することによって、Q1とQ4とのターンオンタイミング、またはQ2とQ3とのターンオンタイミングがずれた場合について考える。図6は、この発明の実施の形態2に係るハードスイッチング方式のフルブリッジDC/DCコンバータにおける制御信号波形と、各スイッチング素子のドレインソース間電圧およびドレイン電流波形と、トランス1次側の電圧および電流波形とを示す説明図である。
図6において、Q1およびQ4がターンオンするタイミングに着目すると、以下のように動作している。
(1)Q1がターンオンし、ドレインソース間電圧がゼロまで低下する。
(2)入力電圧=Q1のドレインソース間電圧+Q4のドレインソース間電圧となるので、Q4のドレインソース間電圧が入力電圧まで上昇する。
(3)Q4が遅れてターンオンし、ドレインソース間電圧が入力電圧からゼロまで低下する。
(4)Q4のターンオンと同時に、Q1およびQ4にドレイン電流が流れ始める。
(1)Q1がターンオンし、ドレインソース間電圧がゼロまで低下する。
(2)入力電圧=Q1のドレインソース間電圧+Q4のドレインソース間電圧となるので、Q4のドレインソース間電圧が入力電圧まで上昇する。
(3)Q4が遅れてターンオンし、ドレインソース間電圧が入力電圧からゼロまで低下する。
(4)Q4のターンオンと同時に、Q1およびQ4にドレイン電流が流れ始める。
このとき、ドレインソース間電圧とドレイン電流との重なる面積、すなわちターンオン時のスイッチング損失に着目すると、Q1はほぼゼロであるのに対して、Q4では大幅に面積が増加している。また、Q3の制御信号の遅れについても同様の現象が起こり、Q2のターンオン時のスイッチング損失はほぼゼロであるのに対して、Q3のターンオン時のスイッチング損失は大幅に増加している。
したがって、この発明の実施の形態2に係るハードスイッチング方式のフルブリッジDC/DCコンバータにおける4つのスイッチング素子の配置を示す図7に表されているように、Q3とQ4とを隣接しないように配置することで、熱集中を抑制し、4つのスイッチング素子の温度を平均化することができる。
これにより、4つのスイッチング素子の中で最も発熱量の大きいQ3およびQ4の温度が下がるので、素子特性の悪化や素子故障のリスクを低減することができ、素子故障防止のための出力制限が不要になるか、または制限の緩和が可能となる。その結果、システムとしてより高温環境下で使用することができる。
なお、上記実施の形態2では、Q3およびQ4のターンオンタイミングが遅延した場合について説明したが、これ以外にも、ある2つのスイッチング素子のターンオン遅延によって、Q1とQ4とのターンオンタイミング、またはQ2とQ3とのターンオンタイミングがずれたときには、ターンオンが遅れる素子を隣接しないように配置することで、この実施の形態2と同様の効果を得ることができる。
実施の形態3.
この発明の実施の形態3に係るハードスイッチング方式のDC/DCコンバータの回路構成図は、上述した実施の形態1で示した図2と同様なので、説明を省略する。
この発明の実施の形態3に係るハードスイッチング方式のDC/DCコンバータの回路構成図は、上述した実施の形態1で示した図2と同様なので、説明を省略する。
この発明の実施の形態3に係るハードスイッチング方式のDC/DCコンバータにおいて、理想的には、図3に示されるように、Q1およびQ4と、Q2およびQ3とでは、それぞれ位相が完全に一致している。しかしながら、実際には、駆動回路の特性ばらつき、基板パターンの違い、MOSFETの寄生容量のばらつき、制御信号の遅延等が要因となって、Q1とQ4とのターンオフタイミング、またはQ2とQ3とのターンオフタイミングがずれ、スイッチング素子の損失にばらつきが生じる。
この実施の形態3では、Q3およびQ4のターンオフタイミングが遅延することによって、Q1とQ4とのターンオフタイミング、またはQ2とQ3とのターンオフタイミングがずれた場合について考える。図8は、この発明の実施の形態3に係るハードスイッチング方式のフルブリッジDC/DCコンバータにおける制御信号波形と、各スイッチング素子のドレインソース間電圧およびドレイン電流波形と、トランス1次側の電圧および電流波形とを示す説明図である。
図8において、Q1およびQ4がターンオフしてから、Q2およびQ3がターンオンするまでのタイミングに着目すると、以下のように動作している。
(1)Q1がターンオフし、ドレインソース間電圧が上昇し始める。
(2)Q4が遅れてターンオフし、ドレインソース間電圧が上昇し始める。
(3)ターンオフのタイミングずれにより、Q1とQ4とのドレインソース間電圧がアンバランスになる。すなわち、Q1のドレインソース間電圧>Q4のドレインソース間電圧となる。
(4)入力電圧=Q1のドレインソース間電圧+Q4のドレインソース間電圧=Q2のドレインソース間電圧+Q3のドレインソース間電圧となるので、Q3のドレインソース間電圧>Q2のドレインソース間電圧となる。
(5)Q2およびQ3のターンオンと同時に、Q2およびQ3にドレイン電流が流れ始める。
(1)Q1がターンオフし、ドレインソース間電圧が上昇し始める。
(2)Q4が遅れてターンオフし、ドレインソース間電圧が上昇し始める。
(3)ターンオフのタイミングずれにより、Q1とQ4とのドレインソース間電圧がアンバランスになる。すなわち、Q1のドレインソース間電圧>Q4のドレインソース間電圧となる。
(4)入力電圧=Q1のドレインソース間電圧+Q4のドレインソース間電圧=Q2のドレインソース間電圧+Q3のドレインソース間電圧となるので、Q3のドレインソース間電圧>Q2のドレインソース間電圧となる。
(5)Q2およびQ3のターンオンと同時に、Q2およびQ3にドレイン電流が流れ始める。
このとき、ターンオン直前のQ2およびQ3のドレインソース間電圧に着目すると、Q3のドレインソース間電圧>Q2のドレインソース間電圧となるので、Q3のターンオン時のスイッチング損失>Q2のターンオン時のスイッチング損失となる。また、Q1およびQ4のターンオン時についても同様の現象が起こり、Q4のターンオン時のスイッチング損失>Q1のターンオン時のスイッチング損失となる。
したがって、この発明の実施の形態3に係るハードスイッチング方式のフルブリッジDC/DCコンバータにおける4つのスイッチング素子の配置を示す図9に表されているように、Q3とQ4とを隣接しないように配置することで、熱集中を抑制し、4つのスイッチング素子の温度を平均化することができる。
これにより、4つのスイッチング素子の中で最も発熱量の大きいQ3およびQ4の温度が下がるので、素子特性の悪化や素子故障のリスクを低減することができ、素子故障防止のための出力制限が不要になるか、または制限の緩和が可能となる。その結果、システムとしてより高温環境下で使用することができる。
なお、上記実施の形態3では、Q3およびQ4のターンオフタイミングが遅延した場合について説明したが、これ以外にも、ある2つのスイッチング素子のターンオフ遅延によって、Q1とQ4とのターンオフタイミング、またはQ2とQ3とのターンオフタイミングがずれるときには、ターンオフが遅れる素子を隣接しないように配置することで、この実施の形態3と同様の効果を得ることができる。
実施の形態4.
図10は、この発明の実施の形態4に係るソフトスイッチング方式のフルブリッジDC/DCコンバータを示す回路構成図である。図10において、このフルブリッジDC/DCコンバータは、正側入力端子1、負側入力端子2、第1スイッチング素子3、第2スイッチング素子4、第3スイッチング素子5、第4スイッチング素子6、1次巻線および2次巻線を有するトランス7、整流回路8、平滑回路9、共振用リアクトル10および各スイッチング素子に並列接続されたロスレススナバコンデンサ11〜14を備えている。
図10は、この発明の実施の形態4に係るソフトスイッチング方式のフルブリッジDC/DCコンバータを示す回路構成図である。図10において、このフルブリッジDC/DCコンバータは、正側入力端子1、負側入力端子2、第1スイッチング素子3、第2スイッチング素子4、第3スイッチング素子5、第4スイッチング素子6、1次巻線および2次巻線を有するトランス7、整流回路8、平滑回路9、共振用リアクトル10および各スイッチング素子に並列接続されたロスレススナバコンデンサ11〜14を備えている。
なお、これ以降、ロスレススナバコンデンサ11〜14は、それぞれC1、C2、C3およびC4とも称する。また、スイッチング素子には、MOSFETやIGBTを使用することができるが、ここでは、4素子ともMOSFETの場合を例にとって説明する。また、共振用リアクトル10はなくてもよい。
図11は、この発明の実施の形態4に係るソフトスイッチング方式のフルブリッジDC/DCコンバータにおける制御信号波形と、各スイッチング素子のドレインソース間電圧およびドレイン電流波形と、トランス1次側の電圧および電流波形を示す説明図である。図11において、各スイッチング素子の制御信号は、デューティが固定で、Q1およびQ2のペアと、Q3およびQ4のペアとの位相シフト量を制御することで、トランス印加電圧のデューディを制御している。
ソフトスイッチング方式は、ZVS(Zero Voltage Switching)を行い、ターンオン時のスイッチング損失を発生させない方式である。トランス印加電圧が正から負に遷移する場合、図12を参照して、以下のようにZVSが行われている。図12(a)〜(c)は、この発明の実施の形態4に係るソフトスイッチング方式のフルブリッジDC/DCコンバータにおける電流経路を示す説明図である。
(1)Q4がターンオフすると、電流は図12(a)に示した経路で流れ、C3を放電し、C4を充電する。この充放電を行う電流は、負荷電流そのものであることから、十分にエネルギーが大きく、Q3がターンオンするまでに、C3の電荷を完全に放電しきることができる。したがって、C3およびQ3の電圧はゼロ電圧となる。
(2)Q3がターンオンするとZVSが成立する。このとき、図12(b)に示した経路で、トランス1次側に還流電流が流れ続ける。
(3)Q1がターンオフすると、電流は図12(c)に示した経路で流れ、C1を充電し、C2を放電する。この充放電を行う電流は、共振用リアクトル10とロスレススナバコンデンサとの共振により流れる電流であり、共振の大きさは、共振用リアクトル10に蓄えられるエネルギー量による。ここで、C2が放電によりゼロ電圧となる条件は、次式(II)で表される。
(2)Q3がターンオンするとZVSが成立する。このとき、図12(b)に示した経路で、トランス1次側に還流電流が流れ続ける。
(3)Q1がターンオフすると、電流は図12(c)に示した経路で流れ、C1を充電し、C2を放電する。この充放電を行う電流は、共振用リアクトル10とロスレススナバコンデンサとの共振により流れる電流であり、共振の大きさは、共振用リアクトル10に蓄えられるエネルギー量による。ここで、C2が放電によりゼロ電圧となる条件は、次式(II)で表される。
式(II)において、Lは共振用リアクトルのインダクタンス、Iは共振用リアクトルの電流、Cはロスレススナバコンデンサの容量、Vは入力端子間の電圧を示している。
(4)Q2がターンオンするとZVSが成立し、トランス1次側には、負電圧が印加される。
(4)Q2がターンオンするとZVSが成立し、トランス1次側には、負電圧が印加される。
ところが、軽負荷の場合には、共振用リアクトル10に蓄えられるエネルギーが小さいので、式(2)を満足することができず、Q2はZVS不成立となる。同様に、トランス印加電圧が負から正に遷移する場合も、式(2)を満足することができず、Q1がZVS不成立となる。そのため、Q1およびQ2にターンオン時のスイッチング損失が発生し、4つのスイッチング素子の発熱量に偏りが生じる。
したがって、この発明の実施の形態4に係るソフトスイッチング方式のフルブリッジDC/DCコンバータにおける4つのスイッチング素子の配置を示す図13に表されているように、Q1とQ2とを隣接しないように配置することで、熱集中を抑制し、4つのスイッチング素子の温度を平均化することができる。
これにより、4つのスイッチング素子の中で最も発熱量の大きいQ1およびQ2の温度が下がるので、素子特性の悪化や素子故障のリスクを低減することができ、素子故障防止のための出力制限が不要になるか、または制限の緩和が可能となる。その結果、システムとしてより高温環境下で使用することができる。
なお、上記実施の形態4では、Q1およびQ2のペアよりも、Q3およびQ4のペアの位相を進めた場合について説明したが、逆に、Q1およびQ2のペアよりも、Q3およびQ4のペアの位相を遅らせた場合には、Q1およびQ2でZVS成立、Q3およびQ4でZVS不成立となり、Q3およびQ4でターンオン時のスイッチング損失が発生するので、Q3とQ4とを隣接しないように配置することで、この実施の形態4と同様の効果を得ることができる。
実施の形態5.
図14は、この発明の実施の形態5に係るソフトスイッチング方式のフルブリッジDC/DCコンバータを示す回路構成図である。図14において、このフルブリッジDC/DCコンバータは、正側入力端子1、負側入力端子2、第1スイッチング素子3、第2スイッチング素子4、第3スイッチング素子5、第4スイッチング素子6、1次巻線および2次巻線を有するトランス7、整流回路8、平滑回路9、共振用リアクトル10、各スイッチング素子に並列接続されたロスレススナバコンデンサ11〜14、第1環流ダイオード15および第2環流ダイオード16を備えている。
図14は、この発明の実施の形態5に係るソフトスイッチング方式のフルブリッジDC/DCコンバータを示す回路構成図である。図14において、このフルブリッジDC/DCコンバータは、正側入力端子1、負側入力端子2、第1スイッチング素子3、第2スイッチング素子4、第3スイッチング素子5、第4スイッチング素子6、1次巻線および2次巻線を有するトランス7、整流回路8、平滑回路9、共振用リアクトル10、各スイッチング素子に並列接続されたロスレススナバコンデンサ11〜14、第1環流ダイオード15および第2環流ダイオード16を備えている。
なお、スイッチング素子には、MOSFETやIGBTを使用することができるが、ここでは、4素子ともMOSFETの場合を例にとって説明する。また、このフルブリッジDC/DCコンバータの基本的な回路動作は、上記実施の形態4と同様であるが、第1環流ダイオード15および第2環流ダイオード16を介して、1次側回路に環流電流が流れる点が異なる。
図15は、この発明の実施の形態5に係るソフトスイッチング方式のフルブリッジDC/DCコンバータにおける制御信号波形と、各スイッチング素子のドレインソース間電圧およびドレイン電流波形と、トランス1次側および共振用リアクトルの電流波形とを示す説明図である。
以下、図16を参照して、この発明の実施の形態5に係るソフトスイッチング方式のフルブリッジDC/DCコンバータの動作について説明する。図16(a)、(b)は、この発明の実施の形態5に係るソフトスイッチング方式のフルブリッジDC/DCコンバータにおける電流経路を示す説明図である。
まず、Q1およびQ4がターンオンし、トランスに電圧が印加されると、図16(a)に示した経路で突入電流が流れる。続いて、突入電流がピーク値を迎えると、トランス1次側の電流は負荷電流まで減衰し始めるが、共振用リアクトルは、ピーク値を維持するように電流を流そうとするので、図16(b)に示した経路で還流電流を流すようになる。
そのため、Q1にも突入電流のピーク値を維持するような還流電流が流れ、導通損失が増加する。一方、Q4には還流電流が流れないので、導通損失は増加しない。同様に、Q2およびQ3がターンオンした場合にも、還流電流によってQ2の導通損失が増加する。このように、ソフトスイッチング方式に還流ダイオードを追加すると、スイッチング素子の発熱量に偏りが生じる。
したがって、上記実施の形態4と同様に、Q1とQ2とを隣接しないように配置することで、熱集中を抑制し、4つのスイッチング素子の温度を平均化することができる。これにより、4つのスイッチング素子の中で最も発熱量の大きいQ1およびQ2の温度が下がるので、素子特性の悪化や素子故障のリスクを低減することができ、素子故障防止のための出力制限が不要になるか、または制限の緩和が可能となる。その結果、システムとしてより高温環境下で使用することができる。
なお、上記実施の形態5では、Q1およびQ2のペアよりも、Q3およびQ4のペアの位相を進めた場合について説明したが、逆に、Q1およびQ2のペアよりも、Q3およびQ4のペアの位相を遅らせた場合には、Q3およびQ4に還流電流が流れるようになり、Q3およびQ4の導通損失が増加するので、Q3とQ4とを隣接しないように配置することで、この実施の形態5と同様の効果を得ることができる。
なお、上記実施の形態1〜5において、スイッチング素子は、基板上に実装する表面実装タイプのもの、冷却器上に実装するリードタイプのもの等、どのような形状であってもよい。また、スイッチング素子は、4つとも同種の素子である必要はなく、例えば、MOSFETおよびIGBT等、異種のスイッチング素子が混在していてもよい。
1 正側入力端子、2 負側入力端子、3 第1スイッチング素子(Q1)、4 第2スイッチング素子(Q2)、5 第3スイッチング素子(Q3)、6 第4スイッチング素子(Q4)、7 トランス、8 整流回路、9 平滑回路、10 共振用リアクトル、11 第1ロスレススナバコンデンサ(C1)、12第2ロスレススナバコンデンサ(C2)、13 第3のロスレススナバコンデンサ(C3)、14 第4のロスレススナバコンデンサ(C4)、15 第1還流ダイオード(D1)、16 第2還流ダイオード(D2)。
Claims (6)
- 正側入力端子および負側入力端子と、
前記正側入力端子に一端が接続された第1スイッチング素子と、
前記第1スイッチング素子の他端と前記負側入力端子との間に接続された第2スイッチング素子と、
前記正側入力端子に、前記第1スイッチング素子と並列に一端が接続された第3スイッチング素子と、
前記第3スイッチング素子の他端と前記負側入力端子との間に接続された第4スイッチング素子と、を備え、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子および前記第4スイッチング素子のうち、発熱量の大きい2つのスイッチング素子を、互いに隣接しないように基板上または冷却器上に配置した
フルブリッジDC/DCコンバータ。 - 前記発熱量の大きい2つのスイッチング素子は、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子および前記第4スイッチング素子のうち、オン抵抗が大きい素子である
請求項1に記載のフルブリッジDC/DCコンバータ。 - 前記フルブリッジDC/DCコンバータは、ハードスイッチング方式により制御され、
前記発熱量の大きい2つのスイッチング素子は、
前記第1スイッチング素子および前記第4スイッチング素子のうち、ターンオンするタイミングが遅い方の素子と、
前記第2スイッチング素子および前記第3スイッチング素子のうち、ターンオンするタイミングが遅い方の素子と、である
請求項1に記載のフルブリッジDC/DCコンバータ。 - 前記フルブリッジDC/DCコンバータは、ハードスイッチング方式により制御され、
前記発熱量の大きい2つのスイッチング素子は、
前記第1スイッチング素子および前記第4スイッチング素子のうち、ターンオフするタイミングが遅い方の素子と、
前記第2スイッチング素子および前記第3スイッチング素子のうち、ターンオフするタイミングが遅い方の素子と、である
請求項1に記載のフルブリッジDC/DCコンバータ。 - 前記フルブリッジDC/DCコンバータは、ソフトスイッチング方式により制御され、
前記発熱量の大きい2つのスイッチング素子は、
前記第1スイッチング素子および前記第2スイッチング素子、または前記第3スイッチング素子および前記第4スイッチング素子である
請求項1に記載のフルブリッジDC/DCコンバータ。 - 前記第1スイッチング素子と前記第2スイッチング素子との接続点と、前記第3スイッチング素子と前記第4スイッチング素子との接続点との間に接続され、1次巻線および2次巻線を備えたトランスと、
前記第1スイッチング素子と前記第2スイッチング素子との接続点と、前記トランスの前記1次巻線との間に接続されたコイルと、
前記トランスの前記1次巻線と前記コイルとの接続点と、前記正側入力端子との間に接続された第1ダイオードと、
前記トランスの前記1次巻線と前記コイルとの接続点と、前記負側入力端子との間に接続された第2ダイオードと、をさらに備えた
請求項5に記載のフルブリッジDC/DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014092685A JP2015211581A (ja) | 2014-04-28 | 2014-04-28 | フルブリッジdc/dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014092685A JP2015211581A (ja) | 2014-04-28 | 2014-04-28 | フルブリッジdc/dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015211581A true JP2015211581A (ja) | 2015-11-24 |
Family
ID=54613414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014092685A Pending JP2015211581A (ja) | 2014-04-28 | 2014-04-28 | フルブリッジdc/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015211581A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017101831A1 (zh) * | 2015-12-18 | 2017-06-22 | 比亚迪股份有限公司 | 电动汽车及其车载充电器和车载充电器的控制方法 |
JP2018198498A (ja) * | 2017-05-24 | 2018-12-13 | 三菱電機株式会社 | スイッチング装置 |
JP2020005330A (ja) * | 2018-06-25 | 2020-01-09 | ダイヤモンド電機株式会社 | Dc−dcコンバータ |
JP2020078145A (ja) * | 2018-11-07 | 2020-05-21 | 三菱電機株式会社 | 電力変換器 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62118770A (ja) * | 1985-11-18 | 1987-05-30 | Yuasa Battery Co Ltd | 2石式フオワ−ド形スイツチングレギユレ−タ |
JP2001251852A (ja) * | 2000-03-03 | 2001-09-14 | Murata Mfg Co Ltd | スイッチング電源装置 |
JP2006191774A (ja) * | 2005-01-07 | 2006-07-20 | Toyota Motor Corp | パワー制御回路および車両 |
WO2007000830A1 (ja) * | 2005-06-29 | 2007-01-04 | Murata Manufacturing Co., Ltd. | Dc-dcコンバータ |
JP2007208831A (ja) * | 2006-02-03 | 2007-08-16 | Denso Corp | 絶縁ゲート型トランジスタ駆動回路装置 |
JP2011139602A (ja) * | 2009-12-28 | 2011-07-14 | Tdk Corp | ベースプレート構造および電源装置 |
WO2011096232A1 (ja) * | 2010-02-05 | 2011-08-11 | パナソニック株式会社 | 電力変換装置 |
JP2011166949A (ja) * | 2010-02-10 | 2011-08-25 | Hitachi Ltd | 電源装置、ハードディスク装置、及び電源装置のスイッチング方法 |
WO2012077246A1 (ja) * | 2010-12-07 | 2012-06-14 | 三菱電機株式会社 | 電力変換回路内蔵モーター、この電力変換回路内蔵モーターを搭載した流体ポンプ、この流体ポンプを搭載した空気調和機、給湯器、電力変換回路内蔵モーターを搭載した機器 |
JP2013090427A (ja) * | 2011-10-18 | 2013-05-13 | Hitachi Ltd | 電力変換装置 |
-
2014
- 2014-04-28 JP JP2014092685A patent/JP2015211581A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62118770A (ja) * | 1985-11-18 | 1987-05-30 | Yuasa Battery Co Ltd | 2石式フオワ−ド形スイツチングレギユレ−タ |
JP2001251852A (ja) * | 2000-03-03 | 2001-09-14 | Murata Mfg Co Ltd | スイッチング電源装置 |
JP2006191774A (ja) * | 2005-01-07 | 2006-07-20 | Toyota Motor Corp | パワー制御回路および車両 |
WO2007000830A1 (ja) * | 2005-06-29 | 2007-01-04 | Murata Manufacturing Co., Ltd. | Dc-dcコンバータ |
JP2007208831A (ja) * | 2006-02-03 | 2007-08-16 | Denso Corp | 絶縁ゲート型トランジスタ駆動回路装置 |
JP2011139602A (ja) * | 2009-12-28 | 2011-07-14 | Tdk Corp | ベースプレート構造および電源装置 |
WO2011096232A1 (ja) * | 2010-02-05 | 2011-08-11 | パナソニック株式会社 | 電力変換装置 |
JP2011166949A (ja) * | 2010-02-10 | 2011-08-25 | Hitachi Ltd | 電源装置、ハードディスク装置、及び電源装置のスイッチング方法 |
WO2012077246A1 (ja) * | 2010-12-07 | 2012-06-14 | 三菱電機株式会社 | 電力変換回路内蔵モーター、この電力変換回路内蔵モーターを搭載した流体ポンプ、この流体ポンプを搭載した空気調和機、給湯器、電力変換回路内蔵モーターを搭載した機器 |
JP2013090427A (ja) * | 2011-10-18 | 2013-05-13 | Hitachi Ltd | 電力変換装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017101831A1 (zh) * | 2015-12-18 | 2017-06-22 | 比亚迪股份有限公司 | 电动汽车及其车载充电器和车载充电器的控制方法 |
JP2018198498A (ja) * | 2017-05-24 | 2018-12-13 | 三菱電機株式会社 | スイッチング装置 |
JP2020005330A (ja) * | 2018-06-25 | 2020-01-09 | ダイヤモンド電機株式会社 | Dc−dcコンバータ |
US11476770B2 (en) | 2018-06-25 | 2022-10-18 | Diamond & Zebra Electric Mfg. Co., Ltd. | DC-DC converter including first and second full-bridge circuits for performing soft switching and reducing switching losses |
JP2020078145A (ja) * | 2018-11-07 | 2020-05-21 | 三菱電機株式会社 | 電力変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9124190B2 (en) | Isolated switched mode power supply | |
JP6722353B2 (ja) | Dc/dcコンバータ | |
US9570993B2 (en) | DC-DC converter | |
US20100220500A1 (en) | Power converter and method for controlling power converter | |
WO2015067202A2 (en) | Startup method and system for resonant converters | |
US20100142240A1 (en) | N-phase full bridge power converter | |
TWI584564B (zh) | 具軟切換且能降低輸入或輸出電流漣波之逆變或整流電路 | |
JP4534786B2 (ja) | スイッチング電源回路 | |
JP2015211581A (ja) | フルブリッジdc/dcコンバータ | |
JP6009003B2 (ja) | Dc/dcコンバータ | |
JP6008930B2 (ja) | 電力変換装置 | |
JP6963930B2 (ja) | Dc/dcコンバータ | |
JP2013116016A (ja) | Dc−dcコンバータ | |
JP2015042080A (ja) | スイッチング電源装置 | |
JPWO2013132726A1 (ja) | 直流−直流変換装置 | |
JP6458235B2 (ja) | スイッチング電源装置 | |
JP4265356B2 (ja) | Dc−dcコンバータ | |
Liu et al. | Highly efficient, and compact ZVS resonant full bridge converter using 1200V SiC MOSFETs | |
JP2017060346A (ja) | デュアルアクティブブリッジ回路 | |
JP6129244B2 (ja) | Dc/dcコンバータ | |
JP6485366B2 (ja) | 位相シフト方式フルブリッジ型電源回路 | |
JP6645708B1 (ja) | 電力変換器 | |
KR101681934B1 (ko) | 반전, 비반전, 매트릭스 컨버터 기능을 갖는 단상 pwm ac-ac 컨버터 및 그 구동방법 | |
Mohite et al. | A review of zero-voltage switching and its importance to voltage regulation | |
JP2016208725A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160315 |