JP6645708B1

JP6645708B1 - 電力変換器

Info

Publication number: JP6645708B1
Application number: JP2018209468A
Authority: JP
Inventors: 佑弥高橋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-11-07
Filing date: 2018-11-07
Publication date: 2020-02-14
Anticipated expiration: 2038-11-07
Also published as: JP2020078145A

Abstract

【課題】スイッチング損失のばらつきを平衡化することでスイッチング素子の最大損失を低減する電力変換器を得る。【解決手段】第１のスイッチング素子１０１〜第４のスイッチング素子１０４で構成されたインバータ回路１００とトランス１０５と整流回路１０６を備え、第１のスイッチング素子と第４のスイッチング素子がオンするタイミングＴ７、Ｔ０が所定時間Ｔａ４だけずれており、第２のスイッチング素子と第３のスイッチング素子がオンするタイミングＴ３、Ｔ４が所定時間Ｔａ２だけずれており、第４及び第３のスイッチング素子のスイッチングタイミングは第１及び第２のスイッチング素子のスイッチングタイミングよりも所定時間だけ遅い場合を負の所定時間、所定時間だけ早い場合を正の所定時間とし、その所定時間の正負を予め定めた単位時間毎に変更して制御するようにした。【選択図】図２

Description

本願は、トランスの１次側にフルブリッジ構成のインバータ回路を有し、２次側に整流回路を有した電力変換器に関するものである。

トランスの１次側がフルブリッジ構成のインバータ回路、トランスの２次側が整流回路の絶縁型ＤＣ／ＤＣコンバータは、シンプルな回路構成のため構成部品が少ない一方、スイッチング損失が大きいことが課題である。
ターンオンに関して、全てのスイッチング素子がオフしている状態では、トランスの漏れインダクタンスまたはスイッチング素子の寄生容量との間で共振現象が発生するため、ターンオンのタイミングによってターンオン電圧が変動し、ターンオン損失が変動する。理想的には中間電位でのターンオンであるが、ターンオンのタイミング次第でターンオン損失は増大してしまうため、コンバータの冷却器の設計はターンオン損失が最大で行う必要がある。

ターンオフに関しても、ハードスイッチング（電圧と電流を遮断する）方式では対角のスイッチング素子を同時にオフするが、実際は基板パターンの寄生インダクタンスまたはゲート抵抗のばらつきにより、完全に同時とはならず、先にオフしたスイッチング素子のターンオフ損失が増大してしまう。よってコンバータの冷却器の設計としては、ターンオフ損失も最大と考えて設計を行う必要がある。上述の通り、ターンオン損失、ターンオフ損失共に最大で冷却器の設計を行う必要があるため、冷却器は大型化し、コストも増加する。

また近年、ＳｉＣ（Silicon Carbide）またはＧａＮ（Gallium Nitride）のような低オン抵抗及び高速スイッチングを特徴するスイッチング素子が注目されているが、これらのスイッチング素子は、入力容量Ｃissまたは出力容量Ｃossなどの浮遊容量が、従来のＳｉ（Silicon）- ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)より１桁程度小さいことを利用して、高速スイッチングを実現している。

この高速スイッチングはスイッチング素子の低損失化と高周波化を実現しており、電力変換器の高効率化と小型化を実現している。しかし上述したスイッチング損失が大きいという課題は、ＳｉＣまたはＧａＮを用いても同様である。従来のＳｉ- ＭＯＳＦＥＴを使用するよりは有利であるが、ターンオン損失、ターンオフ損失共に最大で冷却器の設計を行う必要があり、冷却器は大型化し、コストも増加するという部分は変わらない。

特許文献１には、ターンオン損失を低減させるために、共振によって変動しているターンオン電圧が極小値に達したときにスイッチング素子をオンする手段が記載されている。これは、共振周期は回路定数または寄生成分で決定されるため一定であると仮定し、共振の極小値に達したときにスイッチングを行う方法である。
また特許文献２には、ターンオン損失、ターンオフ損失を低減させるために、電流及び電圧の検出器の値がゼロとなったタイミングでスイッチング素子をオンする手段が記載されている。これは、共振コンデンサ、補助リアクトル、共振リアクトルを追加し、ゼロ電圧、ゼロ電流スイッチングを位相シフト制御により実現しているものである。

特開２０１１−１０１４９７号公報特許第４２５０３２９号公報

しかしながら上記の特許文献１に記載の従来のものは、共振の極小値でしかスイッチングを行わないため、実効オン期間（ｄｕｔｙ）は連続的な値がとれず、飛び飛びの値でしかスイッチングを行わないことになり、制御性が大幅に低下する。制御性を向上させるためには実効オン期間（ｄｕｔｙ）の値を連続的に取れるようにするため、極小値ではない状態でのスイッチングが必要となるが、その場合、スイッチング損失が低減できない。
特許文献２に記載の従来のものは、共振コンデンサ、補助リアクトル、共振リアクトルなどの構成部品の追加が必要のため、電力変換器の大型化とコストが増加となる。

本願は、上記のような課題を解決するためになされたものであり、構成部品を増やすことなく、制御性を悪化させることなく、スイッチング素子のばらつきを考慮したスイッチング損失の低減が可能な電力変換器を提供することを目的とするものである。

本願に係る電力変換器は、第１のスイッチング素子と第２のスイッチング素子を直列に接続した第１の直列回路と第３のスイッチング素子と第４のスイッチング素子を直列に接続した第２の直列回路を有し、第１の直列回路と第２の直列回路が直流電源に並列に接続されて構成されたインバータ回路と、第１のスイッチング素子と第２のスイッチング素子の接続点と第３のスイッチング素子と第４のスイッチング素子の接続点との間に１次巻線が接続されたトランスと、トランスの２次巻線に接続された整流回路と、第１のスイッチング素子から第４のスイッチング素子のスイッチングタイミングを制御する制御部を備え、制御部は、第１のスイッチング素子が第２のスイッチング素子および第３のスイッチング素子と同時にオンしている状態が無く、かつ第４のスイッチング素子が第２のスイッチング素子および第３のスイッチング素子と同時にオンしている状態が無いように制御し、更に制御部は、第１のスイッチング素子と第４のスイッチング素子のスイッチングタイミングおよび第２のスイッチング素子と第３のスイッチング素子のスイッチングタイミングがそれぞれ所定時間だけずれるように制御し、第１のスイッチング素子のスイッチングタイミングを基準とし、第４のスイッチング素子のスイッチングタイミングが第１のスイッチング素子のスイッチングタイミングよりも所定時間だけ遅くスイッチングする場合を正の所定時間、早くスイッチングする場合を負の所定時間とし、かつ第２のスイッチング素子のスイッチングタイミングを基準とし、第３のスイッチング素子のスイッチングタイミングが第２のスイッチング素子のスイッチングタイミングよりも所定時間だけ遅くスイッチングする場合を正の所定時間、早くスイッチングする場合を負の所定時間とし、所定時間の正負を予め定めた単位時間毎に変更すると共に、所定時間は第１のスイッチング素子から第４のスイッチング素子の少なくとも逆導通期間以上で設定ようにしたものである。

本願は、フルブリッジ構成のスイッチング素子のうち、対角にあるスイッチング素子のスイッチングタイミングを所定時間ずらし、その所定時間を早くする制御期間と遅くする制御期間を単位時間毎に変更することで、制御性の悪化及び追加部品が無く、スイッチング損失のばらつきを平衡化することができるため、スイッチング素子のばらつきを考慮したスイッチング損失が低減可能である。

実施の形態１に係る電力変換器の回路構成図である。実施の形態１による各部の動作波形図である。実施の形態１による各部の動作波形図である。実施の形態２によるゲート信号波形図である。実施の形態２によるゲート信号波形図である。実施の形態３によるゲート信号波形図である。実施の形態３によるゲート信号波形図である。

実施の形態１．
以下、本願の実施の形態１における電力変換器を図１から図３に基づいて説明する。図１は実施の形態１による電力変換器の回路構成図である。
図１の電力変換器は絶縁型のフルブリッジＤＣ／ＤＣコンバータであり、インバータ回路１００と、このインバータ回路１００に１次巻線が接続されたトランス１０５と、トランス１０５の２次巻線に接続された整流回路１０６を備えている。

インバータ回路１００は、第１のスイッチング素子１０１と第２のスイッチング素子１０２を直列に接続した第１の直列回路と、第３のスイッチング素子１０３と第４のスイッチング素子１０４を直列に接続した第２の直列回路を有し、第１の直列回路及び第２の直列回路が直流電源１１０に並列に接続されて構成されている。スイッチング素子１０１〜１０４をブリッジ型に接続した単相のインバータ回路１００は、直流電源１１０の直流電圧Ｖｉｎを交流電圧に変換する。

第１のスイッチング素子１０１と第２のスイッチング素子１０２の接続点と、第３のスイッチング素子１０３と第４のスイッチング素子１０４の接続点との間にはトランス１０５の１次巻線１０５ａが接続され、トランス１０５の２次巻線１０５ｂには整流回路１０６が接続されている。
整流回路１０６は、整流素子としてのダイオード１０６ａ〜１０６ｄをフルブリッジ構成した回路となっており、整流回路１０６の出力には出力平滑用リアクトル１０７と出力コンデンサ１０８が接続され、負荷１０９へ直流電圧Ｖｏｕｔが出力される。

そして、主回路の外部には制御部１１１が配置され、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔはモニタされ、制御部１１１へ入力される。制御部１１１は、状況に応じて出力電圧Ｖｏｕｔが目標値となるように、第１のスイッチング素子１０１〜第４のスイッチング素子１０４のゲートへゲート信号ｇ１０１〜ｇ１０４を出力し、第１のスイッチング素子１０１〜第４のスイッチング素子１０４のスイッチングタイミングにおけるオン期間（ｄｕｔｙ）を制御し、パルス幅変調（ＰＷＭ）制御を行う。

なお、スイッチング素子１０１〜１０４は、Ｓｉ- ＭＯＳＦＥＴ等の自己消弧型半導体スイッチング素子に限らず、ＳｉＣまたはＧａＮなどのワイドバンドギャップ半導体、ダイヤモンド系を用いた半導体スイッチング素子でもよい。

図２および図３は実施の形態１における電力変換器の各部の動作波形図である。
図２および図３において、ｇ１０１〜ｇ１０４はスイッチング素子１０１〜１０４のゲート信号の波形（実線）、Ｖｄｓ１０１〜Ｖｄｓ１０４はスイッチング素子１０１〜１０４のドレイン―ソース間電圧の波形（実線）、Ｉｄ１０１〜Ｉｄ１０４はスイッチング素子１０１〜１０４のドレイン電流の波形（破線）を示したタイムチャートである。

まず図２を用いて、実施の形態１における電力変換器の基本動作を説明する。また図２において、Ｔ０〜Ｔ１を第１のオン期間（Ｔ_ＯＮ１）、Ｔ１〜Ｔ２を第１の所定時間（Ｔa1）、Ｔ２〜Ｔ３を第１のオフ期間（Ｔ_ＯＦＦ１）、Ｔ３〜Ｔ４を第２の所定時間（Ｔa2）、Ｔ４〜Ｔ５を第２のオン期間（Ｔ_ＯＮ２）、Ｔ５〜Ｔ６を第３の所定時間（Ｔa3）、Ｔ６〜Ｔ７を第２のオフ期間（Ｔ_ＯＦＦ２)、Ｔ７〜Ｔ０（Ｔ８）を第４の所定時間（Ｔa4）、Ｔをスイッチング周期と定義する。

図２の時刻Ｔ０〜Ｔ１では、第１のスイッチング素子１０１及び第４のスイッチング素子１０４がともにオン状態を維持するため、２次側の負荷１０９に電力が伝送される期間である。時刻Ｔ１では第１のスイッチング素子１０１のゲート信号ｇ１０１がオフとなるため、ドレイン―ソース間電圧Ｖｄｓ１０１は電源電圧Ｖｉｎまで上昇し、ドレイン電流Ｉｄ１０１はゼロとなるため、第１のスイッチング素子１０１のターンオフはハードスイッチングとなり、ターンオフ損失は最大となる。

時刻Ｔ１〜Ｔ２の期間は、第４のスイッチング素子１０４のみオン状態のため、電流は第４のスイッチング素子１０４⇒第２のスイッチング素子１０２⇒トランス１０５の経路で流れる。第２のスイッチング素子１０２はオフ状態のため逆導通している。この還流電流は第２のスイッチング素子１０２の内部容量に充電されていた電圧を放電しきるとゼロとなる。時刻Ｔ２では、還流電流がゼロのタイミングで第４のスイッチング素子１０４のゲート信号ｇ１０４をオフしているため、第４のスイッチング素子１０４のターンオフ損失はゼロである。

所定時間Ｔａ１を逆導通期間以上とすることで、還流電流はゼロとなり、ターンオフ損失がゼロとなる。また所定時間Ｔａ１を逆導通期間未満に設定すると、還流電流がゼロとなる前に第４のスイッチング素子１０４がオフとなるが、第１のスイッチング素子１０１を先にオフとすることで、電力伝送の主電流は減少しているため、第４のスイッチング素子１０４のターンオフ損失は、第１のスイッチング素子１０１のターンオフ損失より大幅に減少した損失となる。

時刻Ｔ２〜Ｔ３の期間では、第１のスイッチング素子１０１〜第４のスイッチング素子１０４の全てがオフの状態のため、トランス１０５の漏れインダクタンスまたはパターン寄生インダクタンス、スイッチング素子の寄生容量との間で共振が発生し、第１のスイッチング素子１０１〜第４のスイッチング素子１０４のドレイン―ソース間電圧Ｖｄｓ１０１〜Ｖｄｓ１０４は変動する。

時刻Ｔ３において、第２のスイッチング素子１０２のゲート信号ｇ１０２をオンとすることで、第２のスイッチング素子１０２⇒第４のスイッチング素子１０４⇒トランス１０５の経路で還流電流が流れ、第２のスイッチング素子１０２のドレイン―ソース間電圧Ｖｄｓ１０２はゼロとなるが、還流電流は電力伝送の主電流と比較して小さく、第２のスイッチング素子１０２のターンオン損失は小さい。

時刻Ｔ３〜Ｔ４の期間では、上述した通り、第２のスイッチング素子１０２のみオンの状態のため、第２のスイッチング素子１０２⇒第４のスイッチング素子１０４⇒トランス１０５の経路で還流電流が流れているが、この間に第３のスイッチング素子１０３のドレイン―ソース間電圧Ｖｄｓ１０３は電源電圧Ｖｉｎまで上昇しているため、時刻Ｔ４において、第３のスイッチング素子１０３のゲート信号ｇ１０３をオンすると、ドレイン―ソース間電圧Ｖｄｓ１０３は電源電圧Ｖｉｎからゼロとなるため、第３のスイッチング素子１０３のターンオンはハードスイッチングとなり、ターンオン損失は大きくなる。

時刻Ｔ４〜Ｔ５の期間は、第２のスイッチング素子１０２及び第３のスイッチング素子１０３がともにオン状態を維持するため、トランス１０５の２次側の負荷１０９に電力が伝送される期間であり、その後、時刻Ｔ５〜Ｔ０（Ｔ８）は時刻Ｔ１〜Ｔ４と対称の動作となるため、説明を省略する。
図２のタイムチャートによると、第１のスイッチング素子１０１及び第２のスイッチング素子１０２のターンオン損失小、ターンオフ損失大、第３のスイッチング素子１０３及び第４のスイッチング素子１０４のターンオン損失大、ターンオフ損失小となるように所定時間Ｔａ１〜Ｔａ４が設定されている。

図２では、第１のスイッチング素子１０１がオンするタイミングを基準タイミングとすると、第４のスイッチング素子１０４がオンするタイミングは第１のスイッチング素子１０１がオンするタイミングよりも所定時間Ｔａ４だけ遅く、「基準タイミング＋所定時間Ｔａ４」のタイミングでスイッチングを行っている。また、第２のスイッチング素子１０２がオンするタイミングを基準タイミングとすると、第３のスイッチング素子１０３がオンするタイミングは第２のスイッチング素子１０２がオンするタイミングよりも所定時間Ｔａ２だけ遅く、「基準タイミング＋所定時間Ｔａ２」のタイミングでスイッチングを行っている。このように「基準タイミング＋所定時間」のタイミングでスイッチング素子を制御している期間を第１の制御期間とする。

一方、図３では、第１のスイッチング素子１０１がオンするタイミングを基準タイミングとすると、第４のスイッチング素子１０４がオンするタイミングは第１のスイッチング素子１０１がオンするタイミングよりも所定時間Ｔａ４だけ早く、「基準タイミング―所定時間Ｔａ４」のタイミングでスイッチングを行っている。また、第２のスイッチング素子１０２がオンするタイミングを基準タイミングとすると、第３のスイッチング素子１０３がオンするタイミングは第２のスイッチング素子１０２がオンするタイミングよりも所定時間Ｔａ２だけ早く、「基準タイミング―所定時間Ｔａ２」のタイミングでスイッチングを行っている。このように「基準タイミング―所定時間」のタイミングでスイッチング素子を制御している期間を第２の制御期間とする。

つまり、図３は図２に対して、所定時間Ｔａ１〜Ｔａ４の正負を変更したものである。所定時間Ｔａ１〜Ｔａ４の正負を変更することで、第１のスイッチング素子１０１と第４のスイッチング素子１０４のゲート信号ｇ１０１及びｇ１０４が入れ替わり、かつ、第２のスイッチング素子１０２と第３のスイッチング素子１０３のゲート信号ｇ１０２及びｇ１０３が入れ替わっている。当然ながら図３では、図２とスイッチング損失の大小も入れ替わっており、第１のスイッチング素子１０１及び第２のスイッチング素子１０２のターンオン損失大、ターンオフ損失小、第３のスイッチング素子１０３及び第４のスイッチング素子１０４のターンオン損失小、ターンオフ損失大となる。

以上より、図２では第１のスイッチング素子１０１及び第２のスイッチング素子１０２のターンオン損失小、ターンオフ損失大、第３のスイッチング素子１０３及び第４のスイッチング素子１０４のターンオン損失大、ターンオフ損失小であるが、図３では、第１のスイッチング素子１０１及び第２のスイッチング素子１０２のターンオン損失大、ターンオフ損失小、第３のスイッチング素子１０３及び第４のスイッチング素子１０４のターンオン損失小、ターンオフ損失大である。

よって図２と図３のように、所定時間の正負を入れ替え、その正負の割合を予め決めた単位時間の２以上の整数倍である一定時間あたり同じとすることで、スイッチング損失の平衡化が可能である。そのため、部品を追加することなく、スイッチング素子のばらつき考慮した最大損失を大幅に低減することができる。
なお、予め決めた単位時間は、第１のスイッチング素子１０１から第４のスイッチング素子１０４のスイッチング周期Ｔと同じか、スイッチング周期Ｔの２以上の整数倍とする。

また、所定時間の正負は入れ替えるが、図２及び図３におけるＴ_ＯＮ１及びＴ_ＯＮ２は通常のハードスイッチングと同じ様に連続的な値が取れるため、制御性は悪化しない。
このように所定時間の正負を入れ替えることで、制御性の悪化がなく追加部品が不要で、スイッチング素子のばらつき考慮した最大損失を大幅に低減することができるため、電力変換器の小型化及び低コスト化が可能である。また、電力変換器に設けられる冷却器の小型化および低コスト化にも寄与する。

以上の説明を換言すれば、第４のスイッチング素子１０４がオンするタイミングが第１のスイッチング素子１０１がオンするタイミングよりも第１の所定時間だけ遅くさせると共に、第３のスイッチング素子１０３がオンするタイミングが第２のスイッチング素子１０２がオンするタイミングよりも第２の所定時間だけ遅くさせる第１の制御期間と、第４のスイッチング素子１０４がオンするタイミングが第１のスイッチング素子１０１がオンするタイミングよりも第３の所定時間だけ早くオンさせると共に、第３のスイッチング素子１０３がオンするタイミングが第２のスイッチング素子１０２がオンするタイミングよりも第４の所定時間だけ早くさせる第２の制御期間を設け、第１の制御期間と第２の制御期間を予め定めた単位時間毎に切り替えて制御する。

または第４のスイッチング素子１０４がオフするタイミングが第１のスイッチング素子１０１がオフするタイミングよりも第１の所定時間だけ遅くさせると共に、第３のスイッチング素子１０３がオフするタイミングが第２のスイッチング素子１０２がオフするタイミングよりも第２の所定時間だけ遅くさせる第１の制御期間と、第４のスイッチング素子１０４がオフするタイミングが第１のスイッチング素子１０１がオフするタイミングよりも第３の所定時間だけ早くオフさせると共に、第３のスイッチング素子１０３がオフするタイミングが第２のスイッチング素子１０２がオフするタイミングよりも第４の所定時間だけ早くさせる第２の制御期間を設け、第１の制御期間と第２の制御期間を予め定めた単位時間毎に切り替えて制御する。
このようにスイッチング素子１０１〜１０４のオンまたはオフ、もしくはオン及びオフのタイミングを所定時間ずらし、その所定時間の正負を変えた第１の制御期間と第２の制御期間を単位時間ごとに変更することで、スイッチング素子のばらつきを考慮したスイッチング損失が低減可能である。

上記した第１〜第４の所定時間は同じにしてもよいし、異なる時間にしてもよい。しかし、第１の制御期間と第２の制御期間の割合は、単位時間の２以上の整数倍である一定時間あたり同じにする。これらの所定時間の変更は、第１のゲート信号ｇ１０１〜第４のゲート信号ｇ１０４によって行うことができる。
なお、段落００３３〜００３５で説明した第１から第４の所定時間は単に所定時間を区別するために用いたもので、段落００１９で説明した第１から第４の所定時間とは異なるものである。

また一般に電力伝送に必要なスイッチング素子の実効オン期間（ｄｕｔｙ_ｒｅｆ）、言い換えると電力変換器として必要な実効オン期間（ｄｕｔｙ_ｒｅｆ）は、トランス１０５の巻数比をＮとすると式（１）で求めることができる。

一方、図２のように、所定時間Ｔａ１〜Ｔａ４を設定した場合の最大実効オン期間（ｄｕｔｙ_ＭＡＸ）は、第１のスイッチング素子１０１と第２のスイッチング素子１０２及び第３のスイッチング素子１０３と第４のスイッチング素子１０４のアーム短絡を防止するためのデッドタイムをＴｄとすると、Ｔ_ＯＦＦ１＝Ｔ_ＯＦＦ２＝Ｔｄとなるため、式（２）となる。通常のハードスイッチングと比較すると、所定時間Ｔａ１〜Ｔａ４の分だけ最大実効オン期間（ｄｕｔｙ_ＭＡＸ）は小さくなる。

ここで、式（１）で算出される実効オン期間（ｄｕｔｙ_ｒｅｆ）が、式（２）で算出される最大実効オン期間（ｄｕｔｙ_ＭＡＸ）以上となった場合、電力変換器として必要なｄｕｔｙが確保できなくなってしまうため、次の式（３）を満たす必要がある。
ｄｕｔｙ_ＭＡＸ _≧ ｄｕｔｙ_ｒｅｆ・・・（３）
もし式（３）を満たせない場合には、最大実効オン期間（ｄｕｔｙ_ＭＡＸ）を閾値とし、実効オン期間（ｄｕｔｙ_ｒｅｆ）が閾値以上となった場合には所定時間をゼロにすることで、最大実効オン期間（ｄｕｔｙ_ＭＡＸ）は所定時間Ｔａ１〜Ｔａ４の分だけ増加するため、電力変換器として必要な実効オン期間を低減させず、式（３）を満たすことができる。

また実態として、実効オン期間（ｄｕｔｙ_ｒｅｆ）が閾値以上となった場合に所定時間をゼロとしても、スイッチング素子１０１〜１０４の最大損失が増加することは無いため、問題ない。
例えば、式（１）より、トランス巻数比Ｎは固定値とすると、実効オン期間（ｄｕｔｙ_ｒｅｆ）が最大となる条件は、出力電圧Ｖｏｕｔが大きく、入力電圧Ｖｉｎが小さい条件である。この条件は入力電圧Ｖｉｎが小さいため、スイッチング時のドレイン―ソース間電圧Ｖｄｓ１０１〜Ｖｄｓ１０４も入力電圧Ｖｉｎに比例して小さくなり、スイッチング損失も小さくなる。ドレイン―ソース間電圧Ｖｄｓ１０１〜Ｖｄｓ１０４がばらついたとしても、スイッチング時の最大入力電圧Ｖｉｎ自体が小さければスイッチング損失は小さい。よって、所定時間Ｔａ１〜Ｔａ４のいずれかをゼロとし、スイッチング損失が平衡化されていなくても、冷却器を大型化する必要は無い。

一方、入力電圧Ｖｉｎが大きく、出力電圧Ｖｏｕｔが小さい条件では、式（１）より実効オン期間（ｄｕｔｙ_ｒｅｆ）は小さくなるが、入力電圧Ｖｉｎ増加に比例したドレイン―ソース間電圧Ｖｄｓ１０１〜Ｖｄｓ１０４の増加により、スイッチング損失が増加する。よってこの条件では、所定時間Ｔａ１〜Ｔａ４を設定し、第１のスイッチング素子１０１〜第４のスイッチング素子１０４のスイッチング損失を平衡化する必要がある。ただし、実効オン期間（ｄｕｔｙ_ｒｅｆ）は小さいため、所定時間Ｔａ１〜Ｔａ４を設定したとしても、式（３）を満たすことができるため、実効オン期間（ｄｕｔｙ_ｒｅｆ）は低減しない。

つまり実効オン期間（ｄｕｔｙ_ｒｅｆ）が大きいときは第１のスイッチング素子１０１〜１０４の損失は小さく、実効オン期間（ｄｕｔｙ_ｒｅｆ）が小さいときはスイッチング素子１０１〜第４のスイッチング素子１０４の損失は大きいため、実効オン期間（ｄｕｔｙ_ｒｅｆ）が閾値以上となった場合は所定時間をゼロとしても問題ない。
上述した様に、電力変換器の入出力に電流及び電圧の検出器を設け、電流及び電圧の検出器の検出結果に基づき算出される第１のスイッチング素子１０１から第４のスイッチング素子１０４の実効オン期間（ｄｕｔｙ_ｒｅｆ）が、予め定めた最大実効オン期間（ｄｕｔｙ_ＭＡＸ）である閾値以上となった場合には、所定時間をゼロにすることで、実効オン期間を低減させることなく、つまりトランス巻数比の調整および制御性への影響なく、最大スイッチング損失を低減して小型化および低コスト化が可能な電力変換器を提供でき、またその冷却器も小型化することができる。

実効オン期間を低減させることが無いため、スイッチング素子として、ＳｉＣまたはＧａＮのように高速スイッチングが可能なワイドバンドギャップ半導体を用いて高周波化を行う際にも適用可能である。スイッチング損失は周波数に比例するため、スイッチング周波数が高周波になる程、最大スイッチング損失低減の適用効果は大きい。つまりＳｉＣまたはＧａＮを用いた高周波化により小型化を実現している電力変換器への適用効果は非常に大きく、さらに小型化および低コスト化が可能な電力変換器を提供することができる。

また図２と図３で設定した所定時間の正負入れ替え、即ち、第１の制御期間と第２の制御期間の切り替えを単位時間の２以上の整数倍である一定時間当たり同じ割合で繰り返すのではなく、スイッチング素子１０１〜１０４自体又はその周辺に設けた温度検出器の検出温度によってその割合を変更してもよい。
これは第１のスイッチング素子１０１〜第４のスイッチング素子１０４のスイッチング損失が平衡化されたとしても、第１のスイッチング素子１０１〜第４のスイッチング素子１０４の損失または温度が平衡化されていない可能性があるからである。例えば、第１のスイッチング素子１０１〜第４のスイッチング素子１０４のオン抵抗のばらつきが大きく、導通損失のばらつきが大きい場合、または電力変換器の内部レイアウト都合で、第１のスイッチング素子１０１〜第４のスイッチング素子１０４の冷却能力が異なる場合、周辺に配置されたトランス等の発熱部品による熱干渉の影響が異なる場合等が考えられる。

図２と図３で設定した所定時間の正負入れ替え、即ち、第１の制御期間と第２の制御期間の切り替えを単位時間の２以上の整数倍である一定時間当たり同じ割合で繰り返すのではなく、温度の高いスイッチング素子のスイッチング損失が低減するような割合に変更することで、スイッチング損失の平衡化だけでなく、導通損失または周辺環境の影響まで考慮した熱平衡化が可能である。精度を高めるためには温度検出器を増やす必要があるが、冷却器のサイズまたはコストと比較し、非常に小さいため、冷却器の小型化および低コスト化、電力変換器の小型化および低コスト化が可能である。

以上のように実施の形態１の電力変換器は、フルブリッジ構成のスイッチング素子のうち、対角にあるスイッチング素子のスイッチングタイミング、即ち、スイッチング素子のオンまたはオフ、もしくはオン及びオフのタイミングを所定時間ずらし、その所定時間の正負を単位時間ごとに変更することで、制御性の悪化及び追加部品が無く、スイッチング損失のばらつきを平衡化することができるため、スイッチング素子のばらつきを考慮したスイッチング最大損失が低減可能である。その結果、電力変換器の冷却器の小型化および低コスト化が実現できる。

実施の形態２．
以下、本願の実施の形態２における電力変換器を図４及び図５に基づいて説明する。図４及び図５は実施の形態２による電力変換器の第１のスイッチング素子１０１〜第４のスイッチング素子１０４のゲート信号の波形図である。図４及び図５において、図２及び図３と同じまたは相当部分には同じ符号を付しており、説明を省略する。

実施の形態１の電力変換器では、第１のスイッチング素子１０１のオン時間と第４のスイッチング素子１０４のオン時間は同じにすると共に、第２のスイッチング素子１０２のオン時間と第３のスイッチング素子１０３のオン時間は同じにしていたが、実施の形態２の電力変換器では、第１のスイッチング素子１０１のオン時間と第４のスイッチング素子１０４のオン時間は異なると共に、第２のスイッチング素子１０２のオン時間と第３のスイッチング素子１０３のオン時間は異なるようにしたものである。
このように図２と図３で設定した所定時間の正負入れ替えだけでなく、図４と図５のように第１のスイッチング素子１０１〜第４のスイッチング素子１０４を駆動するゲート信号のオン時間の長さを変えることでも、実施の形態１と同じ効果を得ることができる。

実施の形態３．
以下、本願の実施の形態３における電力変換器を図６及び図７に基づいて説明する。図６及び図７は実施の形態３による電力変換器の第１のスイッチング素子１０１〜第４のスイッチング素子１０４のゲート信号の波形図である。図６及び図７において、図２及び図３と同じまたは相当部分には同じ符号を付しており、説明を省略する。

実施の形態３における電力変換器は、実施の形態２と同様に第１のスイッチング素子１０１〜第４のスイッチング素子１０４を駆動するゲート信号のオン時間の長さを変えたものであるが、図６及び図７のように所定時間の一部をゼロとした状態も含んで、単位時間あたりの所定時間を自由に変更したものである。
ただし、全ての実施の形態における電力変換器においては、トランス１０５に偏磁を発生させないため、スイッチング周期において、第１のスイッチング素子１０１と第４のスイッチング素子１０４、第２のスイッチング素子１０２と第３のスイッチング素子１０３が同時にオンしている長さは等しく、つまりＴ_ＯＮ１＝Ｔ_ＯＮ２となる範囲で、所定時間は定める必要がある。

本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１００：インバータ回路、１０１〜１０４：スイッチング素子、１０５：トランス、
１０５ａ：トランスの１次巻線、１０５ｂ：トランスの２次巻線、１０６：整流回路、
１０９：負荷、１１０：直流電源、１１１：制御部、
ｇ１０１〜ｇ１０４：ゲート信号、Ｔ：スイッチング周期、
Ｖｄｓ１０１〜Ｖｄｓ１０４：ドレイン―ソース間電圧、
Ｉｄ１０１〜Ｉｄ１０４：ドレイン電流、Ｔ_ＯＮ１〜Ｔ_ＯＮ２：オン期間、
Ｔ_ＯＦＦ１〜Ｔ_ＯＦＦ２：オフ期間、Ｔａ１〜Ｔａ４：所定時間。

Claims

第１のスイッチング素子と第２のスイッチング素子を直列に接続した第１の直列回路と第３のスイッチング素子と第４のスイッチング素子を直列に接続した第２の直列回路を有し、前記第１の直列回路と前記第２の直列回路が直流電源に並列に接続されて構成されたインバータ回路と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と前記第３のスイッチング素子と前記第４のスイッチング素子の接続点との間に１次巻線が接続されたトランスと、前記トランスの２次巻線に接続された整流回路と、前記第１のスイッチング素子から前記第４のスイッチング素子のスイッチングタイミングを制御する制御部を備え、
前記制御部は、前記第１のスイッチング素子が前記第２のスイッチング素子および前記第３のスイッチング素子と同時にオンしている状態が無く、かつ前記第４のスイッチング素子が前記第２のスイッチング素子および前記第３のスイッチング素子と同時にオンしている状態が無いように制御し、
更に前記制御部は、前記第１のスイッチング素子と前記第４のスイッチング素子のスイッチングタイミングおよび前記第２のスイッチング素子と前記第３のスイッチング素子のスイッチングタイミングがそれぞれ所定時間だけずれるように制御し、
前記第１のスイッチング素子のスイッチングタイミングを基準とし、前記第４のスイッチング素子のスイッチングタイミングが前記第１のスイッチング素子のスイッチングタイミングよりも前記所定時間だけ遅くスイッチングする場合を正の所定時間、早くスイッチングする場合を負の所定時間とし、
かつ前記第２のスイッチング素子のスイッチングタイミングを基準とし、前記第３のスイッチング素子のスイッチングタイミングが前記第２のスイッチング素子のスイッチングタイミングよりも前記所定時間だけ遅くスイッチングする場合を正の所定時間、早くスイッチングする場合を負の所定時間とし、
前記所定時間の正負を予め定めた単位時間毎に変更すると共に、前記所定時間は前記第１のスイッチング素子から前記第４のスイッチング素子の少なくとも逆導通期間以上で設定することを特徴とする電力変換器。
第１のスイッチング素子と第２のスイッチング素子を直列に接続した第１の直列回路と第３のスイッチング素子と第４のスイッチング素子を直列に接続した第２の直列回路を有し、前記第１の直列回路と前記第２の直列回路が直流電源に並列に接続されて構成されたインバータ回路と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と前記第３のスイッチング素子と前記第４のスイッチング素子の接続点との間に１次巻線が接続されたトランスと、前記トランスの２次巻線に接続された整流回路と、前記第１のスイッチング素子から前記第４のスイッチング素子のスイッチングタイミングを制御する制御部と、を備え、
前記制御部は、前記第１のスイッチング素子が前記第２のスイッチング素子および前記第３のスイッチング素子と同時にオンしている状態が無く、かつ前記第４のスイッチング素子が前記第２のスイッチング素子および前記第３のスイッチング素子と同時にオンしている状態が無いように制御し、
更に前記制御部は、前記第１のスイッチング素子と前記第４のスイッチング素子のスイッチングタイミングおよび前記第２のスイッチング素子と前記第３のスイッチング素子のスイッチングタイミングがそれぞれ所定時間だけずれるように制御し、
前記第１のスイッチング素子のスイッチングタイミングを基準とし、前記第４のスイッチング素子のスイッチングタイミングが前記第１のスイッチング素子のスイッチングタイミングよりも前記所定時間だけ遅くスイッチングする場合を正の所定時間、早くスイッチングする場合を負の所定時間とし、
かつ前記第２のスイッチング素子のスイッチングタイミングを基準とし、前記第３のスイッチング素子のスイッチングタイミングが前記第２のスイッチング素子のスイッチングタイミングよりも前記所定時間だけ遅くスイッチングする場合を正の所定時間、早くスイッチングする場合を負の所定時間とし、
前記所定時間の正負を予め定めた単位時間毎に変更すると共に、電力変換器の入出力に電流及び電圧の検出器を設け、前記電流及び電圧の検出器の検出結果に基づき算出される前記第１のスイッチング素子から前記第４のスイッチング素子の実効オン期間が予め定めた閾値以上となった場合、前記所定時間をゼロとすることを特徴とする電力変換器。
前記予め定めた単位時間は、前記第１のスイッチング素子から前記第４のスイッチング素子のスイッチング周期とすることを特徴とする請求項１または請求項２に記載の電力変換器。
前記予め定めた単位時間は、前記第１のスイッチング素子から前記第４のスイッチング素子のスイッチング周期の２以上の整数倍とすることを特徴とする請求項１または請求項２に記載の電力変換器。
前記所定時間の正負の割合は、前記単位時間の２以上の整数倍である一定時間あたり同じであることを特徴とする請求項１から請求項４のいずれか１項に記載の電力変換器。
前記第１のスイッチング素子から前記第４のスイッチング素子自体の温度または前記スイッチング素子の周辺温度を検出する温度検出器を設け、前記温度検出器の温度によって、前記所定時間の正負の割合を変更することを特徴とする請求項１から請求項５のいずれか１項に記載の電力変換器。
前記第１のスイッチング素子と前記第４のスイッチング素子が同時にオンしている期間の長さと、前記第２のスイッチング素子と前記第３のスイッチング素子が同時にオンしている期間の長さが等しいことを特徴とする請求項１から請求項６のいずれか１項に記載の電力変換器。
前記制御部は、前記所定時間の変更を前記第１のスイッチング素子から前記第４のスイッチング素子をそれぞれ駆動するための第１のゲート信号から第４のゲート信号によって行うことを特徴とする請求項１から請求項７のいずれか１項に記載の電力変換器。
前記第１のゲート信号から前記第４のゲート信号のパルス幅を可変して入力電力もしくは出力電力を制御することを特徴とする請求項８に記載の電力変換器。
前記第１のスイッチング素子から前記第４のスイッチング素子は、ワイドバンドギャップ半導体であることを特徴とする請求項１から請求項９のいずれか１項に記載の電力変換器。