JP2016208725A - スイッチング電源装置 - Google Patents

Abstract

【課題】サージ電圧を抑制しつつ電力損失を低減する。
【解決手段】スイッチング電源装置１は、フルブリッジ回路１０と、これを位相制御方式で駆動する制御回路２０と、フルブリッジ回路１０に接続された一次巻線３１とこれに磁気結合された二次巻線３２とを含む絶縁トランス３０と、二次巻線３２に接続された整流回路４０と、第１端が整流回路４０の正側出力端に接続された第１リアクトル５０と、第１リアクトル５０の第２端と整流回路４０の負側出力端との間に接続された第１コンデンサ６０と、第１リアクトル５０に並列接続されたスナバ回路７０とを有する。スナバ回路７０は、アノードが第１リアクトル５０の第１端に接続された第１ダイオード７１と、第１ダイオード７１のカソードと第１リアクトル５０の第２端との間に接続されたＣＲ回路部（７２、７３）を含む。第１ダイオード７１は、ステップリカバリダイオードである。
【選択図】図１

Description

本発明は、スイッチング電源装置に関する。

共振型のスイッチング電源装置は、電流または電圧を正弦波状に制御し、電流及び電圧のいずれかがほぼ０の状態でスイッチング素子をスイッチング（いわゆるソフトスイッチング）させることにより、スイッチング損失及びノイズを劇的に低減することができる。

共振型の絶縁型スイッチング電源装置には、ＬＬＣ方式と呼ばれ、スイッチング素子の周波数変調制御（ＰＦＭ［pulse frequency modulation］制御）により出力電圧の調整を行うものがある。ただし、バイポーラ動作するＳｉベースの高耐圧ＩＧＢＴ［insulated gate bipolar transistor］をスイッチング素子として使用すると、テール電流に起因するスイッチング損失がソフトスイッチングでもゼロにできないため、出力電力を制御する周波数の変動によってスイッチング素子の損失が変動し、場合によっては高周波動作によって大きな発熱が発生する問題がある。このことから、Ｓｉベースの中耐圧ＭＯＳＦＥＴ［metal-oxide-semiconductor field effect transistor］が使用される方式が一般的になり、高電圧・大電力を取り扱う分野への適用が困難であった。

一方、位相制御方式のスイッチング電源装置では、位相制御により出力電圧の調整が行われる。同制御方式のスイッチング電源装置では、ＬＬＣ方式のスイッチング電源装置と異なりスイッチング周波数が一定のため、その素子耐圧が比較的高いＳｉベースのＩＧＢＴをスイッチング素子として用いることができる。そのため、同方式のスイッチング電源装置は、高電圧・大電力を取り扱いながら高効率を実現することのできる回路として、産業機器向け電源など多くの分野に導入されている。

特開平１−２９５６７５号公報（第３図） 特開平１０−３０８５１０号公報 特開２０１２−２１３２６０号公報 特許第３９８１１８１号明細書

"低損失スナバを用いたＤＣ／ＤＣコンバータ"、オリジンテクニカルジャーナル、No.66 (2003)、p19-28.

位相制御方式のスイッチング電源装置において、注意すべき点は、主に２つある。１点目は、絶縁トランスの二次側に平滑リアクトル（チョークコイル）を必要とすることである。２点目は、絶縁トランスの二次側に設けられた整流ダイオードの逆回復電流発生時に絶縁トランスの二次巻線が瞬間的に短絡して一次側から大電流が流れる影響により、その時点で絶縁トランスに蓄積されていた余剰エネルギーが整流ダイオードの両端間に大きなサージ電圧となって現れることである。

なお、特許文献１には、二次側の整流ダイオードにスナバ回路を並列接続することにより、上記のサージ電圧をコンデンサで吸収して抵抗で消費させる手法が開示されている。

ここで、一次側のスイッチング素子や二次側の整流ダイオードとして、Ｓｉデバイスよりもワイドバンドギャップで絶縁破壊電界の大きいＳｉＣデバイス（特許文献２を参照）などを用いることにより、さらなる高電圧・大電力を取り扱う場合を考える。この場合、入力電圧や出力電圧の上昇に伴い、二次側のサージ電圧も高くなる。そのため、サージ電圧抑制用のスナバ回路を設けることはもちろん、二次側の整流ダイオードとしては、より安全を見て、トランス定格出力の２倍以上のサージ電圧にも耐え得る素子設計を行う必要がある。

しかしながら、整流ダイオードの耐圧を高めると背反的にオン抵抗値が高くなるので、導通損失が増大してしまう。また、オン抵抗値を下げるために半導体チップ面積を大きくすると、寄生容量が増加してスナバ回路での消費エネルギーが増大するので、電力変換効率が低下してしまう。

また、スナバ回路でサージ電圧を吸収・消費しているということは、入力電力の一部を損失しているということに他ならない。特に、高周波動作に適したＳｉＣデバイスを用いてスイッチング周波数を高めるほど、スナバ回路の動作頻度が高くなるので、その電力損失が顕在化してしまう。

なお、特許文献３には、電力損失の少ないスナバ回路を備えたスイッチング電源装置が開示されている。しかしながら、本従来手法では、スナバコンデンサに掛かる電圧がスイッチング周波数の２倍の周波数で振動するので、インピーダンスの観点から、スナバコンデンサの容量値を大きくすることができない。従って、スナバ回路で取り扱うエネルギーが増えるほど、振動が大きくかつ高周波で発生する懸念があり、これを解消するための対策は別途必要である。

また、特許文献４及び非特許文献１には、ステップリカバリダイオードを用いることにより、二次側の整流ダイオードに生じるサージ電圧を抑制し、かつ、ステップリカバリダイオードの逆回復電流を還流させて電力損失を低減したスイッチング電源装置が開示されている。しかしながら、本従来手法は、１石のスイッチング素子を用いたフォワード型またはフライバック型のスイッチング電源装置（特にその一次側に設けられるスナバ回路）に適用されるものであり、位相制御方式のスイッチング電源装置にそのまま適用することはできなかった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、サージ電圧を抑制しつつ電力損失を低減することのできる位相制御方式のスイッチング電源装置を提供することを目的とする。

本明細書中に開示されているスイッチング電源装置は、複数のスイッチング素子を含むフルブリッジ回路と、前記フルブリッジ回路を位相制御方式で駆動する制御回路と、前記フルブリッジ回路に接続された一次巻線とこれに磁気結合された二次巻線とを含む絶縁トランスと、前記二次巻線に接続された複数の整流素子を含む整流回路と、第１端が前記整流回路の正側出力端に接続された第１リアクトルと、前記第１リアクトルの第２端と前記整流回路の負側出力端との間に接続された第１コンデンサと、前記第１リアクトルに対して並列に接続されたスナバ回路と、を有し、前記スナバ回路は、アノードが前記第１リアクトルの第１端に接続された第１ダイオードと、前記第１ダイオードのカソードと前記第１リアクトルの第２端との間に接続されたＣＲ回路部とを含み、前記第１ダイオードは、ステップリカバリダイオードである構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチング電源装置において、前記スナバ回路は、アノードが前記第１ダイオードのカソードに接続されてカソードが前記ＣＲ回路部に接続された第２ダイオードと、前記第２ダイオードに対して並列に接続された第２リアクトルとをさらに含む構成（第２の構成）にするとよい。

また、上記第１の構成から成るスイッチング電源装置において、前記制御回路は、スイッチング周波数を固定したまま位相制御により前記絶縁トランスの二次側出力時間を所定の下限値を下回らない範囲で負荷に応じて調整する第１モードと、前記二次側出力時間を前記下限値に固定したまま前記スイッチング周波数を負荷に応じて調整する第２モードとを備え、前記下限値は、前記第１ダイオードの動作時間よりも長い値に設定されている構成（第３の構成）にしてもよい。

また、上記第１〜第３いずれかの構成から成るスイッチング電源装置において、前記複数のスイッチング素子及び前記複数の整流素子の少なくとも一方は、ＳｉＣベースの半導体素子である構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成るスイッチング電源装置において、前記フルブリッジ回路に入力される入力電圧は、ＤＣ６００Ｖ以上である構成（第５の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成るスイッチング電源装置において、前記フルブリッジ回路に入力される入力電圧は、ＡＣ４００Ｖの交流電圧を、ＰＦＣ[Power-Factor-Correction]回路を通して平滑した電圧である構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成るスイッチング電源装置において、前記ＣＲ回路部は、互いに並列接続された第２コンデンサと抵抗を含む構成（第７の構成）にするとよい。

また、上記第２の構成から成るスイッチング電源装置において、前記第１ダイオードと前記第２ダイオードは、双方が単一のパッケージに封止されている構成（第８の構成）にするとよい。

また、上記第８の構成から成るスイッチング電源装置において、前記パッケージは、端子部を除いてリードフレームが全面樹脂封止されているフルモールド型である構成（第９の構成）にするとよい。

本明細書中に開示されている発明によれば、サージ電圧を抑制しつつ電力損失を低減することのできる位相制御方式のスイッチング電源装置を提供することが可能となる。

スイッチング電源装置１の第１実施形態を示す回路図 ステップリカバリダイオードの逆回復特性図 スイッチング動作の一例を示すタイミングチャート 時刻ｔ１１での動作状態図 時刻ｔ１２での動作状態図 時刻ｔ１３での動作状態図 時刻ｔ１４での動作状態図 時刻ｔ１５での動作状態図 スナバ動作波形図（ＳＲＤ適用なし） スナバ動作波形図（ＳＲＤ適用あり） スイッチング電源装置１の第２実施形態を示す回路図 時刻ｔ１４での動作状態図（Ｄ動作時） 時刻ｔ１５での動作状態図（Ｌ動作時） スナバ動作波形図（Ｄ＋Ｌ追加） パッケージ１００の一構成例を示す模式図 パッケージ１００の外観図（表面） パッケージ１００の外観図（裏面） 第３実施形態で実施されるスイッチング制御の一例を示す図

＜第１実施形態＞
図１は、スイッチング電源装置１の第１実施形態を示す回路図である。第１実施形態のスイッチング電源装置１は、一次回路系１ｐの直流電源２から入力電圧Ｖｉｎ（例えば８００Ｖ）の供給を受け、二次回路系１ｓの負荷３に所望の出力電圧Ｖｏｕｔ（例えば８００Ｖ）を出力する絶縁型ＤＣ／ＤＣコンバータであり、フルブリッジ回路１０と、制御回路２０と、絶縁トランス３０と、整流回路４０と、第１リアクトル５０と、第１コンデンサ６０と、スナバ回路７０と、を有する。

フルブリッジ回路１０は、スイッチング素子１１〜１４と共振コンデンサ１５〜１８を含む。スイッチング素子１１及び１２は、フルブリッジ回路１０の第１アームとして、直流電源２の正極端（＝入力電圧Ｖｉｎの入力端）と負極端（＝一次回路系１ｐの接地端）との間に直列接続されている。一方、スイッチング素子１３及び１４は、フルブリッジ回路１０の第２アームとして、直流電源２の正極端と負極端との間に直列接続されている。スイッチング素子１１及び１２相互間の接続ノードは、フルブリッジ回路１０の第１出力端に相当し、スイッチング素子１３及び１４相互間の接続ノードは、フルブリッジ回路１０の第２出力端に相当する。

なお、入力電圧Ｖｉｎが高電圧（例えば、ＤＣ６００Ｖ以上の直流電圧、ないしは、ＡＣ４００Ｖの交流電圧を、ＰＦＣ回路を通して平滑した直流電圧）である場合には、スイッチング素子１１〜１４として、高耐圧（例えば１２００Ｖ耐圧）かつ低オン抵抗のＳｉＣデバイス（例えばＳｉＣベースのＭＯＳＦＥＴ）を用いることが望ましい。このような構成とすることにより、スイッチング電源装置１で高電圧を取り扱う場合であっても、スイッチング素子１１〜１４の破壊を防ぐとともに、フルブリッジ回路１０での電力損失を低減することが可能となる。ただし、入力電圧Ｖｉｎがそれほど高くない場合には、ＳｉベースのＭＯＳＦＥＴやＩＧＢＴなどをスイッチング素子１１〜１４として用いても構わない。

共振コンデンサ１５〜１８（例えばそれぞれ１ｎＦ）は、スイッチング素子１１〜１４にそれぞれ並列接続されている。このような共振コンデンサ１５〜１８を設けることにより、共振による電圧変動をより遅くしてソフトターンオフ（ゼロ電圧スイッチング）を実現しやすくすることができるので、フルブリッジ回路１０で生じるスイッチング損失及びノイズを劇的に低減することが可能となる。なお、共振コンデンサ１５〜１８としては、スイッチング素子１１〜１４に付随する寄生コンデンサを流用しても構わない。

制御回路２０は、出力電圧Ｖｏｕｔが目標値と一致するように、フルブリッジ回路１０を位相制御方式（詳細は後述）で駆動する。なお、制御回路２０における出力電圧Ｖｏｕｔの監視手法としては、例えば、フォトカプラなどを介して二次回路系１ｓから一次回路系１ｐへ出力電圧Ｖｏｕｔに応じた帰還信号を返し、これを制御回路２０で監視する手法が挙げられる。

絶縁トランス３０は、互いに磁気結合された一次巻線３１と二次巻線３２を含み、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ、一次回路系１ｐから二次回路系１ｓに電力を伝達する。一次巻線３１は、一次回路系１ｐのフルブリッジ回路１０に接続されている。二次巻線３２は、二次回路系１ｓの整流回路４０に接続されている。

整流回路４０は、整流素子（例えばダイオード）４１〜４４を含む。整流素子４１のアノードと整流素子４２のカソードは、二次巻線３２の第１端に接続されている。整流素子４３のアノードと整流素子４４のカソードは、二次巻線３２の第２端に接続されている。整流素子４１及び４３のカソードは、整流回路４０の正側出力端に相当する。整流素子４２及び４４のアノードは、整流回路４０の負側出力端に相当する。

なお、入力電圧Ｖｉｎが高電圧（例えば、ＤＣ６００Ｖ以上の直流電圧、ないしは、ＡＣ４００Ｖの交流電圧を、ＰＦＣ回路を通して平滑した直流電圧）である場合には、それぞれの整流素子４１〜４４として、高耐圧（例えば１７００Ｖ耐圧）のＳｉＣデバイス（例えば、ＳｉＣベースのショットキーバリアダイオード）を用いることが望ましい。

第１リアクトル５０は、第１端が整流回路４０の正側出力端に接続されて、第２端が出力電圧Ｖｏｕｔの出力端に接続された平滑リアクトル（例えば８５０μＨ）である。

第１コンデンサ６０は、第１端が出力電圧Ｖｏｕｔの出力端に接続されて、第２端が整流回路４０の負側出力端に接続された平滑コンデンサ（例えば８４０μＦ）である。

このように接続された整流回路４０、第１リアクトル５０、及び、第２コンデンサ６０は、二次巻線３２に現れる誘起電圧から出力電圧Ｖｏｕｔを生成する全波整流型の整流平滑部として機能する。ただし、整流平滑部の構成は、必ずしもこれに限定されるものではなく、例えば、半波整流型を採用しても構わない。

スナバ回路７０は、第１リアクトル５０に対して並列に接続されたサージ電圧吸収回路であり、第１ダイオード７１と、第２コンデンサ７２と、抵抗７３と、を含む。

第１ダイオード７１は、整流回路４０の正側出力端に出力電圧Ｖｏｕｔを超えるサージ電圧が現れたときに順バイアス状態となってスナバ回路７０を動作させるためのスナバダイオード（例えば１６００Ｖ耐圧）である。第２コンデンサ７２は、サージ電圧によるエネルギーを吸収するためのスナバコンデンサ（例えば０．１μＦ）である。抵抗７３は、サージ電圧によるエネルギーを消費するためのスナバ抵抗（例えば２．５ｋΩ）である。

第１ダイオード７１のアノードは、第１リアクトル５０の第１端（＝整流回路４０の正側出力端）に接続されている。第１ダイオード７１のカソードは、第２コンデンサ７２の第１端と抵抗７３の第１端にそれぞれ接続されている。第２コンデンサ７２の第２端と抵抗７３の第２端は、いずれも第１リアクトル５０の第２端（＝出力電圧Ｖｏｕｔの出力端）に接続されている。このように、互いに並列接続された第２コンデンサ７２と抵抗７３は、第１ダイオード７１のカソードと第１リアクトル５０の第２端との間に接続されたＣＲ回路部として機能する。

上記構成から成るスナバ回路７０は、第１ダイオード７１としてステップリカバリダイオードが用いられていることを特徴とする。以下では、図２を参照しながら、ステップリカバリダイオードの逆回復特性について説明する。

図２は、第１ダイオード７１として用いられるステップリカバリダイオードの逆回復特性図である。本図の横軸は時間ｔを示しており、縦軸は第１ダイオード７１に流れるダイオード電流Ｉ７１を示している。なお、ダイオード電流Ｉ７１については、アノードからカソードに向けて流れる順方向電流Ｉｆを正とし、カソードからアノードに向けて流れる逆回復電流Ｉｒを負として定義する。

ステップリカバリダイオードは、少数キャリアの寿命（いわゆるキャリアライフタイムτ）が通常のダイオードよりも長く、順方向伝導期間Ｔｆ（＝順方向電流Ｉｆが流れる期間）に大きな電荷を蓄積することができる。そのため、時刻ｔ１において、ステップリカバリダイオードが順バイアスから逆バイアスに切り替わると、その後、比較的長いリカバリ期間Ｔｒ（＝時刻ｔ１〜ｔ２）に亘り逆回復電流Ｉｒが流れ続ける。

通常のダイオードでは、リカバリ期間Ｔｒが長いほど逆回復電流Ｉｒが０Ａに戻るまでの遷移期間Ｔｔも長くなる。一方、ステップリカバリダイオードでは、リカバリ期間Ｔｒと比べて十分に短い遷移期間Ｔｔ（＝時刻ｔ２〜ｔ３）を呈するようにその素子設計が行われている。

すなわち、ステップリカバリダイオードは、リカバリ期間Ｔｒを長くして遷移期間Ｔｔを短くするように設計されており、順バイアスから逆バイアスへの切替時において、比較的大きな逆回復電流Ｉｒを比較的長期間に亘って流すことのできるダイオードであると言える。以下では、このようなステップリカバリダイオードを第１ダイオード７１として採用することの技術的意義について詳述する。

図３は、スイッチング電源装置１におけるスイッチング動作の一例を示すタイミングチャートであり、上から順に、スイッチング素子１１〜１４にそれぞれ印加されるゲート・ソース間電圧Ｖｇｓ１１〜Ｖｇｓ１４、スイッチング素子１１〜１４にそれぞれ流れるドレイン電流Ｉｄ１１〜Ｉｄ１４、整流素子４１及び４２にそれぞれ印加される逆バイアス電圧Ｖ４１及びＶ４２、整流素子４１及び４２にそれぞれ流れるダイオード電流Ｉ４１及びＩ４２、第１ダイオード７１に流れるダイオード電流Ｉ７１、並びに、絶縁トランス３０の二次巻線３２に現れる二次側出力電圧Ｖ３２が描写されている。

なお、ドレイン電流Ｉｄ１１〜Ｉｄ１４については、ドレインからソースに向けて流れる順方向電流を正とし、ソースからドレインに向けて流れる逆方向電流を負として定義している。また、ダイオード電流Ｉ４１及びＩ４２、並びに、ダイオード電流Ｉ７１については、アノードからカソードに向けて流れる順方向電流を正とし、カソードからアノードに向けて流れる逆回復電流を負として定義している。また、二次側出力電圧Ｖ３０については、二次巻線３２の第１端が第２端よりも高電位であるときを正とし、二次巻線３２の第１端が第２端よりも低電位であるときを負として定義している。

制御回路２０にて採用されている位相制御方式では、スイッチング素子１１〜１４のゲート・ソース間電圧Ｖｇｓ１１〜Ｖｇｓ１４が一定のデューティ比（例えば５０％）で駆動される。また、第１アーム側のゲート・ソース間電圧Ｖｇｓ１１と第２アーム側のゲート・ソース間電圧Ｖｇｓ１４、第１アーム側のゲート・ソース間電圧Ｖｇｓ１２と第２アーム側のゲート・ソース間電圧Ｖｇｓ１３の間には、シフト時間Ｔｓｈｉｆｔ（＝位相差）が設けられている。このシフト時間Ｔｓｈｉｆｔを可変制御することにより、絶縁トランス３０の二次側出力時間Ｔｏｕｔが変化する。従って、この位相制御方式によれば、基本的に、スイッチング周波数ｆｓｗ（延いてはスイッチング周期Ｔｓｗ）を一定値に固定したまま、出力電圧Ｖｏｕｔの帰還制御を行われる。

また、第１アームのスイッチング動作では、スイッチング素子１１及び１２がそれぞれ相補的にオン／オフされる。同様に、第２アームのスイッチング動作では、スイッチング素子１３及び１４がそれぞれ相補的にオン／オフされる。なお、本明細書中の「相補的」という文言は、各アームを形成する上側スイッチと下側スイッチのオン／オフ状態が完全に逆転している場合のみを意味するのではなく、上側スイッチと下側スイッチのオン／オフ遷移タイミングに所定の遅延が与えられている場合（上側スイッチと下側スイッチの同時オフ時間（デッドタイム）Ｔｄが設けられている場合）も含む。この同時オフ時間Ｔｄを設けることにより、両スイッチを介して流れる過大な貫通電流を防止することが可能となる。

以下では、時刻ｔ１１〜ｔ１５におけるスイッチング電源装置１の動作状態について、図４〜図８を参照しながら具体的に説明する。

図４〜図８は、それぞれ、先出の図３における時刻ｔ１１〜ｔ１５での動作状態図である。時刻ｔ１１では、図４で示したように、スイッチング素子１１及び１４がオンとなっており、スイッチング素子１２及び１３がオフとなっている。このとき、一次回路系１ｐでは、細破線で示した電流経路（直流電源２の正極端→スイッチング素子１１→一次巻線３１→スイッチング素子１４→直流電流２の負極端）を介して一次電流が流れる。また、このとき、二次回路系１ｓでは、同じく細破線で示した電流経路（二次巻線３２の第１端→整流素子４１→第１リアクトル５０→負荷３→整流素子４４→二次巻線３２の第２端）を介して二次電流が流れる。

時刻ｔ１２では、図５で示したように、スイッチング素子１１とスイッチング素子１２のオン／オフ状態が入れ替わっている。すなわち、時刻ｔ１２では、スイッチング素子１２及び１４がオンとなっており、スイッチング素子１１及び１３がオフとなっている。時刻ｔ１１と時刻１２の間において、スイッチング素子１１がまずオフすると、一次回路系１ｐでは、それまで流れていた一次電流が一次巻線３１により維持される。その結果、図５の細破線で示した電流経路（一次巻線３１の第２端→スイッチング素子１４→スイッチング素子１２→一次巻線３１の第１端）を介して一次電流が流れる。このとき、スイッチング素子１２をオンさせることでソフトターンオンが実現できる。また、このとき、二次回路系１ｓでは、それまで流れていた二次電流が第１リアクトル５０により維持される。その結果、細破線で示した第１電流経路（二次巻線３２の第１端→整流素子４１→第１リアクトル５０→負荷３→整流素子４４→二次巻線３２の第２端）、及び、細実線で示した第２電流経路（二次巻線３２の第２端→整流素子４３→第１リアクトル５０→負荷３→整流素子４２→二次巻線３２の第１端）を介して二次電流が流れる。このように、時刻ｔ１２では、第１リアクトル５０の起電力により整流素子４１及び４４が順バイアス状態となる。

時刻ｔ１３では、図６で示したように、スイッチング素子１３とスイッチング素子１４のオン／オフ状態が入れ替わっている。すなわち、時刻ｔ１３では、スイッチング素子１２及び１３がオンとなっており、スイッチング素子１１及び１４がオフとなっている。このとき、一次回路系１ｐでは、細破線で示した電流経路（直流電源２の正極端→スイッチング素子１３→一次巻線３１→スイッチング素子１２→直流電流２の負極端）を介して一次電流が流れる。すなわち、時刻ｔ１１〜ｔ１２と比べて、一次巻線３１に掛かる電圧と一次電流の向きが逆転する。その結果、二次回路系１ｓでも二次巻線３２に発生する電圧（絶縁トランス３０の二次側出力電圧Ｖ３０）と二次電流の向きが逆転し、それまで順バイアス状態とされていた整流素子４１及び４４が逆バイアス状態に切り替わる。このとき、整流素子４１及び４４は、ごく短期間ながら、カソードからアノードに向けて逆回復電流が流れるリカバリ状態（＝逆回復状態）となる。

リカバリ状態の整流素子４１及び４４は、第１リアクトル５０と比べて極めて低インピーダンスである。従って、二次回路系１ｓでは、第１リアクトル５０や負荷３を介する通常の電流経路ではなく、細破線で示した第１短絡経路（二次巻線３２の第２端→整流素子４３→整流素子４１→二次巻線３２の第１端）、及び、細実線で示した第２短絡経路（二次巻線３２の第２端→整流素子４４→整流素子４２→二次巻線３２の第１端）を介して、短絡電流が流れる。

すなわち、時刻ｔ１３では、二次巻線３２の両端間が瞬間的に短絡した状態となる。従ってこの際、一次回路系１ｐから二次回路系１ｓに電流が供給され、それによって一次巻線３１に余剰に蓄積されたエネルギーが二次回路系１ｓに伝送されるが、第１リアクトル５０がパルス信号に対して高インピーダンスであることから負荷３にエネルギーを逃がすことができず、整流素子４１及び４４の両端間に過大なサージ電圧となって現れ、破壊に至るおそれがある。これは、位相制御方式を採用したスイッチング電源装置１の二次回路系１ｓで特段の対策を講じていない場合、不可避的に生じる課題である。

上記の課題を解決するための手段として、第１実施形態のスイッチング電源装置１は、スナバ回路７０を有する。以下では、図７及び図８を参照しながら、時刻ｔ１４以降におけるスナバ回路７０の動作について詳述する。

整流素子４１に逆回復電流が流れて逆バイアス電圧Ｖ４１が上昇し、出力電圧Ｖｏｕｔを上回ると、第１ダイオード７１が順バイアス状態となり、スナバ回路７０が動作状態となる。その結果、時刻ｔ１４では、図７で示したように、細破線で示した電流経路（二次巻線３２の第２端→整流素子４３→第１ダイオード７１→第２コンデンサ７２→負荷３→整流素子４２→二次巻線３２の第１端）を介してスナバ回路７０に電流が引き込まれる。その結果、余剰なエネルギーが第２コンデンサ７２により吸収されるので、整流素子４１の両端間に現れるサージ電圧を抑制することが可能となる。なお、時刻ｔ１４では、第１リアクトル５０を介する電流経路により、負荷３にも電流が供給される。

ただし、第２コンデンサ７２で吸収した電荷を抵抗７３で全て消費してしまうと、その消費分はスイッチング電源装置１での電力損失に他ならない。そこで、時刻ｔ１５では、図８の細実線で示したように、第１ダイオード７１のリカバリ時における逆回復電流として、第２コンデンサ７２で吸収した電荷の一部が７１→４３→３２→４２→３を介して回生され、一次回路系１ｐに１３→２→１２→３１を介して還流されている。特に、第１ダイオード７１としてステップリカバリダイオードを用いれば、通常のダイオードを用いるよりも大きな逆回復電流を流すことができるので、より多くの電力を回生させることが可能となる。従って、上記の電力損失を抑えることが可能となり、延いては、スイッチング電源装置１の電力変換効率を高めることが可能となる。

図９及び図１０は、いずれもスナバ動作波形図であり、それぞれ、上から順に、第１ダイオード７１に流れるダイオード電流Ｉ７１と、整流回路４０の正側出力電圧（＝整流素子４１の逆バイアス電圧Ｖ４１と整流素子４２の逆バイアス電圧Ｖ４２とを足し合わせた電圧）が描写されている。なお、図１０には第１ダイオード７１としてステップリカバリダイオードを用いた場合の挙動が示されており、図９には第１ダイオード７１としてステップリカバリダイオードを用いていない場合（＝通常のダイオードを用いた場合）の挙動が比較参照用として示されている。

両図から明らかなように、第１ダイオード７１としてステップリカバリダイオードを用いた場合には、通常のダイオードを用いた場合と比べて、整流回路４０の正側出力端に現れるサージ電圧をより効果的に抑制することができる。また、先にも述べたように、第１ダイオード７１としてステップリカバリダイオードを用いた場合には、通常のダイオードを用いた場合と比べて、スナバ回路７０からより多くの電力を回生させることができる。

すなわち、第１実施形態のスイッチング電源装置１によれば、二次回路系１ｓのサージ電圧を効果的に抑制しつつ、スナバ回路７０での電力損失を低減することが可能となる。

ただし、第１ダイオード７１のリカバリ時における逆回復電流が大き過ぎると、スイッチング素子１１〜１４や整流素子４１〜４４の破壊を招くおそれがある。特に、フルブリッジ回路１０の位相制御条件により、第１ダイオード７１のリカバリ期間中に絶縁トランス３０の二次側出力電圧Ｖ３０が０Ｖになると、第１ダイオード７１の逆回復電流が流れているときに、二次側巻線３２の両端間が短絡した状態となり、一次回路系１ｐに過大な電流が還流されてしまうので、スイッチング素子１１〜１４の破壊を招くおそれがある。以下では、このような懸念を払拭するための創意工夫について、第２実施形態ないし第３実施形態を例に挙げながら詳細に説明する。

＜第２実施形態＞
図１１は、スイッチング電源装置１の第２実施形態を示す回路図である。第２実施形態は、先出の第１実施形態を基礎としつつ、スナバ回路７０の構成要素として、第２ダイオード７４と第２リアクトル７５を追加した点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことにより重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。

第２ダイオード７４は、アノードが第１ダイオード７１のカソードに接続されて、カソードが第２コンデンサ７２及び抵抗７３の各第１端に接続された整流ダイオードである。第２ダイオード７４としては、高耐圧（例えば１２００Ｖ耐圧）でかつ逆回復時間の短いＳｉＣデバイス（例えば、ＳｉＣベースのショットキーバリアダイオード）を用いることが望ましい。

第２リアクトル７５は、第２ダイオード７４に対して並列に接続されたスナバリアクトル（例えば１００μＨ）である。

これらの第２ダイオード７４と第２リアクトル７５は、第１ダイオード７１のリカバリ期間中に絶縁トランス３０の二次側出力電圧Ｖ３０が０Ｖになった場合であっても、そのときに流れる短絡電流の過度な増大を抑制する働きを持つ。

なお、第２実施形態においても、スイッチング電源装置１のスイッチング動作自体は、第１実施形態のそれと基本的に同一である。そこで、以下では、先出の図３とともに、図１２及び図１３を参照しながら、スナバ回路７０による短絡電流の抑制動作について詳細な説明を行う。

図１２及び図１３は、それぞれ、先出の図３における時刻ｔ１４及びｔ１５での動作状態図である。なお、スナバ回路７０の非動作時（時刻ｔ１１〜ｔ１３）については、先の第１実施形態（図４〜図６）と特に変わるところがないので、重複した説明を割愛する。

整流素子４１に逆回復電流が流れて逆バイアス電圧Ｖ４１が上昇すると、第１ダイオード７１が順バイアス状態となり、スナバ回路７０が動作状態となる。その結果、時刻ｔ１４では、図１２で示したように、細破線で示した電流経路（二次巻線３２の第２端→整流素子４３→第１ダイオード７１→第２ダイオード７４→第２コンデンサ７２→負荷３→整流素子４２→二次巻線３２の第１端）を介して、スナバ回路７０に電流が引き込まれる。すなわち、第２実施形態では、スナバ回路７０に電流が流入する際、第２ダイオード７４を介して第２コンデンサ７２が充電される。従って、第２ダイオード７４の導通損失が小さい場合は、先出の第１実施形態（図７）と何ら変わりなく、余剰な電流が第２コンデンサ７２により吸収されるので、整流素子４１の両端間に現れるサージ電圧を抑制することが可能となる。

一方、スナバ回路７０から電力が回生されるときには、第２ダイオード７４が逆バイアス状態となる。従って、時刻ｔ１５では、図１３の細実線で示した電流経路（第２リアクトル７５→第１ダイオード７１→整流素子４３→二次巻線３２→整流素子４２→負荷３）を介して、第２コンデンサ７２が放電される。すなわち、第１ダイオード７１に流れる逆回復電流の大きさは、第２リアクトル７５のインピーダンス成分により制限される。従って、第１ダイオード７１のリカバリ期間中に絶縁トランス３０の二次側出力電圧Ｖ３０が０Ｖになった場合であっても、そのときに流れる短絡電流の過度な増大を抑制することが可能となる。

図１４は、第２実施形態におけるスナバ動作波形図であり、上から順に、第１ダイオード７１に流れるダイオード電流Ｉ７１と、整流回路４０の正側出力電圧（＝整流素子４１の逆バイアス電圧Ｖ４１と整流素子４２の逆バイアス電圧Ｖ４２とを足し合わせた電圧）が描写されている。本図から分かるように、第２実施形態においても、先出の第１実施形態（図１０）と同じく、整流回路４０の正側出力端に現れるサージ電圧が効果的に抑制されている。本図は二次巻線３２正常動作時のものであるが、第１ダイオード７１に流れるダイオード電流Ｉ７１の逆回復電流の負側ピーク値が図１０と比較してわずかに低減していることから、第２リアクトル７５の効果が現れていることが分かる。

なお、第２リアクトル７５に流れる電流は、時間の経過とともに増大していく。そのため、第２リアクトル７５は、第１ダイオード７１のリカバリ期間が数μｓ以内（例えば１０μｓ以下）の範囲（＝第２リアクトル７５の電流があまり増加しない範囲）において、その電流抑制効果を発揮する。

すなわち、第２リアクトル７５は、第１ダイオード７１のリカバリ期間中において、二次巻線３２の瞬間的な短絡により過大な短絡電流が生じた場合にはこれを効果的に抑制する一方、スイッチング電源装置１の定常動作時には、第１ダイオード７１の逆回復電流をほとんど抑制することなく通過させることができる。従って、スイッチング電源装置１の定常動作時には、先の第１実施形態と同じく、スナバ回路７０での電力損失を抑えてスイッチング電源装置１の電力変換効率を高めることが可能となる。

なお、第２実施形態のスナバ回路７０は、第１ダイオード７１と第２ダイオード７２を必要とするが、これら２つのダイオードについては、放熱フィンを１つにまとめることができるので双方を単一のパッケージ１００に封止することが望ましい。

図１５は、第１ダイオード７１と第２ダイオード７２の双方を封止したパッケージ１００の一構成例を示す模式図である。また、図１６及び図１７は、それぞれ、パッケージ１００の外観図（図１６は表面側、図１７は裏面側）である。

パッケージ１００は、３本の端子部１０１〜１０３と１つのネジ穴１０４を有する。第１ダイオード７１のアノードは、端子部１０１に接続されている。第１ダイオード７１のカソードと第２ダイオード７４のアノードは、いずれも端子部１０２に接続されている。第２ダイオード７４のカソードは、端子部１０３に接続されている。

このように、第１ダイオード７１と第２ダイオード７２の双方を単一のパッケージ１００に封止することにより、両素子の冷却を一括して行うことができるので、省スペース化に貢献することが可能となる。

なお、パッケージ１００は、３本の端子部１０１〜１０３を除いてリードフレームが全面樹脂封止されている３ピンのフルモールド型とされている。このように、パッケージ１００の表面だけでなく、パッケージ１００の裏面も確実に絶縁されているフルモールド型であれば、その放熱性は多少犠牲になるものの、パッケージ１００をシャーシやヒートシンクに対して安全にネジ止めすることが可能となる。特に、高電圧を取り扱うスイッチング電源装置１への適用に際しては、パッケージ１００の絶縁性を確保することが重要となるので、パッケージ１００をフルモールド型とすることが望ましいと言える。なお、入出力電圧の値を鑑みて必要な沿面距離を有するパッケージを選択することが望ましい。

＜第３実施形態＞
先出の第２実施形態（図１１）では、スナバ回路７０に第２ダイオード７４と第２リアクトル７５を追加することにより、第１ダイオード７１のリカバリ期間中に生じるおそれのある短絡電流を効果的に抑制することのできる構成を提案した。

一方、以下では、第３実施形態として、先出の第１実施形態（図１）と同様の構成を採用しながら、制御回路２０のスイッチング制御を工夫することにより、上記の短絡電流が発生する状況（＝第１ダイオード７１のリカバリ期間中に絶縁トランス３０の二次側出力電圧Ｖ３０が０Ｖとなって二次巻線３２が瞬間的に短絡してしまう状況）自体を未然に回避することのできる構成を提案する。

図１８は、第３実施形態で実施されるスイッチング制御の一例を示す図である。本図には、負荷３の重さ条件に応じた二次側出力時間Ｔｏｕｔとスイッチング周波数ｆｓｗの可変制御例と、各負荷状態でのスイッチング駆動波形（ゲート・ソース間電圧Ｖｇｓ１１〜Ｖｇｓ１４）が描写されている。

第３実施形態のスイッチング電源装置１において、制御回路２０は、２種類の動作モード、すなわち、第１モード（ＭＯＤＥ１）と第２モード（ＭＯＤＥ２）を備えている。

第１モードの制御回路２０は、スイッチング周波数ｆｓｗを定常値ｆｓｗ０（例えば１００ｋＨｚ）に固定したまま、先述の位相制御により絶縁トランス３０の二次側出力時間Ｔｏｕｔを負荷３の重さ条件に応じて出力電圧Ｖｏｕｔが一定になるように調整する。具体的に述べると、第１モードの制御回路２０は、負荷３が重くなるほど二次側出力時間Ｔｏｕｔを延長するように、逆に、負荷３が軽くなるほど二次側出力時間Ｔｏｕｔを短縮するように、ゲート・ソース間電圧Ｖｇｓ１１及びＶｇｓ１２とゲート・ソース間電圧Ｖｇｓ１３及びＶｇｓ１４との位相差を可変制御する。すなわち、第１モードの制御回路２０では、先出の第１実施形態と何ら変わるところのない出力帰還制御が行われる。

ただし、二次側出力時間Ｔｏｕｔが短くなるほど、第１ダイオード７１のリカバリ期間中に絶縁トランス３０の二次側出力電圧Ｖ３０が０Ｖとなり二次巻線３２が短絡しやすくなる。そのため、第１モードにおける二次側出力時間Ｔｏｕｔの調整は、二次側出力時間Ｔｏｕｔが所定の下限値ＴｏｕｔＬを下回らない範囲で実施される。

なお、上記の下限値ＴｏｕｔＬは、第１ダイオード７１の動作時間（＝第１ダイオード７１の順方向電流が流れる時間と逆回復電流が流れる時間の和、例えば１μｓ）よりも長い値（例えば２μｓ）に設定しておくとよい。

一方、二次側出力時間Ｔｏｕｔを下限値ＴｏｕｔＬまで短縮してもなお、出力電圧Ｖｏｕｔの上昇が続くような軽負荷状態に至ると、制御回路２０は、二次側出力時間Ｔｏｕｔがこれ以上短くならないように、第１モードから第２モードに切り替わる。

第２モードの制御回路２０は、二次側出力時間Ｔｏｕｔを下限値ＴｏｕｔＬに固定したまま、スイッチング周波数ｆｓｗを負荷３の重さ条件に応じて調整する。具体的に述べると、第２モードの制御回路２０は、負荷３が軽くなるほどスイッチング周波数ｆｓｗを定常値ｆｓｗ０から引き下げていくように、ゲート・ソース間電圧Ｖｇｓ１１〜Ｖｇｓ１４の駆動を行う。

図１８には、３つの負荷状態ＲＬ１〜ＲＬ３（負荷３の重さはＲＬ１＜ＲＬ２＜ＲＬ３とする）が例示されている。

負荷状態ＲＬ１では、制御回路２０が第１モードとなる。このとき、スイッチング周波数ｆｓｗ１（＝１／Ｔｓｗ１）が定常値ｆｓｗ０に固定されたまま、二次側出力時間Ｔｏｕｔ１が負荷３の重さに応じて調整される。従って、絶縁トランス３０の出力デューティＤ１（＝Ｔｏｕｔ１／Ｔｓｗ１）は、二次側出力時間Ｔｏｕｔ１に応じた可変値となる。

負荷状態ＲＬ２は、第１モードと第２モードの切り替わりポイントに相当する。このとき、スイッチング周波数ｆｓｗ２（＝１／Ｔｓｗ２）は定常値ｆｓｗ０となり、二次側出力時間Ｔｏｕｔ２は下限値ＴｏｕｔＬとなる。従って、絶縁トランス３０の出力デューティＤ２（＝Ｔｏｕｔ２／Ｔｓｗ２）は、出力デューティＤ１よりも小さい固定値となる。

負荷状態ＲＬ３では、制御回路２０が第２モードとなる。このとき、二次側出力電圧Ｖｏｕｔ３が下限値ＴｏｕｔＬに固定されたまま、スイッチング周波数ｆｓｗ３（＝１／Ｔｓｗ３）が負荷３の重さに応じて調整される。従って、絶縁トランス３０の出力デューティＤ３（＝Ｔｏｕｔ３／Ｔｓｗ３）は、出力Ｄ２よりもさらに小さく、スイッチング周波数ｆｓｗ３に応じた可変値となる。

このように、第３実施形態のスイッチング電源装置１であれば、先の第２実施形態（図１１）と異なり、スナバ回路７０に第２ダイオード７４と第２リアクトル７５を追加せずに済むので、回路規模を縮小することが可能となる。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、一般産業機器向けやインフラ向けの絶縁ＤＣ／ＤＣコンバータに利用することが可能である。

１ スイッチング電源装置
１ｐ 一次回路系
１ｓ 二次回路系
２ 直流電源
３ 負荷
１０ フルブリッジ回路
１１〜１４ スイッチング素子
１５〜１８ 共振コンデンサ
２０ 制御回路
３０ 絶縁トランス
３１ 一次巻線
３２ 二次巻線
４０ 整流回路
４１〜４４ 整流素子
５０ 第１リアクトル
６０ 第１コンデンサ
７０ スナバ回路
７１ 第１ダイオード（ステップリカバリダイオード）
７２ 第２コンデンサ
７３ 抵抗
７４ 第２ダイオード
７５ 第２リアクトル
１００ パッケージ
１０１〜１０３ 端子部
１０４ ネジ穴

Claims (6)

1. 複数のスイッチング素子を含むフルブリッジ回路と、
   前記フルブリッジ回路を位相制御方式で駆動する制御回路と、
   前記フルブリッジ回路に接続された一次巻線とこれに磁気結合された二次巻線とを含む絶縁トランスと、
   前記二次巻線に接続された複数の整流素子を含む整流回路と、
   第１端が前記整流回路の正側出力端に接続された第１リアクトルと、
   前記第１リアクトルの第２端と前記整流回路の負側出力端との間に接続された第１コンデンサと、
   前記第１リアクトルに対して並列に接続されたスナバ回路と、
   を有し、
   前記スナバ回路は、
   アノードが前記第１リアクトルの第１端に接続された第１ダイオードと、
   前記第１ダイオードのカソードと前記第１リアクトルの第２端との間に接続されたＣＲ回路部と、
   を含み、
   前記第１ダイオードは、ステップリカバリダイオードである、
   ことを特徴とするスイッチング電源装置。
2. 前記スナバ回路は、
   アノードが前記第１ダイオードのカソードに接続されてカソードが前記ＣＲ回路部に接続された第２ダイオードと、
   前記第２ダイオードに対して並列に接続された第２リアクトルと、
   をさらに含むことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記制御回路は、
   スイッチング周波数を固定したまま位相制御により前記絶縁トランスの二次側出力時間を所定の下限値を下回らない範囲で負荷に応じて調整する第１モードと、
   前記二次側出力時間を前記下限値に固定したまま前記スイッチング周波数を負荷に応じて調整する第２モードと、
   を備え、
   前記下限値は、前記第１ダイオードの動作時間よりも長い値に設定されていることを特徴とする請求項１に記載のスイッチング電源装置。
4. 前記複数のスイッチング素子及び前記複数の整流素子の少なくとも一方は、ＳｉＣベースの半導体素子であることを特徴とする請求項１〜請求項３のいずれか一項に記載のスイッチング電源装置。
5. 前記フルブリッジ回路に入力される入力電圧は、ＤＣ６００Ｖ以上であることを特徴とする請求項１〜請求項４のいずれか一項に記載のスイッチング電源装置。
6. 前記フルブリッジ回路に入力される入力電圧は、ＡＣ４００Ｖの交流電圧をＰＦＣ回路を通して平滑した電圧である請求項１〜請求項４のいずれか一項に記載のスイッチング電源装置。

Images