JP6963930B2 - Ｄｃ／ｄｃコンバータ - Google Patents

Description

本発明は、スイッチング損失及びスイッチングノイズを低減することができるＤＣ／ＤＣコンバータに関する。

大容量電力変換回路として、ハーフブリッジやフルブリッジコンバータが知られている。これらのコンバータは、二次側整流ダイオードに大きなサージ電圧が発生するという問題点を有する。サージ吸収手段として、ダイオード、コンデンサ、抵抗によるサージ吸収回路が知られているが、抵抗を含むサージ抑制回路は損失を発生する。この問題点の解決手段として、ロスレススナバ回路の提案がされている（特許文献１〜３）。

特許文献１では、二次側整流ダイオードとチョークコイル間にダイオードとコンデンサによるスナバ回路が提案されている。スナバ回路のコンデンサは、サージ電力を吸収して、トランスの一次巻線に電圧が印加されない還流期間に、吸収したサージ電力を二次側平滑コンデンサに放出する。そのため、低損失なスナバ回路によってサージ電圧は抑制される。（スナバ回路による損失は低減される）
また、特許文献２には、スナバ回路のサージ吸収特性を向上するためには、スナバコンデンサの静電容量を大きくすることが有効であることが記載されている。スナバコンデンサを大きくすることでサージ吸収能力は強化されるが、トランスのリーケージインダクタンスとスナバコンデンサとの共振による共振電流が大きくなる。この対策として、インダクタンス２０（特許文献２の図１の２０）を追加している。

また、特許文献３は、還流期間に整流回路に電流が流れないように還流リアクトルと還流ダイオードからなる迂回回路を設けている。スナバ回路のスナバコンデンサを大きくすることで、還流期間に還流電流を整流回路に流さずにスナバ回路に迂回させている。

特開平１１−０９８８３６号公報 特許第５７６１１１２号公報 特許第６００９００３号公報

しかしながら、特許文献３のようにスナバコンデンサを大きくすると、トランスのリーケージインダクタンスとスナバコンデンサとの共振周期が長くなる。このとき、共振の１／２周期が一次側のスイッチングのオン幅よりも長くなると、スイッチング素子に流れているターンオフ時の電流値が増加する。

このため、スイッチング素子のスイッチング損失が増加し、スイッチング素子のスイッチングノイズが増加する。

本発明の課題は、スイッチング素子のスイッチング損失及びスイッチングノイズを低減することができるＤＣ／ＤＣコンバータを提供することにある。

本発明に係るＤＣ／ＤＣコンバータは、互いに電磁結合する一次巻線と二次巻線とを有するトランスと、前記トランスの一次巻線に接続され且つ複数のスイッチング素子を有し、前記複数のスイッチング素子がスイッチング周波数でオンオフすることで直流電力を交流電力に変換するインバータと、前記トランスの二次巻線に接続され且つ前記二次巻線に発生する交流を整流する整流回路と、前記整流回路の出力側に接続され且つスナバコンデンサを有するスナバ回路と、前記トランスの一次巻線に接続された共振コンデンサとを備え、前記共振コンデンサと前記スナバコンデンサと前記トランスのリーケージインダクタンスとの直列共振回路により、前記スナバコンデンサに流れる充電電流の共振周波数を前記複数のスイッチング素子のスイッチング周波数以上になるように設定したことを特徴とする。

また、前記スナバコンデンサは、前記複数のスイッチング素子がオフ期間中に、当該スナバコンデンサに印加される電圧が０Ｖよりも高くなるようにコンデンサ値が設定されていることを特徴とする。

本発明によれば、共振コンデンサとスナバコンデンサとトランスのリーケージインダクタンスとの直列共振回路により、スナバコンデンサに流れる充電電流の共振周波数を複数のスイッチング素子のスイッチング周波数以上になるように設定したので、共振電流により、スイッチング素子のターンオフ時のスイッチング電流を低減できる。従って、スイッチング素子のスイッチング損失及びスイッチングノイズを低減することができる。

また、スナバコンデンサは、複数のスイッチング素子がオフ期間中に、スナバコンデンサに印加される電圧が０Ｖよりも高くなるようにコンデンサ値が設定されているので、還流期間に整流器をオフすることができる。従って、整流器のリカバリ電流は発生せず、サージを大幅に抑制できる。

従って、整流器の耐圧を抑制できるので、低順方向電圧の整流器を使用でき、損失削減により高効率化できる。また、スナバコンデンサに流れる充電電流により、リアクトルのインダクタンスを下げることができるので、リアクトルを小型化できる。

本発明の実施例１に係るＤＣ／ＤＣコンバータの構成図である。 実施例１に係るＤＣ／ＤＣコンバータの各部のタイミングチャートである。 本発明の実施例２に係るＤＣ／ＤＣコンバータの構成図である。 本発明の実施例３に係るＤＣ／ＤＣコンバータの構成図である。 本発明の実施例４に係るＤＣ／ＤＣコンバータを適用した無停電電源装置の構成図である。

以下、本発明の実施の形態のＤＣ／ＤＣコンバータについて、図面を参照しながら詳細に説明する。

（本発明の概要）
まず、本発明のＤＣ／ＤＣコンバータの概要について説明する。二次側の共振回路のコンデンサの電圧が０Ｖ以下にならないように設定することにより、リカバリが発生せず、整流器の耐圧を軽減することができる。

しかし、スナバ回路のスナバコンデンサの電圧をスイッチング素子のスイッチング期間内で０Ｖ以上に維持するためには、大きな容量を持つコンデンサが必要である。このため、トランスのリーケージインダクタンスとスナバコンデンサとの共振周波数は、スイッチング素子のスイッチング周波数以下になってしまう。

また、スイッチング素子をＰＷＭ制御する上で、オンデューティが小さくなると、オン幅よりも共振周期の１／２周期が狭くなる。共振周期の１／２周期がスイッチングのオン幅よりも小さくなると、一次側のスイッチング素子のターンオフ時の電流が大きくなり、大きくなった電流のスイッチングによりサージ電圧が発生し、スイッチング素子のスイッチング損失が増加し、スイッチング素子のスイッチングノイズが増加する。

従って、本発明は、トランスの一次巻線に直列に共振コンデンサを追加し、トランスのリーケージインダクタンスとスナバコンデンサと共振コンデンサとの直列共振回路により、スナバコンデンサ充電電流の共振周波数を、スイッチング周波数以上に設定したことを特徴とする。

以下、本発明を適用した実施例１に係るＤＣ／ＤＣコンバータを説明する。

（実施例１）
図１は、本発明の実施例１に係るＤＣ／ＤＣコンバータの構成図である。実施例１に係るＤＣ／ＤＣコンバータは、直流電源Ｖｉｎ、スイッチング素子Ｑ１〜Ｑ４、ダイオードＤ１〜Ｄ４、トランスＴ１、共振コンデンサＣｃ、リーケージインダクタンスＬｒ１、整流回路ＤＢ１、スナバコンデンサＣｓ、還流ダイオードＤｓ１、充電ダイオードＤｓ２、出力コンデンサＣｏｕｔ、リアクトルＬｃｈ、制御回路１０を備えている。

トランスＴ１は、互いに電磁結合する一次巻線Ｎｐと二次巻線Ｎｓとを有している。ここでは、例えば、一次巻線Ｎｐと二次巻線Ｎｓとの巻数比は、１：１とするが、これに限定されるものではない。

トランスＴ１は、一次巻線Ｎｐと二次巻線Ｎｓとの電磁結合によりリーケージインダクタンスＬｒ１を有する。図１に示す例では、リーケージインダクタンスＬｒ１は、二次巻線Ｎｓに直列に接続されている。

スイッチング素子Ｑ１〜Ｑ４は、本発明のインバータを構成し、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等からなり、フルブリッジ構成されている。スイッチング素子Ｑ１〜Ｑ４は、制御回路１０からの制御信号によりスイッチング周波数でオンオフすることで直流電力を交流電力に変換する。

直流電源Ｖｉｎの両端には、スイッチング素子Ｑ１（第１スイッチング素子）とスイッチング素子Ｑ２（第２スイッチング素子）との直列回路が接続されている。直流電源Ｖｉｎの両端には、スイッチング素子Ｑ３（第３スイッチング素子）とスイッチング素子Ｑ４（第４スイッチング素子）との直列回路とが接続されている。また、スイッチング素子Ｑ１〜Ｑ４の主電極間には、並列にダイオードＤ１〜Ｄ４が接続されている。

スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点とスイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点とがトランスＴ１の一次巻線Ｎｐと共振コンデンサＣｃとの直列回路に接続されている。

整流回路ＤＢ１は、トランスＴ１の二次巻線Ｎｓに接続され且つ二次巻線Ｎｓに発生する交流電力を整流するフルブリッジ構成の全波整流回路からなる。整流回路ＤＢ１の出力両端は、スナバ回路を構成するスナバコンデンサＣｓと還流ダイオードＤｓ１との直列回路に接続されている。

また、整流回路ＤＢ１の出力両端は、リアクトルＬｃｈと出力コンデンサＣｏｕｔとの直列回路に接続されている。スナバコンデンサＣｓの一端と還流ダイオードＤｓ１のカソードとには、充電ダイオードＤｓ２のアノードが接続され、リアクトルＬｃｈの一端と出力コンデンサＣｏｕｔの一端とには、充電ダイオードＤｓ２のカソードが接続されている。

制御回路１０は、出力コンデンサＣｏｕｔの出力電圧に基づきスイッチング素子Ｑ１〜Ｑ４の制御電極（ゲート又はベース）に制御信号を印加することにより、スイッチング素子Ｑ１〜Ｑ４のオンオフを制御する。

共振コンデンサＣｃは、本発明の共振周波数設定素子に対応し、トランスＴ１の一次巻線Ｎｐに直列に接続され、スナバコンデンサＣｓに流れる充電電流の共振周波数をスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数以上になるように設定する。

スナバコンデンサＣｓに流れる充電電流の共振周波数は、共振コンデンサＣｃとスナバコンデンサＣｓとトランスＴ１のリーケージインダクタンスＬｒ１とが直列に接続されたときの共振周波数である。

充電電流の共振周波数ｆを数式で表すと、式（１）にようになる。

ｆ＝１／２π｛Ｃｓ・Ｃｃ・Ｌｒ１／（Ｃｓ＋Ｃｃ）｝^１／２ …（１）
なお、共振コンデンサＣｃは、トランスＴ１の一次巻線Ｎｐに接続する代わりに、トランスの二次巻線Ｎｓに接続されてもよい。あるいは、共振コンデンサＣｃの代わりに、インダクタンスを小さくするようにしても良い。

共振周波数は、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数の１〜１５倍であることを特徴とする。共振周波数は、ＰＷＭによりスイッチング素子Ｑ１〜Ｑ４のオン幅が狭くなることを想定して、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数の３〜５倍以上になるようにすることが望ましい。ＤＣ／ＤＣコンバータの製品化では、共振周波数は、スイッチング周波数の４倍程度である。

また、スナバコンデンサＣｓは、スイッチング素子Ｑ１〜Ｑ４がオフ期間中に、スナバコンデンサＣｓに印加される電圧が０Ｖよりも高くなるようにコンデンサ値が設定されている。

次に、このように構成された実施例１のＤＣ／ＤＣコンバータの動作を図２に示すタイミングチャートを参照しながら、詳細に説明する。

ここで、ＶＱ２ｄｓは、スイッチング素子Ｑ２のドレイン−ソース間電圧、ＩＱ２ｄは、スイッチング素子Ｑ２のドレイン電流、Ｖｃｓは、スナバコンデンサＣｓの電圧、Ｉｄｓ２は、ダイオードＤｓ２に流れる電流、Ｉｄｓ１は、ダイオードＤｓ１に流れる電流である。

まず、時刻ｔ０前では、スイッチング素子Ｑ１〜Ｑ４の全てはオフである。時刻ｔ０において、スイッチング素子Ｑ１，Ｑ４がオンし、スイッチング素子Ｑ２，Ｑ３がオフする。

すると、スイッチング素子Ｑ２のドレイン−ソース間電圧ＶＱ２ｄｓは、上昇し、電流ＩＱ２ｄは、流れない。このとき、一次側では、Ｖｉｎ→Ｑ１→Ｃｃ→Ｎｐ→Ｑ４→Ｖｉｎの経路で電流が流れる。

二次側では、Ｎｓ→ＤＢ１→Ｃｓ→Ｄｓ２→Ｃｏｕｔ→ＤＢ１→Ｌｒ１→Ｎｓの第１経路で電流Ｉｄｓ２が流れる。電流Ｉｄｓ２は、共振コンデンサＣｃとスナバコンデンサＣｓとリーケージインダクタンスＬｒ１との共振による正弦波信号からなる。スナバコンデンサＣｓは充電されるので、一定電圧となる。また、二次側では、第１経路とは別に、Ｎｓ→ＤＢ１→Ｌｃｈ→Ｃｏｕｔ→ＤＢ１→Ｌｒ１→Ｎｓの第２経路で電流が流れる。

次に、時刻ｔ１において、電流Ｉｄｓ２は、０となるので、時刻ｔ１〜ｔ２において、Ｎｓ→ＤＢ１→Ｌｃｈ→Ｃｏｕｔ→ＤＢ１→Ｌｒ１→Ｎｓの第２経路で電流が流れる。

次に、時刻ｔ２において、スイッチング素子Ｑ１〜Ｑ４の全てがオフとなる。このため、時刻ｔ２〜ｔ３において、電圧ＶＱ２ｄｓが時刻ｔ0における電圧の約半分に低下する。この還流期間では、Ｃｓ→Ｌｃｈ→Ｃｏｕｔ→Ｄｓ１→Ｃｓの経路で電流Ｉｄｓ１が流れる。

次に、時刻ｔ３において、スイッチング素子Ｑ２，Ｑ３がオンする。このとき、一次側では、Ｖｉｎ→Ｑ３→Ｎｐ→Ｃｃ→Ｑ２→Ｖｉｎの経路で電流が流れる。

二次側では、Ｎｓ→Ｌｒ１→ＤＢ１→Ｃｓ→Ｄｓ２→Ｃｏｕｔ→ＤＢ１→Ｎｓの第１経路で電流Ｉｄｓ２が流れる。電流Ｉｄｓ２は、共振コンデンサＣｃとスナバコンデンサＣｓとリーケージインダクタンスＬｒ１との共振による正弦波信号からなる。スナバコンデンサＣｓは充電されるので、一定電圧となる。また、二次側では、第１経路とは別に、Ｎｓ→Ｌｒ１→ＤＢ１→Ｌｃｈ→Ｃｏｕｔ→ＤＢ１→Ｎｓの第２経路で電流が流れる。

次に、時刻ｔ４において、電流Ｉｄｓ２は、０となるので、時刻ｔ４〜ｔ５において、Ｎｓ→Ｌｒ１→ＤＢ１→Ｌｃｈ→Ｃｏｕｔ→ＤＢ１→Ｎｓの第２経路で電流が流れる。

次に、時刻ｔ５において、スイッチング素子Ｑ２，Ｑ３がオフする。時刻ｔ５〜ｔ６において、スイッチング素子Ｑ１〜Ｑ４の全てがオフとなる。このため、電圧ＶＱ２ｄｓが時刻ｔ０における電圧の約半分に低下する。この還流期間では、Ｃｓ→Ｌｃｈ→Ｃｏｕｔ→Ｄｓ１→Ｃｓの経路で電流Ｉｄｓ１が流れる。時刻ｔ６の各波形は、時刻ｔ１の各波形と同じになる。

このように実施例１のＤＣ／ＤＣコンバータによれば、共振コンデンサＣｃがスナバコンデンサＣｓに流れる充電電流の共振周波数を複数のスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数以上になるように設定したので、共振電流により、スイッチング素子Ｑ１〜Ｑ４のターンオフ時のスイッチング電流を低減できる。従って、スイッチング素子Ｑ１〜Ｑ４のスイッチング損失及びスイッチングノイズを低減することができる。

また、スナバコンデンサＣｓは、複数のスイッチング素子Ｑ１〜Ｑ４がオフ期間中に、スナバコンデンサＣｓに印加される電圧が０Ｖよりも高くなるようにコンデンサ値が設定されているので、還流期間に整流回路ＤＢ１をオフすることができる。

従って、整流回路ＤＢ１のリカバリ電流は発生せず、サージを大幅に抑制できる。従って、整流回路ＤＢ１の耐圧を抑制できるので、低順方向電圧の整流回路ＤＢ１を使用でき、損失削減により高効率化できる。また、スナバコンデンサＣｓに流れる充電電流により、リアクトルＬｃｈのインダクタンスを下げることができるので、リアクトルＬｃｈを小型化できる。

（実施例２）
図３は、本発明の実施例２に係るＤＣ／ＤＣコンバータの構成図である。実施例１に係るＤＣ／ＤＣコンバータでは、インバータ回路をフルブリッジ構成としたが、実施例２に係るＤＣ／ＤＣコンバータでは、インバータ回路をハーフブリッジ構成としたことを特徴とする。

インバータ回路は、スイッチング素子Ｑ３とスイッチング素子Ｑ４との直列回路と、コンデンサＣ１（第１コンデンサ）とコンデンサＣ２（第２コンデンサ）との直列回路とが並列に接続されてハーフブリッジ構成されている。

スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点とコンデンサＣ１とコンデンサＣ２との接続点とが、トランスＴ１の一次巻線Ｎｐと共振コンデンサＣｃとの直列回路に接続されている。

このような実施例２に係るＤＣ／ＤＣコンバータによれば、スイッチング素子Ｑ４がオン時には、Ｖｉｎ→Ｃ１→Ｃｃ→Ｎｐ→Ｑ４→Ｖｉｎの経路で電流が流れる。この動作は、実施例１に係るＤＣ／ＤＣコンバータのスイッチング素子Ｑ１，Ｑ４がオン時の二次側の動作と同じである。

スイッチング素子Ｑ３がオン時には、Ｖｉｎ→Ｑ３→Ｎｐ→Ｃｃ→Ｃ２→Ｖｉｎの経路で電流が流れる。この動作は、実施例１に係るＤＣ／ＤＣコンバータのスイッチング素子Ｑ２，Ｑ３がオン時の二次側の動作と同じである。

このような実施例２に係るＤＣ／ＤＣコンバータによっても、実施例１に係るＤＣ／ＤＣコンバータの動作と同様に動作し、同様な効果が得られる。スイッチング素子Ｑ１，Ｑ２の代わりに、コンデンサＣ１，Ｃ２を用いるので、安価である。また、制御回路１０ａがスイッチング素子Ｑ３，Ｑ４のみを制御するのみで済むので、制御回路１０ａを簡単化できる。

なお、コンデンサＣ１，Ｃ２は、共振コンデンサＣｃと同様に作用するため、例えば、コンデンサＣ１，Ｃ２を設ける代わりに共振コンデンサＣｃを省略しても良い。その逆に、共振コンデンサＣｃのコンデンサ値を調整することでコンデンサＣ１，Ｃ２を省略しても良い。コンデンサＣ１，Ｃ２を省略する場合、トランスＴ１の一次巻線Ｎｐと共振コンデンサＣｃとの直列回路は、スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点と直流電源Ｖｉｎの両端の一方とに接続される。

（実施例３）
図４は、本発明の実施例３に係るＤＣ／ＤＣコンバータの構成図である。実施例３に係るＤＣ／ＤＣコンバータは、トランスＴ１の二次側を、センタータップとしたことを特徴とする。

実施例３に係るＤＣ／ＤＣコンバータでは、トランスＴ１の二次巻線は、第１の二次巻線Ｎｓ１と第２の二次巻線Ｎｓ２とが直列に接続されている。整流回路は、アノードが第１の二次巻線Ｎｓ１の一端に接続され、カソードがスナバコンデンサＣｓの一端に接続されたダイオードＤ５と、アノードが第２の二次巻線Ｎｓ２の一端に接続され、カソードがスナバコンデンサＣｓの一端に接続されたダイオードＤ６とを備えている。第１の二次巻線Ｎｓ１の他端と第２の二次巻線Ｎｓ２の他端とがダイオードＤｓ１（還流ダイオード）を介してスナバコンデンサＣｓの他端に接続されている。

このように構成された実施例３に係るＤＣ／ＤＣコンバータによれば、スイッチング素子Ｑ１，Ｑ４がオン時には、Ｖｉｎ→Ｑ１→Ｃｃ→Ｎｐ→Ｑ４→Ｖｉｎの経路で電流が流れる。このとき、二次側では、Ｎｓ２→Ｄ６→Ｃｓ→Ｄｓ２→Ｃｏｕｔ→Ｎｓ２の経路で電流が流れる。

スイッチング素子Ｑ２，Ｑ３がオン時には、Ｖｉｎ→Ｑ３→Ｎｐ→Ｃｃ→Ｑ２→Ｖｉｎの経路で電流が流れる。このとき、二次側では、Ｎｓ１→Ｄ５→Ｃｓ→Ｄｓ２→Ｃｏｕｔ→Ｎｓ１の経路で電流が流れる。

このような実施例３に係るＤＣ／ＤＣコンバータによっても、実施例１に係るＤＣ／ＤＣコンバータの動作と同様に動作し、同様な効果が得られる。整流回路が４つのダイオードからなるフルブリッジ構成の代わりに、２つのダイオードＤ５，Ｄ６を用いるので、安価である。

（実施例４）
図５は、本発明の実施例４に係るＤＣ／ＤＣコンバータを適用した無停電電源装置の構成図である。

無停電電源装置は、実施例１乃至３のＤＣ／ＤＣコンバータ１、充電器２、バッテリ３、インバータ部４、スイッチＳＷ１を備えている。充電器２は、交流電源ＡＣに接続され、交流電源ＡＣの交流電力の供給により、バッテリ３を充電する。

ＤＣ／ＤＣコンバータ１は、バッテリ３の直流電圧、即ち、直流電源Ｖｉｎにより直流電圧を別の直流電圧に変換する。インバータ部４は、ＤＣ／ＤＣコンバータ１からの直流電圧を交流電圧に変換して、スイッチＳＷ１の端子ｃに出力する。

通常時には、スイッチＳＷ１は、図示しない切替信号により、端子ａと端子ｂとを接続する。このため、交流電源ＡＣの交流電圧が出力端子ＯＵＴに出力される。

一方、交流電源ＡＣ等の異常時には、スイッチＳＷ１は、図示しない切替信号により、端子ａと端子ｃとを接続する。

このため、ＤＣ／ＤＣコンバータ１は、バッテリ３の直流電圧による直流電圧を別の直流電圧に変換する。インバータ部４は、ＤＣ／ＤＣコンバータ１からの直流電圧を交流電圧に変換する。このため、スイッチＳＷ１を介して交流電圧が出力端子ＯＵＴに出力される。

従って、無停電で出力端子ＯＵＴに出力される負荷に、電力を供給することができる。

Ｖｉｎ 直流電源
Ｑ１〜Ｑ４ スイッチング素子
Ｄ１〜Ｄ６ ダイオード
Ｔ１ トランス
Ｎｐ 一次巻線
Ｎｓ 二次巻線
Ｎｓ１ 第１の二次巻線
Ｎｓ２ 第２の二次巻線
Ｃｃ 共振コンデンサ
Ｌｒ１ リーケージインダクタンス
ＤＢ１ 整流回路
Ｃｓ スナバコンデンサ
Ｄｓ１ 還流ダイオード
Ｄｓ２ ダイオード
Ｃｏｕｔ 出力コンデンサ
Ｌｃｈ リアクトル
Ｃ１，Ｃ２ コンデンサ
１０ 制御回路

Claims (3)

1. 互いに電磁結合する一次巻線と二次巻線とを有するトランスと、
   前記トランスの一次巻線に接続され且つ複数のスイッチング素子を有し、前記複数のスイッチング素子がスイッチング周波数でオンオフすることで直流電力を交流電力に変換するインバータと、
   前記トランスの二次巻線に接続され且つ前記二次巻線に発生する交流を整流する整流回路と、
   前記整流回路の出力側に接続され且つスナバコンデンサを有するスナバ回路と、
   前記トランスの一次巻線に接続された共振コンデンサと、
   を備え、
   前記共振コンデンサと前記スナバコンデンサと前記トランスのリーケージインダクタンスとの直列共振回路により、前記スナバコンデンサに流れる充電電流の共振周波数を前記複数のスイッチング素子のスイッチング周波数以上になるように設定したことを特徴とするＤＣ／ＤＣコンバータ。
2. 前記スナバコンデンサは、前記複数のスイッチング素子がオフ期間中に、当該スナバコンデンサに印加される電圧が０Ｖよりも高くなるようにコンデンサ値が設定されていることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
3. 充電器により充電されるバッテリと、
   前記バッテリに接続される請求項１又は請求項２記載のＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータの直流電力を交流電力に変換するインバータ部と、
   を備えることを特徴とする無停電電源装置。

Images