JP3875106B2 - 遅延回路、及び試験装置 - Google Patents
遅延回路、及び試験装置 Download PDFInfo
- Publication number
- JP3875106B2 JP3875106B2 JP2002002349A JP2002002349A JP3875106B2 JP 3875106 B2 JP3875106 B2 JP 3875106B2 JP 2002002349 A JP2002002349 A JP 2002002349A JP 2002002349 A JP2002002349 A JP 2002002349A JP 3875106 B2 JP3875106 B2 JP 3875106B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- bias current
- signal
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00163—Layout of the delay element using bipolar transistors
- H03K2005/00176—Layout of the delay element using bipolar transistors using differential stages
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号を所望の時間遅延させる遅延回路、及び電子デバイスを試験する試験装置に関する。特に本発明は、発光素子を用いた遅延回路に関する。
【０００２】
【従来の技術】
従来、半導体デバイス等の電子デバイスを試験する試験装置は、試験信号を所望の時間だけ遅延させる遅延回路を備えている。当該遅延回路は、遅延時間を所望の時間に変化できる可変遅延回路であって、リニアライズメモリ等に格納した情報に基づいて、遅延時間を制御していた。
【０００３】
当該遅延回路は、複数の遅延素子を有し、遅延設定値とリニアライズメモリ等に格納した情報とに基づいて、任意の遅延素子に入力信号を通過させ、所望の遅延時間を生成していた。当該遅延素子は、バッファ等の電気回路素子により構成される。
【０００４】
【発明が解決しようとする課題】
しかし、近年の電子デバイスの高精度化、高速化に伴い、電子デバイスを試験する試験装置及び遅延回路においても、より高精度化、高速化が要求される。しかし、従来の電気回路素子による遅延回路、及び試験装置は、高精度化、高速化に対してほぼ限界に達し、新たな手段による遅延回路等が望まれていた。また、高精度の遅延回路を構成する場合、直線性の極めて良い可変遅延の実現が困難となっていた。
【０００５】
そこで本発明は、上記の課題を解決することのできる遅延回路、及び試験装置を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態においては、入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、入力信号に応じて発光し、発光信号を遅延信号として出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給する第１バイアス電流源と、第１発光素子を加熱又は冷却する温度制御部とを備える遅延回路を提供する。温度制御部は、第１発光素子の温度を一定に保つように第１発光素子を加熱又は冷却してよい。温度制御部は、遅延回路における可変遅延範囲に基づいて、第１発光素子を加熱又は冷却してよい。温度制御部は、第１発光素子の温度と、遅延回路における可変遅延範囲とを対応付けて格納する温度データメモリを更に備えてよい。
【０００７】
本発明の第２の形態においては、入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、入力信号に応じて発光し、発光信号を遅延信号として出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給する第１バイアス電流源と、所望の時間に基づいて、バイアス電流源におけるバイアス電流を制御するバイアス電流制御部とを備え、バイアス電流制御部は、第１発光素子の温度に更に基づいて、バイアス電流源におけるバイアス電流を制御することを特徴とする遅延回路を提供する。バイアス電流制御部は、遅延量設定データに対応する電流値に、第１発光素子の温度に基づく係数を乗算した値に、バイアス電流を制御してよい。遅延回路は、第１発光素子の温度に対応する係数を格納するバイアスデータメモリを更に備えてよい。
【０００８】
本発明の第３の形態においては、入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、入力信号に応じて発光し、発光信号を遅延信号として出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給する第１バイアス電流源と、入力信号に応じて発光し、発光信号を遅延信号として出力し、第１発光素子とバンド間遷移時間時定数の異なる第２発光素子と、第２発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第２発光素子に予め供給する第２バイアス電流源と、所望の時間に基づいて、第１発光素子又は第２発光素子のいずれかに入力信号を供給する選択部とを備えることを特徴とする遅延回路を提供する。
【０００９】
第１発光素子及び第２発光素子はレーザダイオードであって、第１発光素子のベース材料と、第２発光素子のベース材料とは異なる材料であってよい。遅延回路は、所望の時間に基づいて、第１バイアス電流源及び第２バイアス電流源におけるバイアス電流を制御するバイアス電流制御部を更に備えてよい。バイアス電流制御部は、第１発光素子の温度に更に基づいて、第１バイアス電流源におけるバイアス電流を制御してよい。遅延回路は、第１発光素子及び第２発光素子を加熱又は冷却する温度制御部を更に備えてよい。
【００１０】
本発明の第４の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験信号を生成するパターン発生部と、試験信号を整形した信号を電子デバイスに供給する波形整形部と、所望のタイミングを発生するタイミング発生部と、試験信号に基づいて、電子デバイスが出力する出力信号を、タイミング発生部が発生したタイミングでサンプリングするサンプリング部と、サンプリング部におけるサンプリング結果に基づいて、電子デバイスの良否を判定する判定部とを備え、タイミング発生部は、基準クロックを発生する基準クロック発生部と、基準クロックを所望の時間遅延させた遅延信号を、所望のタイミングとして出力する遅延回路とを有する試験装置を提供する。第４の形態において、遅延回路は、上述した第１から第３の形態のいずれかの遅延回路である。
【００１１】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００１２】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本発明に係る試験装置１００の構成の一例を示す。試験装置１００は、電子デバイス１０を試験する。試験装置１００は、パターン発生部２０、波形整形部２２、遅延回路３０、信号入出力部２４、及び判定部２６を備える。パターン発生部２０は、電子デバイス１０を試験するための試験信号を生成し、波形整形部２２又は遅延回路３０に供給する。
【００１４】
遅延回路３０は、入力信号を所望の時間遅延させる。本例において、遅延回路３０は、パターン発生部２０から受け取った試験信号を所望の時間遅延させ、波形整形部２２に供給する。遅延回路３０は可変遅延回路であって、電子デバイス１０を試験するべき試験パターンに基づいて、試験信号を遅延させてよい。
【００１５】
波形整形部２２は、受け取った試験信号を整形し、整形した試験信号を信号入出力部２４を介して電子デバイス１０に供給する。信号入出力部２４は、電子デバイス１０に試験信号を供給し、電子デバイス１０が試験信号に基づいて出力する出力信号を受け取る。信号入出力部２４は、受け取った出力信号を判定部２６に供給する。
【００１６】
判定部２６は、試験信号に基づいて電子デバイス１０が出力する出力信号に基づいて、電子デバイス１０の良否を判定する。判定部２６は、例えば電子デバイス１０が試験信号に基づいて出力するべき期待値信号と、電子デバイス１０が出力した出力信号とを比較して電子デバイス１０の良否を判定してよい。この場合、パターン発生部２０は、発生した試験信号に基づいて当該期待値信号を生成し、判定部２６に供給してよい。
【００１７】
また、遅延回路３０は、所望のタイミングを生成し、当該タイミングを判定部２６に供給してよい。つまり、遅延回路３０はタイミング発生器であってよい。例えば、遅延回路３０は基準クロックを受け取り、受け取った基準クロックに基づいて所望のタイミングを生成してよい。判定部２６は、当該タイミングに基づいて、電子デバイス１０の出力信号をサンプリングし、当該サンプリング結果に基づいて電子デバイス１０の良否を判定してよい。
【００１８】
図２は、遅延回路３０の構成の一例を示す。遅延回路３０は、入力信号を所望の時間遅延させた遅延信号を出力する。本例において、遅延回路３０は、試験信号を入力信号として受け取り、試験信号を所望の時間遅延させた遅延信号を、試験信号として信号入出力部２４に供給する。また、他の例においては、遅延回路３０は、基準クロックを入力信号として受け取り、基準クロックを所望の時間遅延させた遅延信号を、所望のタイミングとして判定部２６に供給してよい。遅延回路３０は、発光素子３２、バイアス電流源３４、変調電流源３６、バイアス電流制御部３８、変調電流制御部４２、温度制御部４６、光電変換部４８、及びトランジスタ（５２、５４）を備える。
【００１９】
発光素子３２は、入力信号に応じて発光し、発光信号を遅延信号として出力する。バイアス電流源３４は、発光素子３２が発光を開始する発光閾電流より小さい順方向のバイアス電流を、発光素子３２に供給する。そして、発光素子３２には、バイアス電流源３４によるバイアス電流が流れる。当該バイアス電流の電流量は、プログラマブルに制御可能である。発光素子３２は、例えばレーザダイオードであってよい。
【００２０】
バイアス電流制御部３８は、入力信号を遅延させるべき所望の時間を示す、遅延量設定データに基づいて、バイアス電流源３４におけるバイアス電流を制御する。例えば、バイアス電流制御部３８は、ユーザによって指示された遅延設定値に基づく遅延量設定データを受け取ってよい。また、バイアス電流制御部３８は、当該遅延量設定データと、当該遅延量設定データが示す遅延量を生成するための当該バイアス電流の電流値を示すデータとを対応付けて格納するバイアスデータメモリと、バイアスデータメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。この場合、バイアス電流制御部３８は、バイアスデータメモリが格納したデータに基づいて、バイアス電流を制御する。
【００２１】
発光素子３２は、入力信号に応じて発光するが、遅延回路３０が入力信号を受け取ってから、発光素子３２が発光する間には、発光素子３２による発光遅延が生じる。発光素子３２における発光遅延時間は、図５において後述するように発光素子３２に流れるバイアス電流に基づいて定まる。バイアス電流制御部３８が、当該バイアス電流を制御することにより、所望の時間遅延させた遅延信号を生成することができる。
【００２２】
また、バイアス電流制御部３８は、発光素子３２の温度を示す温度データに更に基づいて、バイアス電流源３４におけるバイアス電流を制御する。図６において後述するように、発光素子３２における発光遅延時間は、発光素子３２の温度に依存する。発光素子３２の温度に基づいて、バイアス電流源３４におけるバイアス電流を制御することにより、発光素子３２の温度変化による遅延時間の誤差を低減することができる。バイアス電流制御部３８は、遅延量設定データに対応するバイアスデータメモリのデータが示す電流値に、発光素子３２の温度に基づく係数を乗算した電流値に、バイアス電流源３４におけるバイアス電流を制御する。当該バイアスデータメモリは、発光素子３２の温度に対応する係数を更に格納してよい。
【００２３】
変調電流源３６は、入力信号に応じて、発光素子３２を発光させるための順方向の変調電流を発光素子３２に供給する。変調電流源３６は、トランジスタ５２を介して発光素子３２と電気的に接続される。トランジスタ５２は、ベースに入力信号を受け取り、入力信号に応じた変調電流を発光素子３２に流す。つまり、変調電流源３６は、入力信号を増幅した変調電流を発光素子３２に供給する。
【００２４】
変調電流制御部４２は、遅延回路３０における遅延分解能を示す分解能データに基づいて、変調電流源３６における変調電流を制御する。つまり、変調電流制御部４２は、遅延回路３０において要求される遅延分解能に応じて変調電流を制御する。図５において後述するように、発光素子３２に流れる変調電流を制御することにより、発光素子３２における発光遅延時間の分解能を制御することができる。変調電流制御部４２は、変調電流の電流値を遅延回路３０における遅延分解能に対応付けて格納する変調データメモリと、変調データメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。
【００２５】
また、変調電流制御部４２は、遅延回路３０における可変遅延範囲を示すダイナミックレンジデータに基づいて、変調電流源３６における変調電流を制御してよい。図５において後述するように、発光素子３２に流れる変調電流を制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。前述した変調データメモリは、変調電流の電流値を遅延回路３０における可変遅延範囲に対応付けて格納してよい。
【００２６】
温度制御部４６は、発光素子３２を加熱又は冷却する。例えば、温度制御部４６は、発光素子３２を一定の温度に保つように発光素子３２を加熱又は冷却してよい。発光素子３２の温度を制御することにより、発光素子３２の温度変化による遅延時間の誤差を低減することができる。
【００２７】
また、温度制御部４６は、遅延回路３０における可変遅延範囲に基づいて、発光素子３２を加熱又は冷却してよい。発光素子３２の温度を制御することにより、発光素子３２の発光閾電流を制御することができる。このため、図６において後述するように、発光素子３２の温度を制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。温度制御部４６は、発光素子３２の温度と、遅延回路３０における可変遅延範囲とを対応付けて格納する温度データメモリと、温度データメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。
【００２８】
トランジスタ５４は、ベース端子にベース電圧Ｖｂが与えられる。可変遅延回路３０の入力信号がディジタル信号である場合、ベース電圧Ｖｂは、当該ディジタル信号のＨ論理レベルとＬ論理レベルとの中間のレベルを示す電圧値であることが好ましい。当該入力信号は、トランジスタ５２のベース端子に入力される。また、トランジスタ５２及びトランジスタ５４のベース端子に与えられる信号は、当該入力信号に基づく差動信号であってもよい。トランジスタ５２への入力信号がＨ論理を示す場合、トランジスタ５４はカットオフ状態となり、トランジスタ５２に変調電流が流れ、発光素子３２にはバイアス電流と変調電流との和の電流が流れる。また、入力信号がＬ論理を示す場合、トランジスタ５２はカットオフ状態となり、トランジスタ５４に変調電流が流れ、発光素子３２にはバイアス電流が流れる。以上のように、発光素子３２に流れる電流をスイッチング制御することにより、発光素子３２に流れる電流を精度よく制御することができる。
【００２９】
光電変換部４８は、発光素子３２が出力した発光信号を電気信号に変換し、当該電気信号を遅延信号として出力する。光電変換部４８は、例えばフォトダイオードを有する回路であってよい。
【００３０】
以上説明した遅延回路３０によれば、発光素子３２の発光遅延時間を利用することにより、所望の時間の遅延を生成することができる。また、発光素子３２に供給するバイアス電流、変調電流、及び発光素子３２の温度を制御することにより、所望の分解能、及び所望の可変遅延範囲を有する遅延を精度よく生成することができる。
【００３１】
図３は、発光素子３２の発光遅延時間の原理を説明する図である。本例では、発光素子３２がレーザダイオードである場合について説明する。図３において、発光素子３２の発光閾電流密度をＪthとして説明する。図３上段のグラフに示すように、発光素子３２に発光閾電流密度Ｊthより小さい、電流密度Ｊbの電流が流れている場合、発光素子３２の注入キャリア密度は図３中段のグラフに示すように発光閾キャリア密度ｎthより小さいｎbとなる。
【００３２】
この状態で、発光素子３２に電流密度Ｊpの変調電流が供給された場合、発光素子３２の注入キャリア密度は時定数τnで増加する。変調電流が供給されてから時間ｔｄ経過し、注入キャリア密度は発光閾キャリア密度ｎthに達した場合に、発光素子３２はレーザ発振を開始し、図３下段に示すように光子密度の増加が開始する。当該時間ｔdが、発光素子３２の発光遅延時間となる。
【００３３】
ここで、発光遅延時間ｔbは下式で与えられる。
【数１】
ただし、Ｊは注入キャリア密度、Ｉpは変調電流、Ｉbはバイアス電流、Ｉthは発光閾電流を指す。上式から明らかなように、変調電流、バイアス電流、及び発光閾電流を制御することにより、発光素子３２の発光遅延時間を制御できる。
【００３４】
図４は、発光素子３２の変調電流及び発光閾電流と、発光遅延時間との関係の一例を示す。図４において、横軸は変調電流を示し、縦軸は発光遅延時間を示す。図４に示すように、変調電流が増大した場合に、発光素子３２の発光遅延時間は減少し、発光閾電流Ｉthが増大した場合、発光素子３２の発光遅延時間は増大する。
【００３５】
図５は、発光素子３２のバイアス電流及び変調電流と、発光遅延時間との関係を示す。図５において、横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図４に示すように、変調電流Ｉpを固定し、バイアス電流を増大した場合、発光素子３２の発光遅延時間は直線的に減少する。
【００３６】
図２に関連して説明した遅延回路３０においては、バイアス電流を制御し発光素子３２の発光遅延時間を制御する。発光遅延時間はバイアス電流に対して直線的に変化するため、バイアス電流を制御することにより、遅延回路３０における遅延時間を精度よく制御することができる。
【００３７】
また、図２に関連して説明した遅延回路３０においては、変調電流を制御し発光素子３２における遅延分解能及び可変遅延範囲を制御する。図５に示すように、変調電流を増加させた場合、発光素子３２における可変遅延範囲は増大する。また、バイアス電流を予め定められた階調数で変化させ、所望の遅延量を生成する場合、変調電流を増大させるとバイアス電流の１階調毎の遅延変化量が増加する。すなわち、変調電流を制御することにより、遅延回路３０の遅延分解能を制御することができる。
【００３８】
図６は、発光素子３２のバイアス電流及び発光閾電流と、発光遅延時間との関係を示す。図６において横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図６に示すように、バイアス電流を同一の範囲で変化させる場合、発光閾電流Ｉthを増加させると発光素子３２における発光遅延時間の可変範囲は、増加方向にシフトする。すなわち、発光素子３２の発光閾電流Ｉthを制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。図２に関連して説明した遅延回路３０は、発光素子３２の温度を制御することにより発光素子３２の発光閾電流を制御し、遅延回路３０の可変遅延範囲を制御する。
【００３９】
図７は、遅延回路３０の構成の他の例を示す。遅延回路３０は、複数の発光素子３２、複数のバイアス電流源３４、複数の変調電流源３６、バイアス電流制御部３８、変調電流制御部４２、温度制御部４６、複数の光電変換部４８、複数のトランジスタ（５２、５４）、及び選択部５６を備える。図７において、図２と同一の符号を附したものは、図２に関連して説明したものと同一又は同様の機能及び構成を有する。本例において、遅延回路３０は、第１発光素子３２ａ、第２発光素子３２ｂ、第１バイアス電流源３４ａ、第２バイアス電流源３４ｂ、第１光電変換部４８ａ、第２光電変換部４８ｂ、第１トランジスタ５２ａ、第２トランジスタ５２ｂ、第３トランジスタ５４ａ、及び第４トランジスタ５４ｂを備える。
【００４０】
第１発光素子３２ａ及び第２発光素子３２ｂは、図２に関連して説明した発光素子３２と同一又は同様の機能及び構成を有する。第２発光素子３２ｂは、第１発光素子３２ａとは異なるバンド間遷移時間時定数τnを有する。
【００４１】
第１バイアス電流源３４ａ及び第２バイアス電流源３４ｂは、図２に関連して説明したバイアス電流源３４と同一又は同様の機能及び構成を有する。第１バイアス電流源３４ａ及び第２バイアス電流源３４ｂは、それぞれ対応する発光素子３２に、対応する発光素子３２の発光閾電流より小さいバイアス電流を発光素子３２に予め供給する。
【００４２】
第１変調電流源３６ａ及び第２変調電流源３６ｂは、図２に関連して説明した変調電流源３６と同一又は同様の機能及び構成を有する。第１変調電流源３６ａ及び第２変調電流源３６ｂは、それぞれ対応する発光素子３２に、入力信号に応じて変調電流を供給する。第１光電変換部４８ａ及び第２光電変換部４８ｂは、図２に関連して説明した光電変換部４８と同一又は同様の機能及び構成を有する。
【００４３】
選択部５６は、遅延回路３０における所望の遅延時間に基づいて、第１発光素子３２ａ又は第２発光素子３２ｂのいずれかに入力信号を供給するかを選択する。本例において、選択部５６は、第１発光素子３２ａ又は第２発光素子３２ｂのいずれかに入力信号に基づく変調電流を供給するかを選択する。選択部５６は、選択した発光素子３２に対応するトランジスタ５２のベース端子５８に、入力信号を供給する。第１発光素子３２ａ及び第２発光素子３２ｂは、異なるバンド間遷移時間時定数τnを有する。このため、図９において後述するように第１発光素子３２ａにおける遅延分解能及び可変遅延範囲と、第２発光素子３２ｂにおける遅延分解能及び可変遅延範囲とは、それぞれ異なる。
【００４４】
選択部５６は、遅延回路３０における遅延時間の遅延分解能及び／又は可変遅延範囲に基づいて、いずれの発光素子３２に入力信号を供給するかを選択する。選択部５６は、発光素子３２毎の遅延分解能及び遅延範囲を示す特性テーブルを格納する特性テーブルメモリを有してよい。選択部５６は、当該特性テーブルに基づいて、いずれの発光素子３２に入力信号を供給するかを選択する。本例における遅延回路３０によれば、所望の分解能の遅延を容易に生成することができる。また、広い可変遅延範囲の遅延を容易に生成することができる。
【００４５】
図８は、特性テーブルの一例を示す。特性テーブルメモリは、図８に示すような特性テーブルを格納する。特性テーブルは、複数の発光素子３２のそれぞれの遅延分解能及び適正遅延範囲を、それぞれの発光素子３２毎に示す。
【００４６】
図９は、発光素子３２のバイアス電流及びバンド間遷移時間時定数τnと、発光遅延時間との関係を示す。図９において、横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図７に関連して説明した遅延回路３０においては、バンド間遷移時間時定数τnの異なる発光素子３２のいずれかを選択することにより、所望の遅延分解能及び所望の可変遅延範囲を有する遅延を生成する。図９に示すように、バンド間遷移時間時定数τnが大きい場合、発光素子３２における可変遅延範囲は増大する。また、バイアス電流を予め定められた階調数で変化させ、所望の遅延量を生成する場合、バンド間遷移時間時定数が大きいとバイアス電流の１階調毎の遅延変化量が増加する。すなわち、バンド間遷移時間時定数τnの異なる発光素子３２のいずれかを選択することにより、遅延回路３０の遅延分解能及び可変遅延範囲を制御することができる。
【００４７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４８】
また、本実施の形態においては、試験装置に含まれる遅延回路を一実施形態として説明したが、本発明が試験装置に限定されないことは明らかである。例えば、タイミング発生器、通信装置、コンピュータ、時計等の様々なアプリケーションに応用可能であることは明らかである。
【００４９】
【発明の効果】
以上の説明から明らかなように、本発明に係る遅延回路によれば、所望の遅延を容易に生成することができる。また、所望の遅延分解能及び所望の可変遅延範囲を有する遅延を容易に生成することができる。また、本発明に係る試験装置によれば、容易に電子デバイスの試験を行うことができる。
【図面の簡単な説明】
【図１】 本発明に係る試験装置１００の構成の一例を示す図である。
【図２】 遅延回路３０の構成の一例を示す図である。
【図３】 発光素子３２の発光遅延時間の原理を説明する図である。
【図４】 発光素子３２の変調電流及び発光閾電流と、発光遅延時間との関係の一例を示す図である。
【図５】 発光素子３２のバイアス電流及び変調電流と、発光遅延時間との関係を示す図である。
【図６】 発光素子３２のバイアス電流及び発光閾電流と、発光遅延時間との関係を示す図である。
【図７】 遅延回路３０の構成の他の例を示す図である。
【図８】 特性テーブルの一例を示す図である。
【図９】 発光素子３２のバイアス電流及びバンド間遷移時間時定数τnと、発光遅延時間との関係を示す図である。
【符号の説明】
１０・・・電子デバイス、２０・・・パターン発生部、２２・・・波形整形部、２４・・・信号入出力部、２６・・・判定部、３０・・・遅延回路、３２・・・発光素子、３４・・・バイアス電流源、３６・・・変調電流源、３８・・・バイアス電流制御部、４２・・・変調電流制御部、４６・・・温度制御部、４８・・・光電変換回路、５２・・・トランジスタ、５４・・・トランジスタ、５６・・・選択部、５８・・・ベース端子、１００・・・試験装置
【発明の属する技術分野】
本発明は、入力信号を所望の時間遅延させる遅延回路、及び電子デバイスを試験する試験装置に関する。特に本発明は、発光素子を用いた遅延回路に関する。
【０００２】
【従来の技術】
従来、半導体デバイス等の電子デバイスを試験する試験装置は、試験信号を所望の時間だけ遅延させる遅延回路を備えている。当該遅延回路は、遅延時間を所望の時間に変化できる可変遅延回路であって、リニアライズメモリ等に格納した情報に基づいて、遅延時間を制御していた。
【０００３】
当該遅延回路は、複数の遅延素子を有し、遅延設定値とリニアライズメモリ等に格納した情報とに基づいて、任意の遅延素子に入力信号を通過させ、所望の遅延時間を生成していた。当該遅延素子は、バッファ等の電気回路素子により構成される。
【０００４】
【発明が解決しようとする課題】
しかし、近年の電子デバイスの高精度化、高速化に伴い、電子デバイスを試験する試験装置及び遅延回路においても、より高精度化、高速化が要求される。しかし、従来の電気回路素子による遅延回路、及び試験装置は、高精度化、高速化に対してほぼ限界に達し、新たな手段による遅延回路等が望まれていた。また、高精度の遅延回路を構成する場合、直線性の極めて良い可変遅延の実現が困難となっていた。
【０００５】
そこで本発明は、上記の課題を解決することのできる遅延回路、及び試験装置を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態においては、入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、入力信号に応じて発光し、発光信号を遅延信号として出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給する第１バイアス電流源と、第１発光素子を加熱又は冷却する温度制御部とを備える遅延回路を提供する。温度制御部は、第１発光素子の温度を一定に保つように第１発光素子を加熱又は冷却してよい。温度制御部は、遅延回路における可変遅延範囲に基づいて、第１発光素子を加熱又は冷却してよい。温度制御部は、第１発光素子の温度と、遅延回路における可変遅延範囲とを対応付けて格納する温度データメモリを更に備えてよい。
【０００７】
本発明の第２の形態においては、入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、入力信号に応じて発光し、発光信号を遅延信号として出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給する第１バイアス電流源と、所望の時間に基づいて、バイアス電流源におけるバイアス電流を制御するバイアス電流制御部とを備え、バイアス電流制御部は、第１発光素子の温度に更に基づいて、バイアス電流源におけるバイアス電流を制御することを特徴とする遅延回路を提供する。バイアス電流制御部は、遅延量設定データに対応する電流値に、第１発光素子の温度に基づく係数を乗算した値に、バイアス電流を制御してよい。遅延回路は、第１発光素子の温度に対応する係数を格納するバイアスデータメモリを更に備えてよい。
【０００８】
本発明の第３の形態においては、入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、入力信号に応じて発光し、発光信号を遅延信号として出力する第１発光素子と、第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第１発光素子に予め供給する第１バイアス電流源と、入力信号に応じて発光し、発光信号を遅延信号として出力し、第１発光素子とバンド間遷移時間時定数の異なる第２発光素子と、第２発光素子が発光を開始する発光閾電流より小さいバイアス電流を、第２発光素子に予め供給する第２バイアス電流源と、所望の時間に基づいて、第１発光素子又は第２発光素子のいずれかに入力信号を供給する選択部とを備えることを特徴とする遅延回路を提供する。
【０００９】
第１発光素子及び第２発光素子はレーザダイオードであって、第１発光素子のベース材料と、第２発光素子のベース材料とは異なる材料であってよい。遅延回路は、所望の時間に基づいて、第１バイアス電流源及び第２バイアス電流源におけるバイアス電流を制御するバイアス電流制御部を更に備えてよい。バイアス電流制御部は、第１発光素子の温度に更に基づいて、第１バイアス電流源におけるバイアス電流を制御してよい。遅延回路は、第１発光素子及び第２発光素子を加熱又は冷却する温度制御部を更に備えてよい。
【００１０】
本発明の第４の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験信号を生成するパターン発生部と、試験信号を整形した信号を電子デバイスに供給する波形整形部と、所望のタイミングを発生するタイミング発生部と、試験信号に基づいて、電子デバイスが出力する出力信号を、タイミング発生部が発生したタイミングでサンプリングするサンプリング部と、サンプリング部におけるサンプリング結果に基づいて、電子デバイスの良否を判定する判定部とを備え、タイミング発生部は、基準クロックを発生する基準クロック発生部と、基準クロックを所望の時間遅延させた遅延信号を、所望のタイミングとして出力する遅延回路とを有する試験装置を提供する。第４の形態において、遅延回路は、上述した第１から第３の形態のいずれかの遅延回路である。
【００１１】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００１２】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本発明に係る試験装置１００の構成の一例を示す。試験装置１００は、電子デバイス１０を試験する。試験装置１００は、パターン発生部２０、波形整形部２２、遅延回路３０、信号入出力部２４、及び判定部２６を備える。パターン発生部２０は、電子デバイス１０を試験するための試験信号を生成し、波形整形部２２又は遅延回路３０に供給する。
【００１４】
遅延回路３０は、入力信号を所望の時間遅延させる。本例において、遅延回路３０は、パターン発生部２０から受け取った試験信号を所望の時間遅延させ、波形整形部２２に供給する。遅延回路３０は可変遅延回路であって、電子デバイス１０を試験するべき試験パターンに基づいて、試験信号を遅延させてよい。
【００１５】
波形整形部２２は、受け取った試験信号を整形し、整形した試験信号を信号入出力部２４を介して電子デバイス１０に供給する。信号入出力部２４は、電子デバイス１０に試験信号を供給し、電子デバイス１０が試験信号に基づいて出力する出力信号を受け取る。信号入出力部２４は、受け取った出力信号を判定部２６に供給する。
【００１６】
判定部２６は、試験信号に基づいて電子デバイス１０が出力する出力信号に基づいて、電子デバイス１０の良否を判定する。判定部２６は、例えば電子デバイス１０が試験信号に基づいて出力するべき期待値信号と、電子デバイス１０が出力した出力信号とを比較して電子デバイス１０の良否を判定してよい。この場合、パターン発生部２０は、発生した試験信号に基づいて当該期待値信号を生成し、判定部２６に供給してよい。
【００１７】
また、遅延回路３０は、所望のタイミングを生成し、当該タイミングを判定部２６に供給してよい。つまり、遅延回路３０はタイミング発生器であってよい。例えば、遅延回路３０は基準クロックを受け取り、受け取った基準クロックに基づいて所望のタイミングを生成してよい。判定部２６は、当該タイミングに基づいて、電子デバイス１０の出力信号をサンプリングし、当該サンプリング結果に基づいて電子デバイス１０の良否を判定してよい。
【００１８】
図２は、遅延回路３０の構成の一例を示す。遅延回路３０は、入力信号を所望の時間遅延させた遅延信号を出力する。本例において、遅延回路３０は、試験信号を入力信号として受け取り、試験信号を所望の時間遅延させた遅延信号を、試験信号として信号入出力部２４に供給する。また、他の例においては、遅延回路３０は、基準クロックを入力信号として受け取り、基準クロックを所望の時間遅延させた遅延信号を、所望のタイミングとして判定部２６に供給してよい。遅延回路３０は、発光素子３２、バイアス電流源３４、変調電流源３６、バイアス電流制御部３８、変調電流制御部４２、温度制御部４６、光電変換部４８、及びトランジスタ（５２、５４）を備える。
【００１９】
発光素子３２は、入力信号に応じて発光し、発光信号を遅延信号として出力する。バイアス電流源３４は、発光素子３２が発光を開始する発光閾電流より小さい順方向のバイアス電流を、発光素子３２に供給する。そして、発光素子３２には、バイアス電流源３４によるバイアス電流が流れる。当該バイアス電流の電流量は、プログラマブルに制御可能である。発光素子３２は、例えばレーザダイオードであってよい。
【００２０】
バイアス電流制御部３８は、入力信号を遅延させるべき所望の時間を示す、遅延量設定データに基づいて、バイアス電流源３４におけるバイアス電流を制御する。例えば、バイアス電流制御部３８は、ユーザによって指示された遅延設定値に基づく遅延量設定データを受け取ってよい。また、バイアス電流制御部３８は、当該遅延量設定データと、当該遅延量設定データが示す遅延量を生成するための当該バイアス電流の電流値を示すデータとを対応付けて格納するバイアスデータメモリと、バイアスデータメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。この場合、バイアス電流制御部３８は、バイアスデータメモリが格納したデータに基づいて、バイアス電流を制御する。
【００２１】
発光素子３２は、入力信号に応じて発光するが、遅延回路３０が入力信号を受け取ってから、発光素子３２が発光する間には、発光素子３２による発光遅延が生じる。発光素子３２における発光遅延時間は、図５において後述するように発光素子３２に流れるバイアス電流に基づいて定まる。バイアス電流制御部３８が、当該バイアス電流を制御することにより、所望の時間遅延させた遅延信号を生成することができる。
【００２２】
また、バイアス電流制御部３８は、発光素子３２の温度を示す温度データに更に基づいて、バイアス電流源３４におけるバイアス電流を制御する。図６において後述するように、発光素子３２における発光遅延時間は、発光素子３２の温度に依存する。発光素子３２の温度に基づいて、バイアス電流源３４におけるバイアス電流を制御することにより、発光素子３２の温度変化による遅延時間の誤差を低減することができる。バイアス電流制御部３８は、遅延量設定データに対応するバイアスデータメモリのデータが示す電流値に、発光素子３２の温度に基づく係数を乗算した電流値に、バイアス電流源３４におけるバイアス電流を制御する。当該バイアスデータメモリは、発光素子３２の温度に対応する係数を更に格納してよい。
【００２３】
変調電流源３６は、入力信号に応じて、発光素子３２を発光させるための順方向の変調電流を発光素子３２に供給する。変調電流源３６は、トランジスタ５２を介して発光素子３２と電気的に接続される。トランジスタ５２は、ベースに入力信号を受け取り、入力信号に応じた変調電流を発光素子３２に流す。つまり、変調電流源３６は、入力信号を増幅した変調電流を発光素子３２に供給する。
【００２４】
変調電流制御部４２は、遅延回路３０における遅延分解能を示す分解能データに基づいて、変調電流源３６における変調電流を制御する。つまり、変調電流制御部４２は、遅延回路３０において要求される遅延分解能に応じて変調電流を制御する。図５において後述するように、発光素子３２に流れる変調電流を制御することにより、発光素子３２における発光遅延時間の分解能を制御することができる。変調電流制御部４２は、変調電流の電流値を遅延回路３０における遅延分解能に対応付けて格納する変調データメモリと、変調データメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。
【００２５】
また、変調電流制御部４２は、遅延回路３０における可変遅延範囲を示すダイナミックレンジデータに基づいて、変調電流源３６における変調電流を制御してよい。図５において後述するように、発光素子３２に流れる変調電流を制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。前述した変調データメモリは、変調電流の電流値を遅延回路３０における可変遅延範囲に対応付けて格納してよい。
【００２６】
温度制御部４６は、発光素子３２を加熱又は冷却する。例えば、温度制御部４６は、発光素子３２を一定の温度に保つように発光素子３２を加熱又は冷却してよい。発光素子３２の温度を制御することにより、発光素子３２の温度変化による遅延時間の誤差を低減することができる。
【００２７】
また、温度制御部４６は、遅延回路３０における可変遅延範囲に基づいて、発光素子３２を加熱又は冷却してよい。発光素子３２の温度を制御することにより、発光素子３２の発光閾電流を制御することができる。このため、図６において後述するように、発光素子３２の温度を制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。温度制御部４６は、発光素子３２の温度と、遅延回路３０における可変遅延範囲とを対応付けて格納する温度データメモリと、温度データメモリに格納したディジタルデータをアナログデータに変換するディジタルアナログコンバータとを有してよい。
【００２８】
トランジスタ５４は、ベース端子にベース電圧Ｖｂが与えられる。可変遅延回路３０の入力信号がディジタル信号である場合、ベース電圧Ｖｂは、当該ディジタル信号のＨ論理レベルとＬ論理レベルとの中間のレベルを示す電圧値であることが好ましい。当該入力信号は、トランジスタ５２のベース端子に入力される。また、トランジスタ５２及びトランジスタ５４のベース端子に与えられる信号は、当該入力信号に基づく差動信号であってもよい。トランジスタ５２への入力信号がＨ論理を示す場合、トランジスタ５４はカットオフ状態となり、トランジスタ５２に変調電流が流れ、発光素子３２にはバイアス電流と変調電流との和の電流が流れる。また、入力信号がＬ論理を示す場合、トランジスタ５２はカットオフ状態となり、トランジスタ５４に変調電流が流れ、発光素子３２にはバイアス電流が流れる。以上のように、発光素子３２に流れる電流をスイッチング制御することにより、発光素子３２に流れる電流を精度よく制御することができる。
【００２９】
光電変換部４８は、発光素子３２が出力した発光信号を電気信号に変換し、当該電気信号を遅延信号として出力する。光電変換部４８は、例えばフォトダイオードを有する回路であってよい。
【００３０】
以上説明した遅延回路３０によれば、発光素子３２の発光遅延時間を利用することにより、所望の時間の遅延を生成することができる。また、発光素子３２に供給するバイアス電流、変調電流、及び発光素子３２の温度を制御することにより、所望の分解能、及び所望の可変遅延範囲を有する遅延を精度よく生成することができる。
【００３１】
図３は、発光素子３２の発光遅延時間の原理を説明する図である。本例では、発光素子３２がレーザダイオードである場合について説明する。図３において、発光素子３２の発光閾電流密度をＪthとして説明する。図３上段のグラフに示すように、発光素子３２に発光閾電流密度Ｊthより小さい、電流密度Ｊbの電流が流れている場合、発光素子３２の注入キャリア密度は図３中段のグラフに示すように発光閾キャリア密度ｎthより小さいｎbとなる。
【００３２】
この状態で、発光素子３２に電流密度Ｊpの変調電流が供給された場合、発光素子３２の注入キャリア密度は時定数τnで増加する。変調電流が供給されてから時間ｔｄ経過し、注入キャリア密度は発光閾キャリア密度ｎthに達した場合に、発光素子３２はレーザ発振を開始し、図３下段に示すように光子密度の増加が開始する。当該時間ｔdが、発光素子３２の発光遅延時間となる。
【００３３】
ここで、発光遅延時間ｔbは下式で与えられる。
【数１】
【００３４】
図４は、発光素子３２の変調電流及び発光閾電流と、発光遅延時間との関係の一例を示す。図４において、横軸は変調電流を示し、縦軸は発光遅延時間を示す。図４に示すように、変調電流が増大した場合に、発光素子３２の発光遅延時間は減少し、発光閾電流Ｉthが増大した場合、発光素子３２の発光遅延時間は増大する。
【００３５】
図５は、発光素子３２のバイアス電流及び変調電流と、発光遅延時間との関係を示す。図５において、横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図４に示すように、変調電流Ｉpを固定し、バイアス電流を増大した場合、発光素子３２の発光遅延時間は直線的に減少する。
【００３６】
図２に関連して説明した遅延回路３０においては、バイアス電流を制御し発光素子３２の発光遅延時間を制御する。発光遅延時間はバイアス電流に対して直線的に変化するため、バイアス電流を制御することにより、遅延回路３０における遅延時間を精度よく制御することができる。
【００３７】
また、図２に関連して説明した遅延回路３０においては、変調電流を制御し発光素子３２における遅延分解能及び可変遅延範囲を制御する。図５に示すように、変調電流を増加させた場合、発光素子３２における可変遅延範囲は増大する。また、バイアス電流を予め定められた階調数で変化させ、所望の遅延量を生成する場合、変調電流を増大させるとバイアス電流の１階調毎の遅延変化量が増加する。すなわち、変調電流を制御することにより、遅延回路３０の遅延分解能を制御することができる。
【００３８】
図６は、発光素子３２のバイアス電流及び発光閾電流と、発光遅延時間との関係を示す。図６において横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図６に示すように、バイアス電流を同一の範囲で変化させる場合、発光閾電流Ｉthを増加させると発光素子３２における発光遅延時間の可変範囲は、増加方向にシフトする。すなわち、発光素子３２の発光閾電流Ｉthを制御することにより、発光素子３２における発光遅延時間の可変範囲を制御することができる。図２に関連して説明した遅延回路３０は、発光素子３２の温度を制御することにより発光素子３２の発光閾電流を制御し、遅延回路３０の可変遅延範囲を制御する。
【００３９】
図７は、遅延回路３０の構成の他の例を示す。遅延回路３０は、複数の発光素子３２、複数のバイアス電流源３４、複数の変調電流源３６、バイアス電流制御部３８、変調電流制御部４２、温度制御部４６、複数の光電変換部４８、複数のトランジスタ（５２、５４）、及び選択部５６を備える。図７において、図２と同一の符号を附したものは、図２に関連して説明したものと同一又は同様の機能及び構成を有する。本例において、遅延回路３０は、第１発光素子３２ａ、第２発光素子３２ｂ、第１バイアス電流源３４ａ、第２バイアス電流源３４ｂ、第１光電変換部４８ａ、第２光電変換部４８ｂ、第１トランジスタ５２ａ、第２トランジスタ５２ｂ、第３トランジスタ５４ａ、及び第４トランジスタ５４ｂを備える。
【００４０】
第１発光素子３２ａ及び第２発光素子３２ｂは、図２に関連して説明した発光素子３２と同一又は同様の機能及び構成を有する。第２発光素子３２ｂは、第１発光素子３２ａとは異なるバンド間遷移時間時定数τnを有する。
【００４１】
第１バイアス電流源３４ａ及び第２バイアス電流源３４ｂは、図２に関連して説明したバイアス電流源３４と同一又は同様の機能及び構成を有する。第１バイアス電流源３４ａ及び第２バイアス電流源３４ｂは、それぞれ対応する発光素子３２に、対応する発光素子３２の発光閾電流より小さいバイアス電流を発光素子３２に予め供給する。
【００４２】
第１変調電流源３６ａ及び第２変調電流源３６ｂは、図２に関連して説明した変調電流源３６と同一又は同様の機能及び構成を有する。第１変調電流源３６ａ及び第２変調電流源３６ｂは、それぞれ対応する発光素子３２に、入力信号に応じて変調電流を供給する。第１光電変換部４８ａ及び第２光電変換部４８ｂは、図２に関連して説明した光電変換部４８と同一又は同様の機能及び構成を有する。
【００４３】
選択部５６は、遅延回路３０における所望の遅延時間に基づいて、第１発光素子３２ａ又は第２発光素子３２ｂのいずれかに入力信号を供給するかを選択する。本例において、選択部５６は、第１発光素子３２ａ又は第２発光素子３２ｂのいずれかに入力信号に基づく変調電流を供給するかを選択する。選択部５６は、選択した発光素子３２に対応するトランジスタ５２のベース端子５８に、入力信号を供給する。第１発光素子３２ａ及び第２発光素子３２ｂは、異なるバンド間遷移時間時定数τnを有する。このため、図９において後述するように第１発光素子３２ａにおける遅延分解能及び可変遅延範囲と、第２発光素子３２ｂにおける遅延分解能及び可変遅延範囲とは、それぞれ異なる。
【００４４】
選択部５６は、遅延回路３０における遅延時間の遅延分解能及び／又は可変遅延範囲に基づいて、いずれの発光素子３２に入力信号を供給するかを選択する。選択部５６は、発光素子３２毎の遅延分解能及び遅延範囲を示す特性テーブルを格納する特性テーブルメモリを有してよい。選択部５６は、当該特性テーブルに基づいて、いずれの発光素子３２に入力信号を供給するかを選択する。本例における遅延回路３０によれば、所望の分解能の遅延を容易に生成することができる。また、広い可変遅延範囲の遅延を容易に生成することができる。
【００４５】
図８は、特性テーブルの一例を示す。特性テーブルメモリは、図８に示すような特性テーブルを格納する。特性テーブルは、複数の発光素子３２のそれぞれの遅延分解能及び適正遅延範囲を、それぞれの発光素子３２毎に示す。
【００４６】
図９は、発光素子３２のバイアス電流及びバンド間遷移時間時定数τnと、発光遅延時間との関係を示す。図９において、横軸はバイアス電流を示し、縦軸は発光遅延時間を示す。図７に関連して説明した遅延回路３０においては、バンド間遷移時間時定数τnの異なる発光素子３２のいずれかを選択することにより、所望の遅延分解能及び所望の可変遅延範囲を有する遅延を生成する。図９に示すように、バンド間遷移時間時定数τnが大きい場合、発光素子３２における可変遅延範囲は増大する。また、バイアス電流を予め定められた階調数で変化させ、所望の遅延量を生成する場合、バンド間遷移時間時定数が大きいとバイアス電流の１階調毎の遅延変化量が増加する。すなわち、バンド間遷移時間時定数τnの異なる発光素子３２のいずれかを選択することにより、遅延回路３０の遅延分解能及び可変遅延範囲を制御することができる。
【００４７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４８】
また、本実施の形態においては、試験装置に含まれる遅延回路を一実施形態として説明したが、本発明が試験装置に限定されないことは明らかである。例えば、タイミング発生器、通信装置、コンピュータ、時計等の様々なアプリケーションに応用可能であることは明らかである。
【００４９】
【発明の効果】
以上の説明から明らかなように、本発明に係る遅延回路によれば、所望の遅延を容易に生成することができる。また、所望の遅延分解能及び所望の可変遅延範囲を有する遅延を容易に生成することができる。また、本発明に係る試験装置によれば、容易に電子デバイスの試験を行うことができる。
【図面の簡単な説明】
【図１】 本発明に係る試験装置１００の構成の一例を示す図である。
【図２】 遅延回路３０の構成の一例を示す図である。
【図３】 発光素子３２の発光遅延時間の原理を説明する図である。
【図４】 発光素子３２の変調電流及び発光閾電流と、発光遅延時間との関係の一例を示す図である。
【図５】 発光素子３２のバイアス電流及び変調電流と、発光遅延時間との関係を示す図である。
【図６】 発光素子３２のバイアス電流及び発光閾電流と、発光遅延時間との関係を示す図である。
【図７】 遅延回路３０の構成の他の例を示す図である。
【図８】 特性テーブルの一例を示す図である。
【図９】 発光素子３２のバイアス電流及びバンド間遷移時間時定数τnと、発光遅延時間との関係を示す図である。
【符号の説明】
１０・・・電子デバイス、２０・・・パターン発生部、２２・・・波形整形部、２４・・・信号入出力部、２６・・・判定部、３０・・・遅延回路、３２・・・発光素子、３４・・・バイアス電流源、３６・・・変調電流源、３８・・・バイアス電流制御部、４２・・・変調電流制御部、４６・・・温度制御部、４８・・・光電変換回路、５２・・・トランジスタ、５４・・・トランジスタ、５６・・・選択部、５８・・・ベース端子、１００・・・試験装置
Claims (24)
- 入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、
前記入力信号に応じて発光し、発光信号を前記遅延信号として出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給する第１バイアス電流源と、
前記第１発光素子を加熱又は冷却する温度制御部と
を備える遅延回路。 - 前記温度制御部は、前記第１発光素子の温度を一定に保つように前記第１発光素子を加熱又は冷却することを特徴とする請求項１に記載の遅延回路。
- 前記温度制御部は、前記遅延回路における可変遅延範囲に基づいて、前記第１発光素子を加熱又は冷却することを特徴とする請求項１に記載の遅延回路。
- 前記温度制御部は、前記第１発光素子の温度と、前記遅延回路における前記可変遅延範囲とを対応付けて格納する温度データメモリを更に備える請求項３に記載の遅延回路。
- 入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、
前記入力信号に応じて発光し、発光信号を前記遅延信号として出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給する第１バイアス電流源と、
前記所望の時間に基づいて、前記バイアス電流源における前記バイアス電流を制御するバイアス電流制御部と
を備え、
前記バイアス電流制御部は、前記第１発光素子の温度に更に基づいて、前記バイアス電流源における前記バイアス電流を制御することを特徴とする遅延回路。 - 前記バイアス電流制御部は、遅延量設定データに対応する電流値に、前記第１発光素子の温度に基づく係数を乗算した値に、前記バイアス電流を制御することを特徴とする請求項５に記載の遅延回路。
- 前記第１発光素子の温度に対応する前記係数を格納するバイアスデータメモリを更に備えることを特徴とする請求項６に記載の遅延回路。
- 入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、
前記入力信号に応じて発光し、発光信号を前記遅延信号として出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給する第１バイアス電流源と、
前記入力信号に応じて発光し、発光信号を前記遅延信号として出力し、前記第１発光素子とバンド間遷移時間時定数の異なる第２発光素子と、
前記第２発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第２発光素子に予め供給する第２バイアス電流源と、
前記所望の時間に基づいて、前記第１発光素子又は前記第２発光素子のいずれかに前記入力信号を供給する選択部と
を備えることを特徴とする遅延回路。 - 前記第１発光素子及び前記第２発光素子はレーザダイオードであって、
前記第１発光素子のベース材料と、前記第２発光素子のベース材料とは異なる材料であることを特徴とする請求項８に記載の遅延回路。 - 前記所望の時間に基づいて、前記第１バイアス電流源及び前記第２バイアス電流源における前記バイアス電流を制御するバイアス電流制御部を更に備えることを特徴とする請求項８に記載の遅延回路。
- 前記バイアス電流制御部は、前記第１発光素子の温度に更に基づいて、前記第１バイアス電流源における前記バイアス電流を制御することを特徴とする請求項１０に記載の遅延回路。
- 前記第１発光素子及び前記第２発光素子を加熱又は冷却する温度制御部を更に備えることを特徴とする請求項８に記載の遅延回路。
- 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験信号を生成するパターン発生部と、
前記試験信号を整形した信号を前記電子デバイスに供給する波形整形部と、
所望のタイミングを発生するタイミング発生部と、
前記試験信号に基づいて、前記電子デバイスが出力する出力信号を、前記タイミング発生部が発生した前記タイミングでサンプリングするサンプリング部と、
前記サンプリング部におけるサンプリング結果に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記タイミング発生部は、
基準クロックを発生する基準クロック発生部と、
前記基準クロックを所望の時間遅延させた遅延信号を、前記所望のタイミングとして出力する遅延回路と
を有し、
前記遅延回路は、
前記基準クロックに応じて発光し、発光信号を前記遅延信号として出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給する第１バイアス電流源と、
前記第１発光素子を加熱又は冷却する温度制御部と
を備える試験装置。 - 前記温度制御部は、前記第１発光素子の温度を一定に保つように前記第１発光素子を加熱又は冷却することを特徴とする請求項１３に記載の試験装置。
- 前記温度制御部は、前記遅延回路における可変遅延範囲に基づいて、前記第１発光素子を加熱又は冷却することを特徴とする請求項１３に記載の試験装置。
- 前記温度制御部は、前記第１発光素子の温度と、前記遅延回路における前記可変遅延範囲とを対応付けて格納する温度データメモリを更に備える請求項１５に記載の試験装置。
- 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験信号を生成するパターン発生部と、
前記試験信号を整形した信号を前記電子デバイスに供給する波形整形部と、
所望のタイミングを発生するタイミング発生部と、
前記試験信号に基づいて、前記電子デバイスが出力する出力信号を、前記タイミング発生部が発生した前記タイミングでサンプリングするサンプリング部と、
前記サンプリング部におけるサンプリング結果に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記タイミング発生部は、
基準クロックを発生する基準クロック発生部と、
前記基準クロックを所望の時間遅延させた遅延信号を、前記所望のタイミングとして出力する遅延回路と
を有し、
前記遅延回路は、
前記基準クロックに応じて発光し、発光信号を前記遅延信号として出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給する第１バイアス電流源と、
前記所望の時間に基づいて、前記バイアス電流源における前記バイアス電流を制御するバイアス電流制御部と
を有し、
前記バイアス電流制御部は、前記第１発光素子の温度に更に基づいて、前記バイアス電流源における前記バイアス電流を制御することを特徴とする試験装置。 - 前記バイアス電流制御部は、遅延量設定データに対応する電流値に、前記第１発光素子の温度に基づく係数を乗算した値に、前記バイアス電流を制御することを特徴とする請求項１７に記載の試験装置。
- 前記第１発光素子の温度に対応する前記係数を格納するバイアスデータメモリを更に備えることを特徴とする請求項１８に記載の試験装置。
- 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験信号を生成するパターン発生部と、
前記試験信号を整形した信号を前記電子デバイスに供給する波形整形部と、
所望のタイミングを発生するタイミング発生部と、
前記試験信号に基づいて、前記電子デバイスが出力する出力信号を、前記タイミング発生部が発生した前記タイミングでサンプリングするサンプリング部と、
前記サンプリング部におけるサンプリング結果に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記タイミング発生部は、
基準クロックを発生する基準クロック発生部と、
前記基準クロックを所望の時間遅延させた遅延信号を、前記所望のタイミングとして出力する遅延回路と
を有し、
前記遅延回路は、
前記基準クロックに応じて発光し、発光信号を前記遅延信号として出力する第１発光素子と、入力信号を所望の時間遅延させた遅延信号を出力する遅延回路であって、
前記入力信号に応じて発光し、発光信号を前記遅延信号として出力する第１発光素子と、
前記第１発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第１発光素子に予め供給する第１バイアス電流源と、
前記入力信号に応じて発光し、発光信号を前記遅延信号として出力し、前記第１発光素子とバンド間遷移時間時定数の異なる第２発光素子と、
前記第２発光素子が発光を開始する発光閾電流より小さいバイアス電流を、前記第２発光素子に予め供給する第２バイアス電流源と、
前記所望の時間に基づいて、前記第１発光素子又は前記第２発光素子のいずれかに前記入力信号を供給する選択部と
を有する試験装置。 - 前記第１発光素子及び前記第２発光素子はレーザダイオードであって、
前記第１発光素子のベース材料と、前記第２発光素子のベース材料とは異なる材料であることを特徴とする請求項２０に記載の試験装置。 - 前記所望の時間に基づいて、前記第１バイアス電流源及び前記第２バイアス電流源における前記バイアス電流を制御するバイアス電流制御部を更に備えることを特徴とする請求項２０に記載の試験装置。
- 前記バイアス電流制御部は、前記第１発光素子の温度に更に基づいて、前記第１バイアス電流源における前記バイアス電流を制御することを特徴とする請求項２２に記載の試験装置。
- 前記第１発光素子及び前記第２発光素子を加熱又は冷却する温度制御部を更に備えることを特徴とする請求項２０に記載の試験装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002002349A JP3875106B2 (ja) | 2002-01-09 | 2002-01-09 | 遅延回路、及び試験装置 |
| DE10392204T DE10392204T5 (de) | 2002-01-09 | 2003-01-09 | Verzögerungsschaltung und Prüfvorrichtung |
| PCT/JP2003/000093 WO2003061126A1 (en) | 2002-01-09 | 2003-01-09 | Delay circuit and test apparatus |
| US10/887,760 US7339152B2 (en) | 2002-01-09 | 2004-07-09 | Delay circuit and test apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002002349A JP3875106B2 (ja) | 2002-01-09 | 2002-01-09 | 遅延回路、及び試験装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006227117A Division JP4317859B2 (ja) | 2006-08-23 | 2006-08-23 | 遅延回路、及び試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003204252A JP2003204252A (ja) | 2003-07-18 |
| JP3875106B2 true JP3875106B2 (ja) | 2007-01-31 |
Family
ID=19190734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002002349A Expired - Fee Related JP3875106B2 (ja) | 2002-01-09 | 2002-01-09 | 遅延回路、及び試験装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7339152B2 (ja) |
| JP (1) | JP3875106B2 (ja) |
| DE (1) | DE10392204T5 (ja) |
| WO (1) | WO2003061126A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960996B2 (en) * | 2006-08-24 | 2011-06-14 | Advantest Corp. | Variable delay circuit, timing generator and semiconductor testing apparatus |
| US7539592B2 (en) | 2007-03-23 | 2009-05-26 | Advantest Corporation | Test apparatus and electronic device |
| CN109974391A (zh) * | 2019-03-30 | 2019-07-05 | 周芸 | 电冰箱关门声光延时提醒装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928718A (ja) * | 1982-08-10 | 1984-02-15 | Fuji Electric Corp Res & Dev Ltd | 遅延回路 |
| JPH0658973B2 (ja) | 1985-10-04 | 1994-08-03 | 日本電信電話株式会社 | 光可変遅延回路 |
| JPH06181351A (ja) * | 1992-12-15 | 1994-06-28 | Fujitsu Ltd | レーザダイオード駆動回路 |
| JPH07240554A (ja) * | 1994-02-28 | 1995-09-12 | Fujitsu Ltd | 半導体レーザ駆動装置 |
| JPH08226957A (ja) * | 1995-02-21 | 1996-09-03 | Advantest Corp | 半導体試験装置のタイミング補正装置 |
| US5790244A (en) * | 1996-08-23 | 1998-08-04 | Laser Technology, Inc. | Pre-biasing technique for a transistor based avalanche circuit in a laser based distance measurement and ranging instrument |
| US6275084B1 (en) * | 1998-06-17 | 2001-08-14 | Texas Instruments Incorporated | Phase modulated input/output circuit |
| JP4146800B2 (ja) * | 2002-01-09 | 2008-09-10 | 株式会社アドバンテスト | 位相変調回路、試験装置、及び通信システム |
-
2002
- 2002-01-09 JP JP2002002349A patent/JP3875106B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-09 WO PCT/JP2003/000093 patent/WO2003061126A1/ja active Application Filing
- 2003-01-09 DE DE10392204T patent/DE10392204T5/de not_active Withdrawn
-
2004
- 2004-07-09 US US10/887,760 patent/US7339152B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040251401A1 (en) | 2004-12-16 |
| WO2003061126A1 (en) | 2003-07-24 |
| JP2003204252A (ja) | 2003-07-18 |
| DE10392204T5 (de) | 2005-01-05 |
| US7339152B2 (en) | 2008-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080279240A1 (en) | Semiconductor laser driving unit and image forming apparatus having the same | |
| JP5183269B2 (ja) | バーニア遅延回路、それを用いた時間デジタル変換器および試験装置 | |
| US20110121755A1 (en) | Method of controlling supply voltage, multi-channel light-emitting diode driving circuit and multi-channel system using the same | |
| US20120086462A1 (en) | Test apparatus | |
| US8115520B2 (en) | Driver circuit | |
| US9130341B2 (en) | Semiconductor laser drive apparatus and image forming apparatus | |
| US20060267656A1 (en) | Delay circuit, and testing apparatus | |
| CN114937433B (zh) | 一种led显示屏恒流驱动电路、驱动芯片、电子设备 | |
| JP2020106453A (ja) | 温度検出回路、電力増幅回路及び電子機器 | |
| US8421477B2 (en) | Resistance variation detection circuit, semiconductor device and resistance variation detection method | |
| JP3875106B2 (ja) | 遅延回路、及び試験装置 | |
| KR101127658B1 (ko) | 집적 회로 패키지의 저항 측정 | |
| JP3905889B2 (ja) | ドライバ回路 | |
| JPWO2006046399A1 (ja) | 振幅可変ドライバ回路、及び試験装置 | |
| JP4317859B2 (ja) | 遅延回路、及び試験装置 | |
| KR100530176B1 (ko) | 집적 회로 테스터용 부하 회로 | |
| CN102545842B (zh) | 滞后装置 | |
| JP4146800B2 (ja) | 位相変調回路、試験装置、及び通信システム | |
| JP2008004701A (ja) | 発光装置及び発光素子駆動方法 | |
| JP4632668B2 (ja) | レーザーダイオードドライバー用集積回路の試験方法 | |
| US6703787B2 (en) | Signal generation and correction circuit and method for correcting digital signals | |
| TW201936009A (zh) | 發光元件驅動電路 | |
| JP2013088146A (ja) | 試験装置 | |
| US20210378066A1 (en) | Led driver circuit and method | |
| JP6821677B2 (ja) | パルスのオーバーシュートを排除することができるパルス電流源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |