KR100530176B1

KR100530176B1 - 집적 회로 테스터용 부하 회로

Info

Publication number: KR100530176B1
Application number: KR10-2000-7002161A
Authority: KR
Inventors: 길레트게리
Original assignee: 크레던스 시스템스 코포레이션
Priority date: 1997-08-29
Filing date: 1998-08-20
Publication date: 2005-11-22
Also published as: EP1450172A1; EP1450172B1; EP1018026B1; DE69827401T2; DE69833058T2; EP1018026A4; US5952821A; WO1999010752A1; KR20010023515A; DE69833058D1; JP2001514390A; DE69827401D1; EP1018026A1

Abstract

집적 회로 테스터에 대한 부하 회로(54)는 테스트 하에서 DUT가 터미널에서 출력 신호를 발생할 때, 집적 회로 장치의 터미널에 조정 가능한 부하를 제공한다. 부하 회로는 소정 크기의 포지티브 및 네가티브 전류를 생성하기 위한 기준 입력 전압의 비선형 함수인 포지티브 및 네가티브 전류원(64, 66)을 포함한다. 다이오드 쿼드(62A-62D)는 DUT 출력 신호가 임계 전압(V_th) 이하일 때 네가티브 전류원(66)을 DUT 터미널에 연결하고, DUT 출력 신호가 임계 전압(V_th) 이상일 때 포지티브 전류원(64)을 DUT 터미널에 연결한다. 전류원(64, 66)은 소정 크기의 기준 입력 전압과 출력 전류 사이에 비선형 지수 전달 함수를 제공하여, 상대적으류 좁은 기준 입력 전압 범위에 따라 상대적으로 넓은 출력 전류 범위를 제공한다.

Description

집적 회로 테스터용 부하 회로 {Load circuit for integrated circuit tester}

본 발명은 통상적으로 집적 회로(IC) 테스터에 관한 것으로, 구체적으로는 테스트 하에서 IC 장치의 터미널에서 조정 가능한 부하 전류(load circuit)를 제공하기 위한 부하 회로에 관한 것이다.

통상적인 IC 테스터는 예컨대, 테스트(DUT) 하에서 IC 장치의 각각의 핀 또는 터미널과 같은 핀 전자 회로들(pin electronics)의 세트 포함한다. 각각의 핀 전자 회로는 테스트 신호를 DUT 터미널로 전송하거나 또는 그 논리 상태를 결정하기 위하여 DUT 터미널에서 생성된 IC 출력 신호를 샘플링할 수 있다. 통상적으로, DUT 출력 신호를 샘플링할 때, 핀 전자 회로는 IC 출력 신호가 특정 로우 또는 하이 논리 레벨에 있는지의 여부에 따라 IC 터미널 내부 또는 외부로 특정 부하 전류를 적절하게 높은 정확도(high accuracy)로 제공하여야 한다.

도 1은 DUT 터미널(12)에서 조정 가능한 하이 및 로우 논리 레벨의 부하 전류(I_OH, I_OL)를 제공하기 위한 전형적인 종래의 부하 회로(10)를 설명한다. 단위 이득 연산 증폭기(13)는 기준 입력 임계 전압(V_th)을 수신하고, 그 전압을 DUT 터미널(12)에도 결합되는 브릿지-접속된 스위칭 다이오드 쿼드(14; bridge-connected switching diode quad)로 공급한다. 기준 입력 전압(V_L)에 의해 제어되는 조정 가능한 전류원(16)은 전류(I_OL)를 다이오드 쿼드(14)로 공급한다. 입력 전압(V_H)에 의해 제어되는 다른 조정 가능한 전류원(18)은 다이오드 쿼드(14)로부터 전류(I_OH)를 인출한다. 터미널(12)에서 DUT 출력 신호가 임계 전압(V_TH) 이하의 로우 논리 레벨로 충분히 떨어질 때, 다이오드 쿼드(14)는 전류원(16)을 증폭기(13) 대신 DUT 터미널(12)로 접속하여, DUT 터미널(12)이 특정 로우 논리 레벨의 부하 전류(I_OL)를 받는다. 반대로, 터미널(12)에서 DUT 출력 신호가 임계 전압(V_TH) 이상의 하이 논리 레벨로 충분히 상승할 때, 다이오드 쿼드(14)는 전류원(18)을 증폭기(13) 대신 DUT 터미널(12)에 접속하여, 특정 하이 논리 레벨의 부하 전류(I_OH)가 DUT 터미널(12)로부터 인출된다.

도 2는 도 1의 부하 전류에 사용되고 있는 것과 같은 전형적인 종래의 전류원(18)을 설명한다. 전류원(18)은 입력 제어 전압(V_H)을 받고 트랜지스터(24)의 베이스를 구동시키는 연산 증폭기(22)를 포함한다. 트랜지스터(24)의 에미터는 스위치된 저항기 네트워크(28; switched resistor network)를 통해서 V_H(공통)에 결합되고, 연산 증폭기(22)의 반전 입력에 결합되는 에미터를 갖는 다른 트랜지스터(26)의 베이스를 구동시킨다. 트랜지스터(24, 26)의 콜렉터는 상호 결합되어 있으며, 출력 전류(I_OH)을 인출한다. 연산 증폭기(22)는 트랜지스터(24)의 베이스에 충분한 전압을 공급하여, 저항기 네트워크(28)를 교차하여 나타나는 전압(V'_H)이 실질적으로 V_H와 동일하게 유지된다. 따라서, 저항기 네트워크(28)를 관통하는 전류는 실질적으로 V_H/R_T와 동일한데, 여기서 R_T는 저항기 네트워크(28) 상의 저항치이다. 트랜지스터(24)의 베이스로 흐르는 전류는 매우 작기 때문에, 트랜지스터(24, 26)의 콜렉터에 의해 인출된 전류원(18)의 출력 전류(I_OH)도 실질적으로 V_H/R_T와 동일하다. 저항기 네트워크(28)의 저항치는 네트워크 스위치를 제어하는 입력 신호 범위(RANGE)에 의해 선택된다. 도 1의 전류원(16)은 회로(18)에 대하여 아날로그적이지만, NPN 트랜지스터 대신 PNP 트랜지스터를 사용하여 구성되기 때문에 포지티브 전류 출력을 공급한다.

입력 제어 전압(V_H)은 통상적으로 디지털-아날로그(A/D) 컨버터(도시되지 않음)에 의하여 생성되며, 예를 들어 8 비트 A/D 컨버터에 대하여 3V/256의 분해능(resolution)으로 0 내지 +3V인 상대적으로 제한된 범위을 통하여 정상적으로 제어 전압(V_H)을 변경할 수 있다. 제어 전압이 넓은 범위에 걸쳐 변경이 가능함에 따라 특정한 DUT 부하 전류는 예를 들어 +/- 0.1 ㎂ 내지 +/- 100 ㎃를 생성한다. 입력 전압(V_H)에 대하여 출력 전류(I_OH)를 관련시키는 전류원(18)의 전달 함수는 선형적이기 때문에, 트랜지스터의 에미터에 단소 저항기(single small resistor)를 이용함으로써 광범위한 출력 전류 범위를 얻을 수 있다. 그러나, 조정될 수 있는 출력 전류의 분해능이 100㎃/256(약 400㎂)가 되게 되므로, 그 범위의 저단부에서 조정될 수 있는 출력 부하 전류의 분해능은 받아들이기 어려울 정도로 작아지게 된다. 트랜지스터(26)의 에미터에서 단일 저항기보다는 스위치된 저항기 네트워크(28)를 이용함으로써, 전류원(18)은 여러 가지 출력 전류 범위를 제공하며, 각각의 범위는 수용 가능한 분해능을 갖는다.

도 2의 조정 가능한 전류원(28)은 저항기 네트워크(28)가 그 밖의 전류원(18)을 실현하는 집적 회로에 포함될 수 없는 불연속 소자(저항기 및 릴레이 또는 FET 스위치)의 사용을 요구하는 단점을 가지고 있다. 집적 회로 테스터는 다수의 부하 회로를 요구하기 때문에, 많은 불연속 소자의 저항기 네트워크는 실질적으로 IC 테스터에 대한 비용 및 크기의 추가를 필요로 한다. 따라서, 외부 불연속 소자를 필요치 않고 단일 집적 회로 상에서 실현될 수 있으며, 상대적으로 좁은 입력 제어 전압 범위에 따라 충분한 분해능을 갖는 넓은 범위의 출력 부하 전류를 제공할 수 있는 프로그램 가능한 부하 회로를 필요로 한다.

도 1은 집적 회로 테스터에 대한 전형적인 종래의 부하 회로를 도시한 블록 개략도.

도 2는 도 1의 회로 테스터에 대한 종래의 전류원을 더 구체적으로 도시한 블록 개략도.

도 3은 본 발명에 따른 집적 회로 테스터의 블록도.

도 4는 도 3의 집적 회로 테스터의 핀 전자 회로를 더 구체적으로 도시한 블록도.

도 5는 도 4의 핀 전자 회로의 부하 회로를 더 구체적으로 도시한 블록 개략도.

도 6은 도 5의 전류원과 도 3의 기준 전압원을 더 구체적으로 도시한 블록 개략도.

DUT가 터미널에서 출력 신호를 생성하고 있을 때, 집적 회로 테스터에 대한 부하 회로는 테스트(DUT) 하에서 집적 회로 장치의 터미널에 조정 가능한 부하 전류를 제공한다. 부하 회로는 기준 입력 전압에 의해 제거되는 크기의 포지티브 및 네가티브 전류를 생성하기 위한 전류원을 포함한다. 다이오드 쿼드는 DUT 출력 신호가 입력 임계 전압 이하인 경우에는 네가티브 전류원을 DUT 터미널로 접속시키고, DUT 출력 신호가 임계 전압 이상인 경우에는 포지티브 전류원을 DUT 터미널로 접속시킨다. 본 발명에 따라, 각각의 전류원은 그 기준 입력 전압과 그 출력 기준 전압 사이에 비선형 지수 전달 함수를 제공하며, 전류원은 좁은 기준 입력 전압 범위에 따라 상대적으로 넓은 출력 전류 범위를 제공한다.

지수 전달 함수를 갖는 전류원은 넓은 다이나믹 출력 전류 범위를 제공하기 위하여 범위 절환되는 부하 저항기를 요구하지 않으므로, 집적 회로에 의해 충분히 실현될 수 있다. 또한, 지수 전달 함수를 갖는 분해능은 조정될 수 있는 출력 전류가 그 최대 출력 전류의 고정된 비율이 아닌 목적 출력 전류의 실질적으로 고정된 비율이다. 따라서, 지수 전달 함수를 갖는 분해능은 조정될 수 있는 출력 전류가 그 전체 범위를 통하여 목적 출력 전류 레벨로 적당히 유지된다.

따라서, 본 발명의 목적은 집적 회로 테스터에 대한 부하 전류를 제공하기 위하여 DUT가 터미널에서 출력 신호를 생성하고 있는 경우에 테스트(DUT) 하에서 집적 회로 장치의 터미널에서 정확히 조정 가능한 부하 전류를 제공하기 위한 것이다.

본 발명의 다른 목적은 범위 절환되는 부하 저항기가 없이 형성한 집적 회로 내에서 수행될 수 있는 부하 회로를 제공하기 위한 것이다.

이러한 설명의 결론부는 본 발명의 주된 범위를 특별히 지적하고 명료하게 청구한다. 그러나, 당업자라면 첨부 도면을 참조해서 나머지 부분의 설명을 파악함으로써, 그 목적 및 추가적 장점과 더불어 본 발명의 동작 방법 및 구성 모두를 잘 이해하게 될 것이다.

도 3은 테스트(DUT) 하에서 집적 회로 장치 상에서 테스트를 수행하기 위한 집적 회로 테스터(30)를 설명한다. 테스터(30)는 DUT의 각각의 터미널 또는 핀에 접속된 N 세트의 테스터 채널(34(1)-34(N))을 포함한다. 테스트는 연속 테스트 사이클 내에서 구성되며, 각각의 테스트 사이클의 초기에 패턴 생성기(36)가 각각의 채널 내에서 입력 제어 데이터(패턴 백터)를 포맷 및 타이밍 회로(38)로 공급한다. 패턴 백터는 핀 전자 회로(40)가 테스트 사이클 중에 DUT 터미널에서 수행하는 하나 이상의 테스트 동작을 참조한다. 패턴 백터에 따라, 포맷 및 타이밍 회로(36)는 제어 신호(타이밍)의 세트를 대응하는 핀 전자 회로(40)로 공급한다. 각각의 타이밍 신호는 동작이 수행될 때를 나타내는 타이밍 신호 에지로 분리 테스트 동작을 제어한다. 예를 들어, 특정 타이밍 신호는 핀 전자 회로(40)가 출력 DUT 테스트 신호를 하이 또는 로우 논리 레벨로 구동시킬 때, 또한 테스트 신호가 트라이스테이트(tristated)될 때를 나타낸다. 다른 타이밍 신호는 핀 전자 회로(40)가 DUT 출력 신호를 샘플링할 때를 나타낸다.

테스트를 개시하기 전에, 호스트 컴퓨터(42)는 프로그래밍 데이터를 기존의 컴퓨터 버스(44)를 통해서 패턴 생성기(36)로 공급하며, 프로그래밍 데이터는 출력 데이터 패턴을 정의하여 생성하기 위한 것이다. 또한, 호스트 컴퓨터(42)는 각각의 패턴 백터 데이터 값에 따라 어느 정도로 포맷 및 타이밍 회로(38)를 제어 하기 위하여 프로그래밍 데이터를 각각의 채널(34(1)-34(N)) 내의 포맷 및 타이밍 회로로 공급한다. 이하 더 상세히 설명하겠지만, 기준 전압원(46)은 호스트 컴퓨터(42)에 의해 또한 프로그램되어, 그들 테스트 동작의 양상을 제어하기 위한 여러 가지 기준 전압(REF)을 핀 전자 회로(40)에 공급한다. 테스트를 완료한 후, 호스트 컴퓨터(42)는 버스(44)를 통해서 핀 전자 회로(40)로부터 테스트 결과 데이터를 획득한다.

도 4는 도 3의 전형적인 핀 전자 회로(40)를 더 구체적인 블록도의 형태로 설명한다. 핀 전자 회로(40)는 도 3의 DUT(32)의 터미널에 테스트 신호를 공급하기 위한 구동 회로(50)와, 그 터미널에서 생성된 DUT 출력 신호를 샘플링하고 기준 레벨과 비교하여 그 논리 상태를 결정하는 비교 회로(52)를 포함한다. 구동 및 비교 회로(50, 52)는 예를 들어, 하이 및 로우 테스트 신호 논리 레벨과 같은 여러 가지 동작 파라메터를 확립하기 위하여 도 3의 기준 전압원(46)으로부터 분리 기준 입력 전압(REF)을 받는다. 테스트 후에, 도 3의 호스트 컴퓨터는 컴퓨터 버스(44)를 이용하여 비교 회로(52)에 저장된 테스트 결과를 얻는다. 구동 및 비교 회로(50, 52)는 당업자라면 잘 인지하고 있으므로 여기서는 더 구체적으로 기술하지 않는다.

핀 전자 회로(40)는 본 발명에 따라 DUT(32)가 터미널에서 출력 신호를 생성하고 있을 때, DUT 터미널의 내부 또는 외부로 조정 가능한 부하 전류를 제공하기 위한 부하 회로(54)를 포함한다. 이하 구체적으로 기술한 바와 같이, 도 3의 기준 전압원(46)은 부하 전류의 크기를 제어하고, DUT 터미널에서 하이 및 로우 논리 레벨 사이의 임계 전압을 나타내기 위한 기준 전압(REF)을 부하 회로(54)에 공급한다.

도 5는 도 4의 부하 회로(54)를 더 구체적인 블록 개략도의 형태로 설명한다. 부하 회로(54)는 입력 임계 전압(V_TH)을 받고, 그 전압을 다이오드(62A-62D)에 의해 형성된 다이오드 쿼드(62)로 공급하는 연산 증폭기(60)를 포함한다. 기준 입력 전압(V_L, V₁)에 의해 제어되는 제 1 가변 전류원(64)은 일정한 포지티브 전류(I_L)를 공급하면서 기준 입력 전압(V_H, V₂)에 의해 제어되는 제 2 가변 전류원(66)은 일정한 네가티브 전류(I_H)를 흡수한다. DUT 출력 터미널에서의 신호가 임계 전압(V_TH) 이하로 로우 논리 레벨로 충분히 떨어지는 경우, 다이오드(62C, 62B)는 순바이어스되고, 다이오드(62A, 62D)는 역바이어스된다. 가변 전류원(64)은 그 출력 전류(I_L)를 다이오드(62C)를 통해서 DUT 터미널로 공급하며, 전류원(66)은 그 전류(I_H)를 다이오드(62B)를 통해서 증폭기(60)로부터 인출한다. 반대로, DUT 터미널에서의 신호가 임계 전압(V_TH) 이상으로 하이 논리 레벨로 충분히 올라가는 경우, 다이오드(62A, 62D)는 순바이어스되며 다이오드(62B, 62C)는 역바이어스된다. 그 후, 전류원(64)은 그 출력 전류(I_L)를 다이오드(62A)를 통해서 증폭기(60)로 공급며, 전류원(66)은 그 출력 전류(I_H)를 DUT 터미널로부터 다이오드(62D)를 통해서 인출한다. DUT 터미널 전압이 임계 전압(V_TH)보다 충분히 높거나 또는 낮지 않으면, 다이오드(62A, 62B)는 순바이어드되며, 다이오드(62C, 62D)는 모두 역바이어스된다. 따라서, 부하 전류(I_H 또는 I_L)가 DUT 터미널로 공급되지 않는다.

도 6은 가변 전류원(66)을 설명하며, 도 3의 기준 전압원(46)의 일부를 더 구체적으로 블록 개략도의 형태로 설명한다. 기준 전압원(46)은 테스트 이전에 컴퓨터 버스(44)를 통하여 도 3의 호스트 컴퓨터(42)로부터 데이터를 받고 저장하기 위한 랜돔 액세스 메모리(80; RAM)을 포함한다. 램(80)의 각각의 어드레스에 저장된 데이터는 핀 전자 회로로 공급된 하나의 분리 VREF 기준 전압의 크기를 나타낸다. 데이터를 램(80)으로 로딩한 후에, 호스트 컴퓨터는 각각의 데이터 값을 대응하는 아날로그 전압(VDAC)으로 변환하는 디지털-아날로그 컨버터(84; DAC)로 순차 어드레스 램(80)이 그 저장된 데이터 값을 순차적 판독하기 시작하도록 시퀀서(82)에 신호를 준다. 따라서, VDAC 신호는 전압 레벨의 계승을 받아들이며, 각각의 레벨은 램(80)에 저장된 분리 데이터 값으로 제어된다.

VDAC 신호는 분압기(71)를 통하여 샘플 및 홀드 회로(72)로 공급된다. 시퀀서(82)는 VDAC 신호 레벨이 램(80) 내의 데이터 값으로 제어되는 시간 동안 샘플 및 홀드 회로(72)가 기준 전압(V_H)을 정의하는 것을 가능하게 한다. 그 후, 테스트 중에 샘플 및 홀드 회로(72)는 V_H 기준 입력 신호를 전류원(66)에 제공한다. 비록 도 6에는 도시하지 않았지만, 분압기(71)의 출력은 기준 전압원(46) 내의 다른 샘플 및 홀드 회로에도 공급된다. 이들 다른 샘플 및 홀드 회로는 시퀀서(82)에 의해서도 제어되며, 다른 핀 전자 회로의 부하 회로 내의 전류원으로 V_H 또는 V_L 기준 전압을 제공한다. 또한, 전압원(46) 내의 추가적 샘플 및 홀드 회로(도시되지 않음)는 다른 핀 전자 기준 전압을 제공하기 위하여 VDAC 신호를 샘플링한다. 따라서, 도 3의 핀 전자 회로(40)를 필요로 하는 모든 여러 가지 기준 전압은 호스트 컴퓨터가 램(80) 내에 저장하는 데이터 시퀀스에 응답해서 생성된 단일 DAC(84)의 출력 전압(VDAC)을 샘플링하거나 또는 분할하여 샘플링함으로써 얻어진다.

상기한 바와 같이, 가변 전류원(66)에 대한 V_H 입력을 제어하기 위한 데이터가 램(80)에서 판독되면, 결과적으로 DAC(84)의 VDAC 출력은 분압기(71)에 의해 분할되고, 샘플 및 홀드 회로(72) 내에 저장된 후, 테스트 동안 전류원(66)으로 공급된다. 전류원(66)은 샘플 및 홀드 회로(72)로부터 V_H 입력을 받고, 트랜지스터(74)의 베이스 및 콜렉터와 트랜지스터(76)의 베이스로 출력 전압(V'H)을 공급하는 연산 증폭기(70)를 포함한다. 트랜지스터(74)의 에미터는 연산 증폭기(70)의 반전 입력으로 피드백된다. 전류원(66) 내의 트랜지스터(78)와 기준 전압원(46) 내의 트랜지스터(80) 및 저항기(81)는 트랜지스터(78, 80)의 베이스와 트랜지스터(80)의 콜렉터를 전압원(+V)에 링크시키는 저항기를 갖추고, 트랜지스터(78, 80)의 에미터가 접지되며, 트랜지스터(78)의 콜렉터가 트랜지스터(78)의 에미터에 접속된 전류 미러(79; current mirror)를 형성한다. 저항기(81)는 트랜지스터(78)가 트랜지스터(74)의 에미터로부터 일정한 100㎂의 기준 전류(I_REF)를 인출하도록 규격이 정해진다. 도 6에서 도시하지는 않았지만, 트랜지스터(78)의 베이스에 대한 V₂ 제어 전압 입력은 기준 전압 입력과 같이 모든 핀 전자 회로 내의 유사 전류원으로 공급된다.

바이폴라 트랜지스터(76)의 트랜스컨덕턴스(transconductance)는 공지된 관계로서 수학식(1)에 따른다.

여기서, Ic는 트랜지스터 콜렉터 전류이고, Is는 베이스-에미터 접합 포화 전류이며, Vbe는 트랜지스터 베이스-에미터 전압이고, Vo는 전형적으로 상온에서 약 26㎷인 상수이다. 트랜지스터(76)에 대하여, 콜렉터 전류(Ic)는 I_H이고, 베이스 에미터 포화 전류(Is)는 I_REF이며, Vbe/Vo는 kV_DAC인데, 여기서 k는 volt^-1단위를 갖는 상수이다. k의 값은 분압기(71) 비율의 함수이다. 이러한 관계를 수학식(1)으로 치환하면 트랜지스터(76)에 대하여 수학식(2)을 얻을 수 있다.

만일, 분압기(71) 내의 저항기 값을 조정하여 k=Ln₁₀e(volt^-1)이면, 수학식(2)으로부터 I_H와 VDAC 사이에 비선형 지수 함수 관계를 갖게 된다.

수학식(3)에서, VDAC 내에 하나의 전압 변화가 전류원(66)의 출력에 10개의 변화 요소를 제공함을 알 수 있다. 따라서, 100㎂의 기준 전류(I_REF)와, -3V 내지 +3V 범위의 VDAC가 주어지며, 전류원(66) 출력 전류(I_H)는 0.1㎂ 내지 100㎃의 60 개의 범위를 갖게 되어, 그 범위가 특정 IC 부하 전류를 모두 공통적으로 커버한다.

도 5의 가변 전류원(64)은 도 6의 전류원(66)에 대해 아날로그적이지만, 네가티브 출력 전류 대신 포지티브 출력 전류를 공급하기 위하여 NPN 트랜지스터 대신 PNP 트랜지스터를 이용하여 실현된다. 따라서, 정류원(64)은 지수 전달 함수()를 갖는다. 입력 전압(VDAC)과 출력 전류(I_H 또는 I_L)에 관한 비선형 지수형 전달 함수 갖는 가변 전류원(64, 66)을 채용함으로써, 도 5의 부하 회로는 광범위한 능동 출력 전류 범위(-100㎃ 내지 +100㎃)를 제공한다. 또한, 부하 전류는 스위치되는 범위 저항기를 요구하지 않고 그 범위 내에서 임의의 레벨이 정확히 조정될 수 있다. 지수형 전달 함수를 갖는 분해능은 조정될 수 있는 출력 전류가 그 최대 출력 전류의 고정된 비율이 아닌 목적 출력 전류의 실질적으로 고정된 비율이다. 따라서, 지수 전달 함수를 갖는 분해능은 조정될 수 있는 출력 전류가 그 전체 범위를 통하여 원하는 출력 전류 레벨로 적당히 유지될 수 있다.

도 5의 부하 회로(54)는 스위치된 범위 저항기를 요구하는 전류원을 채용하지 않기 때문에, 부하 회로는 집적 회로 형태로 완벽하게 수행될 수 있다. 따라서, 부하 회로는 간단하고 저렴하며 정확하고, 상대적으로 낮은 전력 소모를 갖는다.

상술한 상세한 설명은 본 발명의 바람직한 실시예를 기술한 것으로, 당업자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 바람직한 실시예에 대하여 많은 수정이 이루어질 수 있다. 따라서, 첨부한 청구 범위는 본 발명의 실제 요지 내에서 이러한 모든 수정이 포함될 수 있는 것이다.

Claims

피시험 집적 회로 장치(DUT)가 자신의 터미널에서 출력 신호를 생성하는 경우 상기 DUT의 터미널에 조정 가능한 부하를 제공하는 집적 회로 테스터용 부하 회로로서,

입력된 제1 기준 전압에 대해 제1 함수인, 실질적으로 비선형인, 소정 크기의 포지티브 전류를 출력으로 갖는 제1 전류원,

입력된 제2 기준 전압에 대해 제2 함수인, 실질적으로 비선형인, 소정 크기의 네가티브 전류를 출력으로 갖는 제2 전류원, 그리고

상기 DUT 출력 신호가 입력 임계 전압 이하인 경우에 상기 제 1 전류원의 출력과 상기 DUT 터미널을 연결하고, 상기 DUT 출력 신호가 상기 입력 임계 전압 이상인 경우에 상기 제2 전류원의 출력과 상기 DUT 출력 터미널을 연결함으로써, 상기 DUT 출력 신호의 전압에 응답하는 수단

을 포함하는 부하 회로.
제1항에서,

상기 포지티브 전류의 크기는 상기 제1 기준 전압의 지수 함수이며, 상기 네가티브 전류의 크기는 상기 제2 기준 전압의 지수 함수인 부하 회로.
제1항에서,

상기 네가티브 전류의 크기는 제2 기준 전압에 비례하는 수 만큼 1보다 상당히 큰 수를 거듭제곱한 값에 비례하는 부하 회로.
제3항에서,

상기 큰 수는 실질적으로 10인 부하 회로.
제1항에서,

상기 제2 전류원이

베이스, 에미터 및 콜렉터를 갖는 제1 트랜지스터,

베이스, 에미터 및 콜렉터를 갖는 제2 트랜지스터,

상기 제1 및 제2 트랜지스터의 베이스와 상기 제1 트랜지스터의 콜렉터에 공통으로 제어 전압을 공급하기 위하여, 상기 제1 트랜지스터의 에미터에 나타나는 전압과 제2 기준 전압간의 차를 증폭시키는 연산 증폭기, 그리고

상기 제2 트랜지스터가 자신의 콜렉터에서 상기 네가티브 전류를 생성하도록 상기 제1 트랜지스터의 에미터로부터 일정한 전류를 인출하는 수단

을 포함하는 부하 회로.
제5항에서,

상기 일정한 전류를 인출하는 수단이 전류 미러(current mirror)를 포함하는 부하 회로.
피시험 집적 회로 장치(DUT)가 자신의 터미널에서 DUT 출력 신호를 생성하는 DUT 테스트용 집적 회로 테스터로서,

상기 DUT 터미널에서 상기 DUT 출력 신호를 샘플링하는 수단, 그리고

상기 DUT 터미널에서 조정 가능한 부하를 제공하는 부하 회로

를 포함하고,

상기 부하 회로는

입력된 제1 기준 전압에 대해 제1 함수인, 실질적으로 비선형인, 소정 크기의 포지티브 전류를 출력으로 갖는 제1 전류원,

입력된 제2 기준 전압에 관하여 제2 함수인, 실질적으로 비선형인, 소정 크기의 네가티브 전류를 출력으로 갖는 제2 전류원, 그리고

상기 DUT 출력 신호의 전압이 입력 임계 전압 이하인 경우에 상기 제1 전류원의 출력과 상기 DUT 터미널을 연결하고, 상기 DUT 출력 신호의 전압이 상기 임계 전압 이상인 경우에 상기 제2 전류원의 출력과 상기 DUT 출력 터미널을 연결함으로써, 상기 DUT 출력 신호에 응답하는 수단

을 포함하는 집적 회로 테스터.
제7항에서,

상기 포지티브 전류의 크기는 상기 제1 기준 전압에 관하여 실질적으로 비선형 지수 함수이며, 상기 네가티브 전류의 크기는 상기 제2 기준 전압에 관하여 실질적으로 비선형 지수 함수인 집적 회로 테스터.
제7항에서,

상기 네가티브 전류의 크기는 제2 기준 전압에 비례하는 수 만큼 1보다 큰 수를 거듭제곱한 값에 비례하는 집적 회로 테스터.
제9항에서,

상기 큰 수는 실질적으로 10인 집적 회로 테스터.
제7항에서,

상기 제2 전류원이

베이스, 에미터 및 콜렉터를 갖는 제1 트랜지스터,

베이스, 에미터 및 콜렉터를 갖는 제2 트랜지스터,

상기 제1 및 제2 트랜지스터의 베이스와 상기 제1 트랜지스터의 콜렉터에 공통으로 제어 전압을 공급하기 위하여, 상기 제1 트랜지스터의 에미터에 나타나는 전압과 상기 제2 기준 전압간의 차를 증폭시키는 연산 증폭기, 그리고

상기 제2 트랜지스터가 자신의 콜렉터에서 상기 네가티브 전류를 생성하도록 상기 제1 트랜지스터의 에미터로부터 일정한 전류를 인출하는 수단

을 포함하는 집적 회로 테스터.
제11항에서,

상기 일정한 전류를 인출하는 수단이 전류 미러(current mirror)를 포함하는 집적 회로 테스터.
입력 데이터에 의해 제어되는 소정 크기를 갖는 출력 전류를 생성하는 장치로서,

상기 입력 데이터를 수신하고, 상기 입력 데이터에 의해 제어되는 소정 크기의 출력 전압을 생성하는 디지털-아날로그 컨버터,

기준 전압을 생성하기 위하여 상기 DAT 출력 전압을 수신하여 분할하는 수단,

베이스, 에미터 및 콜렉터를 구비하며, 상기 에미터에서 피드백 전압을 생성하는 제1 트랜지스터,

베이스, 에미터 및 콜렉터를 갖는 제2 트랜지스터,

상기 제1 및 제2 트랜지스터의 베이스와 상기 제1 트랜지스터의 콜렉터에 공통으로 제어 전압을 공급하기 위하여, 상기 피드백 전압과 상기 기준 전압간의 차를 증폭시키는 연산 증폭기, 그리고

상기 제2 트랜지스터가 자신의 콜렉터에서 상기 출력 전류를 생성하도록 상기 제1 트랜지스터의 에미터로부터 일정한 기준 전류를 인출하는 수단

을 포함하는 출력 전류 생성 장치.
제13항에서,

DAC 출력 전압에 대한 기준 전압의 관계는 상기 출력 전류의 크기가 상기 DAC 출력 전압에 관하여 실질적으로 비선형인 지수 함수와 상기 기준 전류와의 곱에 비례하도록 하는 관계인 것을 특징으로 하는 출력 전류 생성 장치.
제14항에서,

상기 출력 전류의 크기가 상기 DAC 출력 전압에 비례하는 수만큼 10을 거듭제곱한 값에 실질적으로 동일한 값과 상기 기준 전류와의 곱에 비례하는 것을 특징으로 하는 출력 전류 생성 장치.
입력 전압에 관하여 비선형 함수인 크기를 갖는 출력 전류를 생성하는 가변 전류원으로서,

베이스, 에미터 및 콜렉터를 갖는 제1 트랜지스터,

베이스, 에미터 및 콜렉터를 갖는 제2 트랜지스터,

기준 전압을 생성하기 위하여 상기 입력 전압을 수신하여 분할하는 분압기,

상기 제1 및 제2 트랜지스터의 베이스와 상기 제1 트랜지스터의 콜렉터에 공통으로 제어 전압을 공급하기 위하여, 상기 제1 트랜지스터의 에미터에 나타나는 전압과 상기 기준 전압간의 차를 증폭시키는 연산 증폭기, 그리고

상기 제2 트랜지스터가 자신의 콜렉터에서 상기 출력 전류를 생성하도록 상기 제1 트랜지스터의 에미터로부터 일정한 기준 전류를 인출하는 수단

을 포함하고,

상기 분압기는 상기 출력 전류의 크기가 상기 입력 전압에 관하여 실질적으로 비선형 지수 함수인 상기 기준 전류에 비례 상수를 곱한 값에 비례하도록 조정되는 분압비를 갖는 가변 전류원.