JPH0317578A - 電気回路の試験装置 - Google Patents
電気回路の試験装置Info
- Publication number
- JPH0317578A JPH0317578A JP1152586A JP15258689A JPH0317578A JP H0317578 A JPH0317578 A JP H0317578A JP 1152586 A JP1152586 A JP 1152586A JP 15258689 A JP15258689 A JP 15258689A JP H0317578 A JPH0317578 A JP H0317578A
- Authority
- JP
- Japan
- Prior art keywords
- test mode
- circuit
- terminal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 71
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000007689 inspection Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路などの電気回路を試験するた
めの装置に関する、． 従来の技術 典型的な先行技術では、半導体集積回路の試験モードの
動作を行うためには、その集積回路に、試験モードを指
令するための専用の端子が設けられており、この端子に
信号が与えられることによって、！ｔ′１回路内に設け
られている回路の試験動作が行われるように楕成されて
いる． 発明が解決しようとする課題 このような先行技術では、試験モードを指令するために
前述の専用の端子を必要とする。したがってその試験モ
ードのための専用の端子の分だけ、試験以外のために本
来的に用いられる入力または出力用の端子の数を減少せ
ざるを得ないことになる， 本発明の目的は、試験モードの動作を行うための専用の
端子を必要としないようにした電気回路の試験装置を提
供することである． 課題を解決するための手段 本発明は、試験以外のために本来的に用いられる入力ま
たは出力用の端子と、 前記端子からの信号に応答して、予め定めるレベルを有
する試験モード指令信号を発生したままとする試験モー
ド指令信号発生回路と、試験モード指令信号に応答して
、予め定める試験モード動作を行う試験モード動作回路
とを含むことを特徴とする電気回路の試験装置である．
ｆｊ用 本発明に従えば、試験以外のために用いられる本来の電
気回路の動作を行うために外部から信号を受信する入力
端子または外部へ信号を出力する出力端子などの端子に
、信号を入力することによって、試験モード指令信号発
生回路は、予め定めるレベルたとえばローレベルを有す
る試験モード指令信号を発生したままとする．この試験
モード指令信号が一旦発生された後には、電源が遮断さ
れるまで、試験モード指令信号を発生したままとする．
この試験モード指令信号に応答して、試験モード動作回
路は、予め定める試験モード動作を行う． したがって試験モードを行うための専用の端子を必要と
せず、そのため試験以外の本来の動作のために用いられ
る入力または出力用の端子の数を増やすことができる． 実施例 図面は、本発明の一実施例の電気回路図である，半導体
集積回ＩＩＩ １は、電源端子２．３に直流電源４が接
続されて電力付勢される．このｔＡｆ′１回路１は入力
端子５を有し、この入力端子５から与えられるハイレベ
ルおよびローレベルの信号は、試験以外の本来の動作、
たとえば負荷を制御する動作などのための入力回路６に
与えられる．入力回路６はＣ−ＭＯＳ （相補形金１Ｋ
酸化膜〉トランジスタＱｌ，Ｑ２を有し、この入力回路
６からライン７に導出される信号は、本来の動作を行う
ための処理回路８に与えられて、デジタル演算動ｆＩｒ
−が行われる．この処理回路８において行われる論理演
算結果を表すデジタル信号は、出力回路９から出力端子
１０を経て導出される． この集積回路１の試験のために、入力端子５に接続され
ている試験モード指令信号発生回路１１が内臓される．
この試験モード指令信号発生回路では、入力端子５に接
続されるダイオードＤＩに、ＰＮＰ導電形式のトランジ
スタＴ ｒ １のエミッタが接続される．電源端子２に
は抵抗Ｒ１を介してト・ランジスタＴ ｒ １のコネク
タに接続される．トランジスタＴｒｉのエミツタは、抵
抗Ｒ２を介して接地される，ＮＰＮ導電形式のトランジ
スタＴｒ２のエミンタは、電源端子２に接続され、その
コネ・クタはトランジスタＴ ｒ １のベースに接続さ
れるとともに、抵抗Ｒ３を介して接地される．トラ〉′
ジスタＴ ｒ １のコネクタと、トランジスタＴｒ２の
ベースと、抵抗Ｒ１との接続点１２４ｉ、ライン１３を
介して試験モード動作回路１４に接続される． 試験モード動作回路１４は、ライン１３にローレベルの
試験モード指令信号が与えられることによって、予め定
める試験モード動作を行い，その演算結果を出力回！８
９を介して出力端子１０に導出する． 集積回路１の試験モード動作を行うために、信号源１５
から入力端子５には、次の第１式で示される電圧■１を
、予め定める一定時間だけ印加する． Ｖ１ て−（ＶＤＩ ＋ ＶＢＥＩ）
−（１）ここでｖＤ１はダイオードＤ１の
順方向電圧降下であり，ＶＢＥＩはトランジスタＴ ｒ
１のベース・エミッタ間電圧であり、これらの各電圧
ＶＤＩ，ＶＢＥ １ ２は約０．７Ｖである。入力端子
５に電圧Ｖｌ（負電圧）を印加することによって、トラ
ンジスタＴ ｒ １が導通してトランジスタＴｒｉ，Ｔ
ｒ２がいずれも導通する．その？炎、入力端子５を前述
の電圧Ｖ１以上の電圧としても、トランジスタＴ ｒ
ｌ ， Ｔ ｒ ２は導通したままである．これらのト
ランジスタＴ ｒ １ ， Ｔ ｒ ２は導通したまま
となることによって、接続点１２はローレベルとなり、
このローレベルの試験モード指令信号が試験モード動ｆ
Ｙ回路１４に与えられて、予め定める試験モード動作が
行われる．この試験モード動作回路１４の出力は、前述
のように出力回路９から出力端子１０を経て導出され、
検査回路１６において検査される．これによって集積回
路１が正常に動作するかどうかを試験することができる
．試験モード指令信号発生回路１１では、トランジスタ
Ｔ ｒ １ ， Ｔ ｒ ２が一旦、導通したままの状
態に保たれると、いわばラッチアップ状態となり、電源
４からの電力が遮断されるまで、それらのトランジスタ
Ｔ ｒ １ ， Ｔ ｒ ２は導通したままとなって、
接続点１２はローレベルを保持し続ける．ｔＡ積回路１
において、試験以外の本来の動作を行わせるためには、
入力端子５から、電圧■１以上のハイレベルおよびロー
レベルの信号を入力すればよい． 本発明は、半導体集積回路１に関連して実施されるだけ
でなく、たとえば配線基板にディスクリートー電子部品
が搭載された回路などの電気回路を試験するために広く
実施することができる．上述の実施例では、接続点１２
からラインｌ３を介して導出される試験モード指令信号
は、試験モード動作回路１４に与えられるように構成さ
れ、この試験モード動Ｂ’回路が試験モード動作を行う
ように構成されたけれども、本発明の他の実施例として
ライン１３からのローレベルの試験モード指令信号によ
って、試験以外の本来の動作を行う回路たとえば処理回
路８が、予め定める試験モード動作を行うように構成し
てもよい． 発明の効果 以上のように本発明によれば、試験モードのための専用
の端子を用いることなしに、試験モード動作を行うこと
ができるようにしたので、その試験モードのための専用
の端子を設ける必要がなく，その分だけ、試験以外の本
来の動作のために用いられる入力または出力用の端子の
数を増やすことができる．これによって＃ｋ積回路など
の電気回路の各種の動作を行わせることが容易となり、
また設計が容易となる．
めの装置に関する、． 従来の技術 典型的な先行技術では、半導体集積回路の試験モードの
動作を行うためには、その集積回路に、試験モードを指
令するための専用の端子が設けられており、この端子に
信号が与えられることによって、！ｔ′１回路内に設け
られている回路の試験動作が行われるように楕成されて
いる． 発明が解決しようとする課題 このような先行技術では、試験モードを指令するために
前述の専用の端子を必要とする。したがってその試験モ
ードのための専用の端子の分だけ、試験以外のために本
来的に用いられる入力または出力用の端子の数を減少せ
ざるを得ないことになる， 本発明の目的は、試験モードの動作を行うための専用の
端子を必要としないようにした電気回路の試験装置を提
供することである． 課題を解決するための手段 本発明は、試験以外のために本来的に用いられる入力ま
たは出力用の端子と、 前記端子からの信号に応答して、予め定めるレベルを有
する試験モード指令信号を発生したままとする試験モー
ド指令信号発生回路と、試験モード指令信号に応答して
、予め定める試験モード動作を行う試験モード動作回路
とを含むことを特徴とする電気回路の試験装置である．
ｆｊ用 本発明に従えば、試験以外のために用いられる本来の電
気回路の動作を行うために外部から信号を受信する入力
端子または外部へ信号を出力する出力端子などの端子に
、信号を入力することによって、試験モード指令信号発
生回路は、予め定めるレベルたとえばローレベルを有す
る試験モード指令信号を発生したままとする．この試験
モード指令信号が一旦発生された後には、電源が遮断さ
れるまで、試験モード指令信号を発生したままとする．
この試験モード指令信号に応答して、試験モード動作回
路は、予め定める試験モード動作を行う． したがって試験モードを行うための専用の端子を必要と
せず、そのため試験以外の本来の動作のために用いられ
る入力または出力用の端子の数を増やすことができる． 実施例 図面は、本発明の一実施例の電気回路図である，半導体
集積回ＩＩＩ １は、電源端子２．３に直流電源４が接
続されて電力付勢される．このｔＡｆ′１回路１は入力
端子５を有し、この入力端子５から与えられるハイレベ
ルおよびローレベルの信号は、試験以外の本来の動作、
たとえば負荷を制御する動作などのための入力回路６に
与えられる．入力回路６はＣ−ＭＯＳ （相補形金１Ｋ
酸化膜〉トランジスタＱｌ，Ｑ２を有し、この入力回路
６からライン７に導出される信号は、本来の動作を行う
ための処理回路８に与えられて、デジタル演算動ｆＩｒ
−が行われる．この処理回路８において行われる論理演
算結果を表すデジタル信号は、出力回路９から出力端子
１０を経て導出される． この集積回路１の試験のために、入力端子５に接続され
ている試験モード指令信号発生回路１１が内臓される．
この試験モード指令信号発生回路では、入力端子５に接
続されるダイオードＤＩに、ＰＮＰ導電形式のトランジ
スタＴ ｒ １のエミッタが接続される．電源端子２に
は抵抗Ｒ１を介してト・ランジスタＴ ｒ １のコネク
タに接続される．トランジスタＴｒｉのエミツタは、抵
抗Ｒ２を介して接地される，ＮＰＮ導電形式のトランジ
スタＴｒ２のエミンタは、電源端子２に接続され、その
コネ・クタはトランジスタＴ ｒ １のベースに接続さ
れるとともに、抵抗Ｒ３を介して接地される．トラ〉′
ジスタＴ ｒ １のコネクタと、トランジスタＴｒ２の
ベースと、抵抗Ｒ１との接続点１２４ｉ、ライン１３を
介して試験モード動作回路１４に接続される． 試験モード動作回路１４は、ライン１３にローレベルの
試験モード指令信号が与えられることによって、予め定
める試験モード動作を行い，その演算結果を出力回！８
９を介して出力端子１０に導出する． 集積回路１の試験モード動作を行うために、信号源１５
から入力端子５には、次の第１式で示される電圧■１を
、予め定める一定時間だけ印加する． Ｖ１ て−（ＶＤＩ ＋ ＶＢＥＩ）
−（１）ここでｖＤ１はダイオードＤ１の
順方向電圧降下であり，ＶＢＥＩはトランジスタＴ ｒ
１のベース・エミッタ間電圧であり、これらの各電圧
ＶＤＩ，ＶＢＥ １ ２は約０．７Ｖである。入力端子
５に電圧Ｖｌ（負電圧）を印加することによって、トラ
ンジスタＴ ｒ １が導通してトランジスタＴｒｉ，Ｔ
ｒ２がいずれも導通する．その？炎、入力端子５を前述
の電圧Ｖ１以上の電圧としても、トランジスタＴ ｒ
ｌ ， Ｔ ｒ ２は導通したままである．これらのト
ランジスタＴ ｒ １ ， Ｔ ｒ ２は導通したまま
となることによって、接続点１２はローレベルとなり、
このローレベルの試験モード指令信号が試験モード動ｆ
Ｙ回路１４に与えられて、予め定める試験モード動作が
行われる．この試験モード動作回路１４の出力は、前述
のように出力回路９から出力端子１０を経て導出され、
検査回路１６において検査される．これによって集積回
路１が正常に動作するかどうかを試験することができる
．試験モード指令信号発生回路１１では、トランジスタ
Ｔ ｒ １ ， Ｔ ｒ ２が一旦、導通したままの状
態に保たれると、いわばラッチアップ状態となり、電源
４からの電力が遮断されるまで、それらのトランジスタ
Ｔ ｒ １ ， Ｔ ｒ ２は導通したままとなって、
接続点１２はローレベルを保持し続ける．ｔＡ積回路１
において、試験以外の本来の動作を行わせるためには、
入力端子５から、電圧■１以上のハイレベルおよびロー
レベルの信号を入力すればよい． 本発明は、半導体集積回路１に関連して実施されるだけ
でなく、たとえば配線基板にディスクリートー電子部品
が搭載された回路などの電気回路を試験するために広く
実施することができる．上述の実施例では、接続点１２
からラインｌ３を介して導出される試験モード指令信号
は、試験モード動作回路１４に与えられるように構成さ
れ、この試験モード動Ｂ’回路が試験モード動作を行う
ように構成されたけれども、本発明の他の実施例として
ライン１３からのローレベルの試験モード指令信号によ
って、試験以外の本来の動作を行う回路たとえば処理回
路８が、予め定める試験モード動作を行うように構成し
てもよい． 発明の効果 以上のように本発明によれば、試験モードのための専用
の端子を用いることなしに、試験モード動作を行うこと
ができるようにしたので、その試験モードのための専用
の端子を設ける必要がなく，その分だけ、試験以外の本
来の動作のために用いられる入力または出力用の端子の
数を増やすことができる．これによって＃ｋ積回路など
の電気回路の各種の動作を行わせることが容易となり、
また設計が容易となる．
図面は本発明の一実施例の電気回路図である．１・・・
半導体集積回路、２，３・・・電源端子、４・・・′ｒ
４ｉ、５・・・入力端子、６・・・入力回路、８・・・
処理回路、９・・・出力回路、１０・・・出力端子、１
１・・・試験モード指令信号発生回路、１４・・・試験
モード動作回路
半導体集積回路、２，３・・・電源端子、４・・・′ｒ
４ｉ、５・・・入力端子、６・・・入力回路、８・・・
処理回路、９・・・出力回路、１０・・・出力端子、１
１・・・試験モード指令信号発生回路、１４・・・試験
モード動作回路
Claims (1)
- 【特許請求の範囲】 試験以外のために本来的に用いられる入力または出力
用の端子と、 前記端子からの信号に応答して、予め定めるレベルを有
する試験モード指令信号を発生したままとする試験モー
ド指令信号発生回路と、 試験モード指令信号に応答して、予め定める試験モード
動作を行う試験モード動作回路とを含むことを特徴とす
る電気回路の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152586A JPH0317578A (ja) | 1989-06-14 | 1989-06-14 | 電気回路の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152586A JPH0317578A (ja) | 1989-06-14 | 1989-06-14 | 電気回路の試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0317578A true JPH0317578A (ja) | 1991-01-25 |
Family
ID=15543699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152586A Pending JPH0317578A (ja) | 1989-06-14 | 1989-06-14 | 電気回路の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0317578A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102289135A (zh) * | 2011-08-17 | 2011-12-21 | 王恺尔 | 便携式多功能相机支架 |
-
1989
- 1989-06-14 JP JP1152586A patent/JPH0317578A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102289135A (zh) * | 2011-08-17 | 2011-12-21 | 王恺尔 | 便携式多功能相机支架 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| US4385275A (en) | Method and apparatus for testing an integrated circuit | |
| KR100530176B1 (ko) | 집적 회로 테스터용 부하 회로 | |
| KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
| JPH0317578A (ja) | 電気回路の試験装置 | |
| CN108732483B (zh) | 具突波保护的测试装置以及测试方法 | |
| JP2937619B2 (ja) | 半導体集積回路装置 | |
| US3790822A (en) | Circuit arrangement for the interruption-free switch-over from an operating current supply apparatus to a standby current supply apparatus | |
| US5130648A (en) | Instrument for checking the operational state of an ic-circuit | |
| US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
| JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JPH11183548A (ja) | Ｉｃ接続試験方法 | |
| JPH08129051A (ja) | 素子特性測定装置及び素子特性測定方法 | |
| TW444251B (en) | Serial switch driver architecture for automatic test equipment | |
| JP4042510B2 (ja) | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 | |
| JPH05322979A (ja) | 試験装置 | |
| JPH0756502B2 (ja) | 電子デバイス駆動回路 | |
| JP2003035750A (ja) | 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 | |
| JPH02100413A (ja) | 集積論理回路 | |
| JPH04218938A (ja) | 集積回路装置 | |
| JPH04172270A (ja) | Ｉｃ試験装置 | |
| JPH04218936A (ja) | 集積回路装置 | |
| JPS63155182A (ja) | 電源供給方式 | |
| JPH03279882A (ja) | 半導体集積回路 | |
| JPH04183018A (ja) | 比較器 |