JPH04218936A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH04218936A
JPH04218936A JP2403713A JP40371390A JPH04218936A JP H04218936 A JPH04218936 A JP H04218936A JP 2403713 A JP2403713 A JP 2403713A JP 40371390 A JP40371390 A JP 40371390A JP H04218936 A JPH04218936 A JP H04218936A
Authority
JP
Japan
Prior art keywords
circuit
burn
input
signal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2403713A
Other languages
English (en)
Inventor
Masami Mori
雅美 森
Hideaki Sakaguchi
英明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2403713A priority Critical patent/JPH04218936A/ja
Publication of JPH04218936A publication Critical patent/JPH04218936A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、たとえば半導体集積回
路装置などの集積回路装置に関し、更に詳しくは製造段
階の途中などでバーンイン処理が施される集積回路装置
に関する。
【0002】
【従来の技術】集積回路装置を製造するにあたって、内
部回路形成後に、バーンイン処理が行われている。これ
は内部回路を実際の動作状態と同様な動作状態で駆動し
、使用開始初期に発生頻度が高い内部回路の故障を検出
して良品を選別し、前記使用開始初期の故障が実際に発
生するのを防止しようとするものである。従来のダイナ
ミックバーンイン処理については、コンピュータなどを
用いて実現されるダイナミックバーンイン装置を用いて
、たとえば予め定めるプログラムを実行して内部回路を
外部から制御することにより実使用に近い状態で動作さ
せている。
【0003】
【発明が解決しようとする課題】このような従来技術で
は、別途定めるプログラムにより内部回路の動作を実現
させているため、バーンイン処理に手間を要し、またこ
のバーンイン処理用のプログラムを実行するコンピュー
タを含んで構成されるダイナミックバーンイン装置が必
要となり、バーンイン処理に必要な構成が大型化すると
共にコストがかさんでしまうという問題を有している。
【0004】本発明の目的は、上述の技術的課題を解消
し、簡便な構成と工程とでバーンイン処理が実現される
集積回路装置を提供することである。
【0005】
【課題を解決するための手段】本発明は、バーンイン動
作制御用信号を入力する制御用端子と、制御用端子から
のバーンイン動作制御用信号が入力されている期間に亘
りクロック信号を発生してバーンイン動作対象の内部回
路に入力する発振手段と、前記バーンイン動作制御用信
号が入力されてバーンイン動作対象の内部回路を動作さ
せる制御信号を発生し、該内部回路に入力する制御信号
発生手段とを含むことを特徴とする集積回路装置である
【0006】
【作用】本発明に従う集積回路装置には、バーンイン動
作制御用信号が入力される制御用端子が設けられる。こ
の制御用端子からバーンイン動作制御用信号が入力され
ると、入力されている期間に亘り、集積回路装置に内蔵
されている発振手段がクロック信号を発生して、バーン
イン動作対象の内部回路に入力する。また集積回路装置
に内蔵されている制御信号発生手段は、前記バーンイン
動作制御用信号が入力されると、バーンイン動作対象の
内部回路の動作状態を規定する制御信号を発生し、該内
部回路に入力する。
【0007】したがって集積回路装置の前記制御端子に
バーンイン動作制御用信号を入力するだけで、集積回路
装置の前記内部回路にはバーンイン処理が施される。こ
れにより集積回路装置の前記内部回路を外部からプログ
ラム処理などで制御するための電子機器の必要性が解消
され、バーンイン処理に必要な構成が大幅に簡略化され
る。またバーンイン処理を実行するには前記制御用端子
からバーンイン動作制御用信号を入力すれば足り、バー
ンイン処理工程も大幅に簡略化される。
【0008】
【実施例】図1は本発明の一実施例の集積回路装置1の
構成を示すブロック図である。この集積回路装置1は通
常動作時において、外部クロック信号がクロック入力端
子2を介して入力されることによりシステムクロック信
号SCKを発生し、内部回路3に入力する発振回路4を
備えている。集積回路装置1にバーンイン処理を施すた
めには、内部回路3に動作用のクロック信号と各種制御
信号とを供給する必要があり、前記発振回路4とは別個
にバーンイン専用の発振回路5が備えられる。
【0009】このバーンイン専用発振回路5は、後述す
るような構成と動作とを有し、バーンイン動作制御用信
号(以下、バーンイン制御信号と略す)Tがバーンイン
用の制御端子6を介して入力されることにより前記発振
回路4から発生されるシステムクロックSCKの周波数
f1(たとえば10MHz)より低い周波数f2(たと
えば8MHz)のクロック信号BCKを発生し、内部回
路3に入力する。
【0010】一方、集積回路装置1には内部回路3の動
作に必要な前記クロック信号BCK以外の各種制御信号
を発生する入力信号発生回路7が備えられ、やはり前記
バーンイン制御信号Tの入力に対応して、後述するよう
に制御信号を発生する。これらバーンイン専用発振回路
5および入力信号発生回路7がバーンイン用の内部制御
回路8を構成する。
【0011】図2は内部制御回路8の構成例を示すブロ
ック図である。内部制御回路8には、前記バーンイン制
御信号Tが入力される制御端子6に加え、集積回路装置
1の実際動作時において前記発振回路4から出力される
システムクロックSCKが入力されるクロック入力端子
9と、通常動作時のスタートパルスSPが入力されるス
タートパルス入力端子10と、集積回路装置1の実際動
作時に内部回路3に供給されるデータとしての動作信号
Dが入力されるデータ入力端子11とが設けられる。
【0012】内部制御回路8は前記バーンイン専用発振
回路5と入力信号発生回路7とを備え、入力信号発生回
路7はスタートパルス発生回路12と、動作信号発生回
路13とを備える。バーンイン専用発振回路5は制御端
子6に一方入力端子が接続されたAND回路14を備え
、AND回路14の他方入力端子は電源電圧VCCと接
地電位との間に直列に設けられた抵抗15とコンデンサ
16との接続点に接続され、かつオートクリア信号AC
Lが必要に応じて供給される。
【0013】前記制御端子6には、NAND回路17の
一方入力端子が接続され、その出力端子は抵抗18を介
してNAND回路17の他方入力端子に接続され、かつ
反転回路19を介して、AND回路20の一方入力端子
に接続される。反転回路19の出力端子はコンデンサ2
1を介して前記AND回路17の前述した他方入力端子
に接続される。
【0014】前記AND回路14の出力である切換え信
号TDはNAND回路20の他方入力端子に接続される
とともに、反転されてAND回路22の一方入力端子に
接続される。AND回路22の他方入力端子は前記クロ
ック入力端子9に接続される。各AND回路20,22
の出力はOR回路23を介して、前記スタートパルス発
生回路12に入力される。
【0015】このバーンイン専用発振回路5は、制御端
子6にハイレベルである前記バーンイン制御信号Tが入
力されると、コンデンサ21の静電容量に対応する時定
数を周期とする発振動作を行う。前記切換え信号TDが
ハイレベルであれば、AND回路20が導通しAND回
路22は遮断される。切換え信号TDがローレベルであ
ればAND回路20は遮断されAND回路22が導通す
る。したがって切換え信号TDをハイレベルまたはロー
レベルに設定することにより、バーンイン専用発振回路
5は前記NAND回路17およびコンデンサ21を含む
回路からのクロック信号と、クロック入力端子9から入
力されるシステムクロックSCKとのいずれか一方を選
択的に出力する。
【0016】一方、前記切換え信号TDの設定は、前記
バーンイン制御信号Tをハイレベルまたはローレベルに
設定する操作に対応して、AND回路14からのハイレ
ベルまたはローレベルの信号として出力される。
【0017】スタートパルス発生回路12は前記バーン
イン制御信号Tを順次的に分周するたとえば4段のフリ
ップフロップ回路F1,F2,F3,F4を備え、これ
らにはバーンイン専用発振回路5からのクロック信号B
CKが共通にクロック信号として入力され、また前記オ
ートクリア信号ACLが共通にリセット入力端子に入力
される。前記各フリップフロップ回路F1〜F4は前段
の非反転出力端子が後段のデータ入力端子に接続される
構成であり、最終段のフリップフロップ回路F4の非反
転出力端子は反転されてAND回路24の一方入力端子
に接続される。AND回路24の他方入力端子には初段
のフリップフロップ回路F1の非反転出力端子が接続さ
れ、AND回路24の出力はAND回路25の一方入力
端子に接続される。
【0018】前記切換え信号TDはスタートパルス発生
回路12の前記AND回路25の他方入力端子に入力さ
れるとともに、AND回路26の一方入力端子に反転し
て入力され、AND回路26の他方入力端子は前記スタ
ートパルス入力端子10に接続される。各AND回路2
5,26の出力はOR回路27を介して、OR回路28
の一方入力端子に入力される。OR回路28の出力端子
はシフトレジスタ29の入力端に接続され、シフトレジ
スタ29の出力端はトランジスタ30の入力端子に接続
され、トランジスタ30の出力端子は前記OR回路28
の他方入力端子に接続される。トランジスタ30のゲー
ト端子には、前記切換え信号TDが入力される。
【0019】スタートパルス発生回路12は、バーンイ
ン制御信号Tを、その立ち上がりタイミングをクロック
信号BCKの1クロックずつ遅延して分周し、AND回
路24で単一のパルス信号Pを生成する。このパルス信
号Pと前記スタートパルスSPとは切換え信号TDのハ
イレベルまたはローレベルに従ってAND回路25,2
6のいずれか一方から選択的に出力され、OR回路27
を経てOR回路28に入力された後、OR回路28,2
9を循環しつつスタートパルスSPとして、動作信号発
生回路13に入力される。このようなスタートパルス信
号SPの発生/停止制御は、前記切換え信号TDがトラ
ンジスタ30を導通/遮断制御することにより達成され
る。
【0020】前記動作信号発生回路13は、前記スター
トパルス信号SP1がクロック信号として入力され、バ
ーンイン制御信号Tがデータ端子に入力されるフリップ
フロップ回路31を備え、その非反転出力端子は反転回
路32でレベルを反転され、かつ信号レベルを電源電位
VCCから動作電位VDDに変換されて、AND回路3
3,34,35の各一方入力端子に共通に入力される。 AND回路33〜35の各他方入力端子には前記バーン
イン制御信号Tが入力され、各AND回路33〜35を
導通状態/遮断状態の間で切り換える。たとえば3つの
前記データ入力端子11は各AND回路33〜35の出
力端子に個別に接続され、内部回路3に入力される。
【0021】図3は本実施例の動作を説明するタイムチ
ャートである。図1に示す集積回路装置1をバーンイン
処理するにあたり、制御端子6にハイレベルのバーンイ
ン制御信号Tを供給する。すなわち図3(1)の時刻t
1でハイレベルに立ちあげる。これにより前述したよう
にバーンイン専用発振回路5からはAND回路20を介
する図3(2)のクロック信号BCKが出力され、最初
の立ち上がりタイミングt2でスタートパルス発生回路
12の初段のフリップフロップ回路F1の出力は図3(
3)のようにハイレベルに切り換わり、以下フリップフ
ロップ回路F2〜F4の出力は、クロック信号BCKの
1パルス毎の時刻t3,t4,t5毎に図3(4)〜図
3(6)のようにその出力を順次立ち上げる。
【0022】一方、AND回路24では、図3(7)に
示すように前記立ち上がりタイミングt2で出力がハイ
レベルに立ち上がり、フリップフロップ回路F4の出力
が立ち上がるタイミングt5でローレベルに切り換わる
。このようなスタートパルスPがOR回路28およびシ
フトレジスタ29からなる循環回路を循環しつつ、スタ
ートパルスSP1として動作信号発生回路13に入力さ
れる。動作信号発生回路13はこのスタートパルスSP
1に基づく動作信号を生成して、内部回路3に入力する
【0023】このようにして集積回路装置1を実際の使
用時に近い動作状態で動作させ、初期故障を発生させる
集積回路装置1を検出し、良品のみを選出するようにで
きる。すなわちバーンイン処理が達成される。
【0024】前述したように本実施例の集積回路装置1
はバーンイン処理工程を行うに当たって、制御端子6に
ハイレベルのバーンイン制御信号Tを印加するのみで、
内部でバーンイン処理を実現することができる。これに
より従来技術で述べたようなコンピュータを用いる高価
なダイナミックバーンイン装置を用いる必要が解消され
、バーンイン処理に必要な構成が大幅に簡略化される。 またバーンイン処理を行うに当たって、ダイナミックバ
ーンイン装置を用いてプログラムを実行して、内部回路
3を動作状態に設定する工程が不要となり、バーンイン
処理工程が大幅に簡略化される。
【0025】本発明の眼目は、集積回路装置1内におい
て、内部回路3に対しバーンイン処理に必要なクロック
信号や各種動作信号を発生する内部制御回路8を内蔵さ
せた点にあり、図2に示される内部制御回路8の構成例
は、本発明の範囲を何等限定するものではない。すなわ
ち内部回路3の構成例に対応して必要なクロック信号お
よび動作信号は異なる場合があり、これに対応した構成
の内部制御回路8が用いられて良いのは勿論である。
【0026】
【発明の効果】以上のように本発明に従えば、集積回路
装置の制御端子にバーンイン動作制御用信号を入力する
だけで集積回路装置の前記内部回路には、バーンイン処
理が施される。これにより集積回路装置の前記内部回路
を外部からプログラム処理などで制御するための電子機
器の必要性が解消され、バーンイン処理に必要な構成が
大幅に簡略化される。またバーンイン処理を実行するに
は前記制御用端子からバーンイン動作制御用信号を入力
すれば足り、バーンイン処理工程が大幅に簡略化される
【図面の簡単な説明】
【図1】本発明の一実施例の集積回路装置1の基本的構
成を示すブロック図である。
【図2】内部制御回路8の構成例を示すブロック図であ
る。
【図3】本実施例の動作を説明するタイムチャートであ
る。
【符号の説明】
1  集積回路装置 3  内部回路 5  バーンイン専用発振回路 6  制御端子 7  入力信号発生回路 8  内部制御回路 12  スタートパルス発生回路 13  動作信号発生回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  バーンイン動作制御用信号を入力する
    制御用端子と、制御用端子からのバーンイン動作制御用
    信号が入力されている期間に亘りクロック信号を発生し
    てバーンイン動作対象の内部回路に入力する発振手段と
    、前記バーンイン動作制御用信号が入力されてバーンイ
    ン動作対象の内部回路を動作させる制御信号を発生し、
    該内部回路に入力する制御信号発生手段とを含むことを
    特徴とする集積回路装置。
JP2403713A 1990-12-19 1990-12-19 集積回路装置 Pending JPH04218936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2403713A JPH04218936A (ja) 1990-12-19 1990-12-19 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2403713A JPH04218936A (ja) 1990-12-19 1990-12-19 集積回路装置

Publications (1)

Publication Number Publication Date
JPH04218936A true JPH04218936A (ja) 1992-08-10

Family

ID=18513444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2403713A Pending JPH04218936A (ja) 1990-12-19 1990-12-19 集積回路装置

Country Status (1)

Country Link
JP (1) JPH04218936A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283114B1 (ko) * 1997-12-31 2001-04-02 김영환 번인 테스트 회로
US7902853B2 (en) 2006-06-22 2011-03-08 Sharp Kabushiki Kaisha Semiconductor device, semiconductor device testing method, and probe card

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283114B1 (ko) * 1997-12-31 2001-04-02 김영환 번인 테스트 회로
US7902853B2 (en) 2006-06-22 2011-03-08 Sharp Kabushiki Kaisha Semiconductor device, semiconductor device testing method, and probe card

Similar Documents

Publication Publication Date Title
KR20000001716A (ko) 파워 온 리셋 회로
US10862467B2 (en) Capacitor ratio identification
US4385275A (en) Method and apparatus for testing an integrated circuit
JPH04218936A (ja) 集積回路装置
US4547684A (en) Clock generator
JPH04218938A (ja) 集積回路装置
JPH08327705A (ja) コンパレータ回路
US6202185B1 (en) Methods and apparatus for facilitating scan testing of circuitry
JP2007183130A (ja) バーンインテスト回路、方法、装置、及びパターン生成プログラム
KR100207511B1 (ko) 다수개의 테스트 모드 설정 방법 및 그에 따른 장치
KR19980075712A (ko) 반도체 메모리 장치의 기준전압 발생회로
KR100313499B1 (ko) 센스앰프의레퍼런스전압가변회로
JP3493132B2 (ja) モード設定回路
US6278652B1 (en) Input initial stage circuit for semiconductor memory
JPH10215152A (ja) スイッチング用素子の駆動回路
KR100279251B1 (ko) 반도체메모리디바이스의테스트장치
KR920006751B1 (ko) 고집적소자의 초기전원 공급시 칩 안정화 회로
KR930002026Y1 (ko) 주변장치의 프로그램을 위한 리세트회로
JPS63271966A (ja) 半導体集積回路
KR100522430B1 (ko) 리플리카 회로
JPH0424888B2 (ja)
JPH0222580A (ja) テスト回路
JPH0451537A (ja) 集積回路の動作テスト用回路
KR20010019178A (ko) 전압 레벨 테스트 장치
JPH05119870A (ja) Cpuリセツト回路