KR930002026Y1

KR930002026Y1 - 주변장치의 프로그램을 위한 리세트회로

Info

Publication number: KR930002026Y1
Application number: KR2019900006999U
Authority: KR
Inventors: 임승각
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1990-05-23
Filing date: 1990-05-23
Publication date: 1993-04-23
Also published as: KR910020790U

Abstract

내용 없음.

Description

주변장치의 프로그램을 위한 리세트회로

제1도는 종래의 리세트회로도.

제2도는 제1도의 각부 동작 파형도.

제3도는 본 고안에 따른 리세트회로도.

제4도는 제3도의 각부 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 카운터 20 : 딥스위치

30 : 쉬프트 레지스터 40 : 디램 콘트롤러

OR1: 논리게이트

본 고안은 주변장치에 있어서 디램콘트롤러의 리세트회로에 관한것으로서, 특히 디램콘트롤러의 리세트신호를 디지탈 처리하여 정확한 동작 타이밍내에서 초기화가 되도록 리세트신호를 제어하는 회로에 관한 것이다.

일반적으로 메모리 모듈을 관리하는 콘트롤러에서는 전원온시 중앙처리장치의 동작주파수에 따라 모니터 IC에서 출력되는 시스템 리세트신호를 이용하여 콘트롤러의 리세트 및 프로그램이 수행되록 한다.

제1도는 종래의 회로도로서 모니터 IC에서 전원이 온될때 출력되는 제2도(2a)와 같은 시스템 리세트신호가 입력단(P1)을 통해 앤드게이트(AN1)와 로우패스필터(1)로 인가된다. 상기 입력단(P1)을 통해 입력된 시스템 리세트신호를 입력하는 로우패스필터(1)는 필터링하여 출력하고 인버터(I1)를 통해 반전되어 제2도(2b)와 같은 신호를 출력한다. 상기 인버터(I1)를 통해 반전된 신호와 입력단(P1)을 통해 입력된 시스템 리세트신호를 입력는 앤드게이트(AN1)는 제2도(2c)와 같은 디램콘트롤러의 리세트신호를 추출하여 시스템 리세트 신호동안 디램콘트롤러에서 요구되는 시간만큼의 리세트신호 및 프로그래밍이 가능하도록 한다.

여기서 상기 로우패스필터(1)에 의하여 필터링하여 지연시간을 주는 것은 디램콘트롤러에 전원 온시 리세트 및 고속 CP와의 인터페이스를 위하여 프로그래밍이 순차적으로 이루어지도록 하기 위함이다.

상기 제1도와 같은 종래의 회로는 원하는 시간만큼의 딜레이는 RC시정수값(t)에 의한 아날로그 신호이므로 안정도 및 부품경련등에 의하여 정확한 시간만큼 문제점이 있었다.

따라서 본 고안의 목적은 디램 콘트롤러의 리세트 신호를 디지탈 처리함으로서 주변장치가 동작하는데 정확한 시간내에서 초기화시켜 프로그래밍을 수행하는 회로를 제공함에 있다.

상기 목적을 달성하기 위한 본 고안은 시스템 리세트신호가 인가될때 원하는 소정의 지연 데이타값을 입력단으로 입력하여 소정 클럭신호에 의해 정확한 지연시간을 카운팅하여 출력단으로 카운팅값을 출력하는 카운터와, 상기 카운터의 출력단으로 출력된 카운팅값을 논리합하여 리세트신호를 발생하는 논리게이트와, 상기 논리게이트의 출력인 리세트신호를 입력하여 프로그램 클럭펄스(PCLK)를 출력하고, 프로그램 데이타를 순차적으로 입력하여 프로그래밍을 수행하는 디램 콘트롤러로 구성됨을 특징으로 한다.

이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.

제3도는 본 고안에 회로도로서 시스테 리세트신호가 인가될때 원하는 소정의 지연 데타값을 입력단(A-D)으로 입력하여 클럭신호에 의해 정확한 지연시간을 다운 카운팅 하여 출력단(Q_A-Q_D)으로 출력하는 카운터(10)와, 상기 카운터(10)의 출력단(Q_A-Q_D)으로 출력된 카운팅값을 논리합하여 리세트신호를 발생하는 논리게이트(OR1)와, 해당 프로그램을 선택하기 위한 딥스위치(20)와, 상기 딥스위치(20)으로 부터 선택된 병렬 프로그램 데이타를 압력하여 소정의 프로그램 클럭신호(PCLK)에 의해 직렬데이타로 변환 출력하는 쉬프트레지스터(30)와, 상기 논리게이트(OR1)의 출력신호를 반전시켜 상기 쉬프트레지스터(30)의 로드신호로 인가하는 인버터(I2)와, 상기 논리게이트(OR1)의 출력신호를 반전시켜 상기 쉬프트레지스터(30)의 로드신호로 인가하는 인버터(I2)와, 상기 논리게이트(OR1)의 출력인 리세트신호를 입력하여 프로그램 클럭펄스(PCLK)를 출력하고 상기 쉬프트레지스터(30)로 부터 쉬프트 출력된 프로그램 데이타를 프로그램 데이타단(PDI)을 통해 순차적으로 입력하여 프로그램밍을 수행하는 디램콘트롤러(40)로 구성된다.

제4도는 제3도의 각부 동작 파형도로서 상기 구성에 의거 본 고안의 일실시예를 제2-3도를 참조하여 설명한다.

전원이 온될때 시스템 리세트신호가 로드단(P2)을 통해 인가되고, 데이타 입력단(A-D)으로 원하는 소정의 지연데이타를 입력하는 카운터(10)는 클럭단(P3)를 통해 입력된 시스템 클럭신호에 의해 출력단(Q_A-Q_D)으로 다운카운팅하여 출력한다. 상기 카운터(10)의 출력단(Q_A-Q_D)으로 출력된 카운팅 값을 입력하는 논리게이트(OR1)는 리세트 신호를 발생하여 출력한다. 상기 논리게이트(OR1)의 출력인 리세트신호가 디램 콘트롤러(40)로 인가되어 소정시간이 경과된후 상기 디램 콘트롤러(40)는 프로그램 클럭신호를 출력한다. 그리고 상기 오아게이트(OR)로 부터 출력된 리세트신호는 상기 카운터(10)의 단자(ENP)로 인가되어 상기 카운터(10)의 카운팅 동작을 정지 시킨다.

또한 상기 논리게이트(OR1)에서 출력된 리세트 신호는 인버터(12)를 텅헤 반전되어 쉬프트레지스터(30)의 로드단()로 인가된다. 이로인해 상기 쉬프트 레지스터(30)는 상기 디램 콘트롤러(40)으로 부터 출력된 프로그램 클럭펄스(PCLK)에 의해 딥스위치(20)에서 스위칭 선택된 프로그램 데이타를 쉬프트하여 직렬데이타로 변환출력한다. 즉 사이 딥스위치(20)는 프로그램의 종류를 선택하는 것으로 상기 딥스위치(20)에서 프로그램의 종류를 선택하게 되면 병렬데이타가 상기 쉬프르트레지스터(30)로 인가되며 상기 쉬프트레지스터(30)는 8비트의 직렬 데이타로 변환하여 출력단자(PQ)를 통해 상기 디램 콘트롤러(40)의 프로그램 데이타(PDI)으로 인가 하게 된다. 이때 상기 딥스위치(20)에서 선택된 프로그램 따라 상기 쉬프트레지스터(30)엣 직렬데이타로 변환된 논리상태에 른 프로그램 로드시의 각 경우를 보면 하기 표＜1＞과 같다.

[표 1]

여기서 상기 디램 콘트롤러(40)를 초기화 시키기 위한 리세트신호의 지연발생 과정을 예를들어 설명하면, 시스템 클럭이 16MHｚ일때 지연시간에 따라 카운터(10)의 입력조건을 하기 표＜2＞와 같은 테이블을 설정한다.

[표 2]

전원이 온될대 제4도 (4b)와 같은 시스템 리세트신호가 로드단(P2)으로 인가되고 데이타 입력단(A-D)으로 1110의 데이타를 입력하는 카운터(10)는 클럭단(P3)을 통해 입력되는 제3도(3a)와 같은 시스템 클럭에 의해 다운카운팅하여 출력(Q_A-Q_D)으로 카운팅값을 출력한다.

상기 카운터(10)의 출력단(Q_A-Q_D)으로 출력된 다운카운팅값을 입력하는 논리게이트(OR1)는 제4도(4c)와 같은 디램 콘트롤러(40)의 리세트신호를 출력한다.

이때 상기 카운터(10)의 출력단(Q_A-Q_D)으로 0000이 출력될때 까지 상기 논리게이트(OR1)는 제2도(2c)와 같이 1μ동안 디램 톤트롤러(40)의 리세트신호를 인가하게된다.

상기 카운터(10)가 110에서 다운카운팅을 시작하여 출력단(Q_A-Q_D)으로 0000를 출력하면 상기 논리게이트(OR1)가 로우신호를 출력한다. 상기 논리게이트(OR1)의 출력인 로우신호는 디램 콘트롤러(40)의 리세트신호로 인가되는 동시에 상기 카운터(10)의 단자(ENP)에 인가되어 상기 카운터(10)의 카운팅동작을 정지시킨다.

상기 논리게이트(OR1)가 제4도의 B점에서 로우신호를 출력하면 상기 디램 콘트롤러(40)는 제4도(4d)와 같은 프로그램 클럭펄스를 출력한다.

한편 상기 카운터(10)가 카운팅을 하고 있는 시간 동안 상기 디램 콘트롤러(40)에 리세트신호가 인가되는 동시에 쉬프트레지스터(30)에 로드신호가 공급된다.

따라서 상기 쉬프트레지스터(30)는 딥스위치(20)에 의해 스위칭 선택된 프로그램 데이타를 로딩한후 상기 디램 콘트롤러(40)로부터 프로그램 클럭펄스(PCLK)가 인가되면 제4도(4e)와 같은 프로그램 선택 데이타를 쉬프트하여 시리얼로 출력한다. 상기 디램 콘트롤러(40)에서는 상기 프로그램 클럭펄스(PCLK)에 따라 상기 쉬프트레지스터(30)로 부터 출력된 제4도(4e)와 같은 직렬 프로그램 선택 데이타(PDO-PD7)상태 즉, 10011111을 순차적으로 읽어들여 각 데이타의 상태를 감지한 후 제4도의 C점에서 제4도(4b)와 같은 시스템 신호가 인액티브되어 CPU가 사용가능한 상태가 되어 해당 프로그램을 수행한다.

상술한 바와같이 외부 장치의 초기화시 시스템 리세트신호를 지연시켜 디램 콘트롤러의 리세트시간을 최소로 줄이고 시스템 리세트신호에 의한 외부장치의 타임로스를 최소로 하여 디램의 고속 억세스가 가능하도록 효율을 최대로 높일수 있는 이점이 있다.

Claims

주변장치의 프로그램을 위한 리세트회로에 있어서, 시스템 리세트신호가 인가될때 원하는 소정의 지연 데이타값을 입력단(A-D)으로 입력하여 소정 클럭신호에 의해 정확한 지연시간을 카운팅하여 출력단(Q_A-Q_D)으로 카운팅값을 출력하는 카운터(10)와, 상기 카운터(10)의 출력단(Q_A-Q_D)으로 출력된 캉누팅값을 논리 합하여 리세트신호를 생하는 논리게이트(OR1)와, 상기 논리게이트(OR1)의 출력인 리세트신호를 입력하여 프로그램 클럭펄스(PCLK)를 출력하고, 프로그램 데이타를 순차적으로 입력하여 프로그램밍을 수행하는 디램 콘트롤러(40)로 구성됨을 특징으로 하는 주변장치의 프로그램을 위한 리세트회.
제1항에 있어서, 상기 논리게이트(OR1)는 상기 카운터(10)의 카운팅 정지신호를 출력함을 특징으로 하는 주변장치의 프로그램을 위한 리세트회로.