JP2598088B2 - 処理装置の簡易ステップ評価装置 - Google Patents
処理装置の簡易ステップ評価装置Info
- Publication number
- JP2598088B2 JP2598088B2 JP63158489A JP15848988A JP2598088B2 JP 2598088 B2 JP2598088 B2 JP 2598088B2 JP 63158489 A JP63158489 A JP 63158489A JP 15848988 A JP15848988 A JP 15848988A JP 2598088 B2 JP2598088 B2 JP 2598088B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction code
- microprocessor
- pull
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は集積回路で構成されたマイクロプロセッサ
の動作を評価する評価装置に関する。
の動作を評価する評価装置に関する。
従来の技術 プロセッサLSIの評価及びソフトウェア開発時に、シ
ングルステップ動作が必要な場合、一般的には、LSIプ
ロセッサ内のシングルステップ機能あるいは割込み機能
を利用して実現していた。ここでシングルステップ機能
とはマイクロプロセッサで１つの処理を終了すると次の
処理へ移らずに停止する機能である。
ングルステップ動作が必要な場合、一般的には、LSIプ
ロセッサ内のシングルステップ機能あるいは割込み機能
を利用して実現していた。ここでシングルステップ機能
とはマイクロプロセッサで１つの処理を終了すると次の
処理へ移らずに停止する機能である。
発明が解決すべき課題 しかしながら、シングルステップ機能をもたない（シ
ングルステップ機能はもつが機能しない場合も含む）場
合には、そのマイクロプロセッサの評価及びプログラム
開発は、非常に困難となる。
ングルステップ機能はもつが機能しない場合も含む）場
合には、そのマイクロプロセッサの評価及びプログラム
開発は、非常に困難となる。
本発明は、上記機能を持たないプロセッサをジャンプ
命令を使ってシングルステップ動作を可能にする装置を
提供することを目的とする。
命令を使ってシングルステップ動作を可能にする装置を
提供することを目的とする。
課題を解決する手段 この発明の評価装置は外部命令コード入力端子に印加
された命令コードに対する処理を実行して実行結果を出
力する処理装置と、上記命令コード入力端子に接続さ
れ、ステップ動作時に実行する命令コードを設定する命
令コード設定回路と、上記命令コード入力端子に接続さ
れ、微弱なプルアップ／プルダウン抵抗を有し、プルア
ップかプルダウンかを設定するスイッチを有するジャン
プ命令設定回路とを備えたことを特徴とする。
された命令コードに対する処理を実行して実行結果を出
力する処理装置と、上記命令コード入力端子に接続さ
れ、ステップ動作時に実行する命令コードを設定する命
令コード設定回路と、上記命令コード入力端子に接続さ
れ、微弱なプルアップ／プルダウン抵抗を有し、プルア
ップかプルダウンかを設定するスイッチを有するジャン
プ命令設定回路とを備えたことを特徴とする。
作用 上記の構成において、マイクロプロセッサの命令コー
ド入力端子にプルアップ／プルダウン抵抗によりジャン
プ命令のみが印加されているときはそのジャンプ命令が
有効になって、マイクロプロセッサは特定の番他の処理
を実行し終った状態でプログラムカウンタ値は停止す
る。したがってこの処理についてのマイクロプロセッサ
の動作の評価をなすことができる。
ド入力端子にプルアップ／プルダウン抵抗によりジャン
プ命令のみが印加されているときはそのジャンプ命令が
有効になって、マイクロプロセッサは特定の番他の処理
を実行し終った状態でプログラムカウンタ値は停止す
る。したがってこの処理についてのマイクロプロセッサ
の動作の評価をなすことができる。
命令コード設定回路から所定の命令コードが入力され
たときは、プルアップ／プルダウン抵抗は微弱なため、
この命令コードが優先してマイクロプロセッサに入力さ
れ、マイクロプロセッサはその命令を実行する。
たときは、プルアップ／プルダウン抵抗は微弱なため、
この命令コードが優先してマイクロプロセッサに入力さ
れ、マイクロプロセッサはその命令を実行する。
実施例 第１図において、１はマイクロプロセッサ、２はジャ
ンプ命令設定回路、３はタイミング調整回路、４は命令
コード設定回路である。命令コード設定回路４から出力
される複数ビットの命令コードは各コード信号を所定時
間遅延させるタイミング調整回路３を介してマイクロプ
ロセッサ１の命令コード入力端子５−1,5−２……５−
ｎに印加されるように構成される。
ンプ命令設定回路、３はタイミング調整回路、４は命令
コード設定回路である。命令コード設定回路４から出力
される複数ビットの命令コードは各コード信号を所定時
間遅延させるタイミング調整回路３を介してマイクロプ
ロセッサ１の命令コード入力端子５−1,5−２……５−
ｎに印加されるように構成される。
なおマイクロプロセッサ１は、入力端子５−1,5−２
……５−ｎにジャンプ命令が印加されたときは、現在と
同じ処理を行なう番地へジャンプするように構成されて
いる。
……５−ｎにジャンプ命令が印加されたときは、現在と
同じ処理を行なう番地へジャンプするように構成されて
いる。
同様にジャンプ命令設定回路２で設定されるジャンプ
命令コード信号もマイクロプロセッサ１の命令コード入
力端子５−1,5−２……５−ｎに印加されるように接続
される。
命令コード信号もマイクロプロセッサ１の命令コード入
力端子５−1,5−２……５−ｎに印加されるように接続
される。
命令コード設定回路４は、外付けのROMやRAM,内蔵エ
ミュレータの様な装置でも良い。
ミュレータの様な装置でも良い。
ジャンプ命令設定回路２は、一端が電源VDDに接続さ
れたプルアップ抵抗Ruと、一端がグランドGNDに接続さ
れたプルダウン抵抗Rdと、プルアップとプルダウンとを
切換えるスイッチ６とを備えており、スイッチ６の接点
６−１はプルアップ抵抗Ruに、６−２はプルダウン抵抗
Rdに接続され、共通接点６−３はマイクロプロセッサ１
の命令コード入力端子５−1,5−２……５−ｎの１つに
接続されている。
れたプルアップ抵抗Ruと、一端がグランドGNDに接続さ
れたプルダウン抵抗Rdと、プルアップとプルダウンとを
切換えるスイッチ６とを備えており、スイッチ６の接点
６−１はプルアップ抵抗Ruに、６−２はプルダウン抵抗
Rdに接続され、共通接点６−３はマイクロプロセッサ１
の命令コード入力端子５−1,5−２……５−ｎの１つに
接続されている。
本装置ではマイクロプロセッサ１に第２図に示す様な
回路にて、常にある命令コードを設定できる様になって
おり、この値をマイクロプロセッサ１のジャンプ命令
で、自分自身の番地へジャンプする命令コードとなる様
に、スイッチ６を設定する。第２図の抵抗Ru及びRdは、
弱い抵抗で、ここで弱いという意味は、外部あるいは、
プロセッサ側から別の信号が印加／出力された場合に
は、この外部あるいは出力された信号が優先される程度
の抵抗値になっているということである。
回路にて、常にある命令コードを設定できる様になって
おり、この値をマイクロプロセッサ１のジャンプ命令
で、自分自身の番地へジャンプする命令コードとなる様
に、スイッチ６を設定する。第２図の抵抗Ru及びRdは、
弱い抵抗で、ここで弱いという意味は、外部あるいは、
プロセッサ側から別の信号が印加／出力された場合に
は、この外部あるいは出力された信号が優先される程度
の抵抗値になっているということである。
従って、マイクロプロセッサ１の命令コード入力端子
５−1,5−２……５−ｎに他に何も信号が来ない場合
は、マイクロプロセッサ１は第２図のスイッチ６で設定
した命令を実行し続けることになり、スイッチ６の値を
ジャンプ命令に設定することで、マイクロプロセッサ１
のアドレスは、現時点のままに保持することができる。
５−1,5−２……５−ｎに他に何も信号が来ない場合
は、マイクロプロセッサ１は第２図のスイッチ６で設定
した命令を実行し続けることになり、スイッチ６の値を
ジャンプ命令に設定することで、マイクロプロセッサ１
のアドレスは、現時点のままに保持することができる。
次に、ステップ動作時に実行したい命令の入力例につ
いて説明する。第３図は、人がマニュアルで入力する場
合の例であるが、命令の入力は、メモリや、ICEで行な
うこともできる。第３図のスイッチ10にて、ステップ動
作時に実行したい命令コードを設定する。命令コード入
力端子５−1,5−２……５−ｎには第２図のジャンプ命
令設定回路２により、通常は、ジャンプ命令のコードが
弱い力で印加されている。次に、スイッチ11Xをオンに
すると、チャタリング除去回路11の出力Ａ点の立上りエ
ッヂをフリップフロップ12が検出し、フリップフロップ
13、インバータ14を介してナンドゲート15の出力Ｄから
タイミングクロックの１周期分（命令が１バイト命令
時）のみパルスを発生する。第３図の回路では、タイミ
ングロックのHigh期間に命令を入力する場合の例である
が、具体的には第３図のタイミングチャートに示すよう
に、上記タイミングクロックとナンドゲート15の出力と
をノアゲート16からとり出して、このノアゲート16の出
力ＥをTTL244のようなトライステートバッファからなる
タイミング調整回路３に印加して、該タイミング調整回
路３をアクテイブにする。そして命令コード設定回路４
に設定した命令コードが第４図のＦで示したタイミング
にマイクロプロセッサ１の命令コード入力端子５−1,5
−２……５−ｎに印加される。
いて説明する。第３図は、人がマニュアルで入力する場
合の例であるが、命令の入力は、メモリや、ICEで行な
うこともできる。第３図のスイッチ10にて、ステップ動
作時に実行したい命令コードを設定する。命令コード入
力端子５−1,5−２……５−ｎには第２図のジャンプ命
令設定回路２により、通常は、ジャンプ命令のコードが
弱い力で印加されている。次に、スイッチ11Xをオンに
すると、チャタリング除去回路11の出力Ａ点の立上りエ
ッヂをフリップフロップ12が検出し、フリップフロップ
13、インバータ14を介してナンドゲート15の出力Ｄから
タイミングクロックの１周期分（命令が１バイト命令
時）のみパルスを発生する。第３図の回路では、タイミ
ングロックのHigh期間に命令を入力する場合の例である
が、具体的には第３図のタイミングチャートに示すよう
に、上記タイミングクロックとナンドゲート15の出力と
をノアゲート16からとり出して、このノアゲート16の出
力ＥをTTL244のようなトライステートバッファからなる
タイミング調整回路３に印加して、該タイミング調整回
路３をアクテイブにする。そして命令コード設定回路４
に設定した命令コードが第４図のＦで示したタイミング
にマイクロプロセッサ１の命令コード入力端子５−1,5
−２……５−ｎに印加される。
このとき、ジャンプ命令設定回路２からのジャンプ命
令信号は弱いために、タイミング調整回路３側からの命
令コードが優先してマイクロプロセッサ１に入力され
る。そして第４図に20で示した命令が１個だけ実行され
た後には、タイミング調整回路３の出力はHi−Ｚとな
り、マイクロプロセッサ１の命令コード入力端子にはジ
ャンプ命令設定回路２からの命令コードが優先して印加
され、マイクロプロセッサ１の動作はｉ＋１へ１ステッ
プだけ進む。
令信号は弱いために、タイミング調整回路３側からの命
令コードが優先してマイクロプロセッサ１に入力され
る。そして第４図に20で示した命令が１個だけ実行され
た後には、タイミング調整回路３の出力はHi−Ｚとな
り、マイクロプロセッサ１の命令コード入力端子にはジ
ャンプ命令設定回路２からの命令コードが優先して印加
され、マイクロプロセッサ１の動作はｉ＋１へ１ステッ
プだけ進む。
もし、プロセッサ１の命令の種類が数種類有った場合
は、タイミング調整回路３内に、その種類に対応するパ
ルスを発生できる回路を組むことで対応可能である。例
えば２バイト命令時は、タイミングロックの20サイクル
分の長さのパルスを発生する回路を作り、命令入力時に
切換える等である。
は、タイミング調整回路３内に、その種類に対応するパ
ルスを発生できる回路を組むことで対応可能である。例
えば２バイト命令時は、タイミングロックの20サイクル
分の長さのパルスを発生する回路を作り、命令入力時に
切換える等である。
第２図のスイッチにて、印加するコードを変える事に
よって、任意の命令を連続して与えることができる。そ
してたとえば内部レジスタをReadする命令に設定し外部
に内容を読み出し続け、Instruction設定回路で、内部
演算命令を１回実行して、読み出しているレジスタへ結
果を転送すれば、即座に結果が、チップ外部に出力され
る。
よって、任意の命令を連続して与えることができる。そ
してたとえば内部レジスタをReadする命令に設定し外部
に内容を読み出し続け、Instruction設定回路で、内部
演算命令を１回実行して、読み出しているレジスタへ結
果を転送すれば、即座に結果が、チップ外部に出力され
る。
発明の効果 以上詳述したように、この発明は、他の命令コードの
入力があったときは、その命令コードが優先的に生きる
ように弱く設定されるのでジャンプ命令コードを入力す
る回路をマイクロプロセッサの命令入力端子に接続する
ようにしたので、特定の命令コードの入力がないときは
上記ジャンプ命令によって、マイクロプロセッサを特定
の１つの処理を終了した状態にて停止させることがで
き、シングルステップ機能のないマイクロプロセッサに
ついてもその作動の評価やマイクロプロセッサを動作さ
せるソフトウェアの開発を容易に行なうことができる。
入力があったときは、その命令コードが優先的に生きる
ように弱く設定されるのでジャンプ命令コードを入力す
る回路をマイクロプロセッサの命令入力端子に接続する
ようにしたので、特定の命令コードの入力がないときは
上記ジャンプ命令によって、マイクロプロセッサを特定
の１つの処理を終了した状態にて停止させることがで
き、シングルステップ機能のないマイクロプロセッサに
ついてもその作動の評価やマイクロプロセッサを動作さ
せるソフトウェアの開発を容易に行なうことができる。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の回路に用いられるジャンプ命令設定回路の一
例を示す回路図、第３図は他の実施例を示す回路図、第
４図は第３図の回路の動作を示す図である。 １……マイクロプロセッサ、２……ジャンプ命令設定回
路、３……タイミング調整回路、４……命令コード設定
回路。
は第１図の回路に用いられるジャンプ命令設定回路の一
例を示す回路図、第３図は他の実施例を示す回路図、第
４図は第３図の回路の動作を示す図である。 １……マイクロプロセッサ、２……ジャンプ命令設定回
路、３……タイミング調整回路、４……命令コード設定
回路。
Claims (1)
- 【請求項１】外部命令コード入力端子に印加された命令
コードに対する処理を実行して実行結果を出力する処理
装置と、上記命令コード入力端子に接続され、ステップ
動作時に実行する命令コードを設定する命令コード設定
回路と、上記命令コード入力端子に接続され、微弱なプ
ルアップ／プルダウン抵抗を有し、プルアップかプルダ
ウンかを設定するスイッチを有するジャンプ命令設定回
路とを備えたことを特徴とする簡易ステップ評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158489A JP2598088B2 (ja) | 1988-06-27 | 1988-06-27 | 処理装置の簡易ステップ評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158489A JP2598088B2 (ja) | 1988-06-27 | 1988-06-27 | 処理装置の簡易ステップ評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH027134A JPH027134A (ja) | 1990-01-11 |
| JP2598088B2 true JP2598088B2 (ja) | 1997-04-09 |
Family
ID=15672857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63158489A Expired - Fee Related JP2598088B2 (ja) | 1988-06-27 | 1988-06-27 | 処理装置の簡易ステップ評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2598088B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002258999A (ja) * | 2001-03-02 | 2002-09-13 | Kawasaki Microelectronics Kk | シリアル・データ転送インターフェイス装置及びシリアル・データ転送用ケーブル |
-
1988
- 1988-06-27 JP JP63158489A patent/JP2598088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH027134A (ja) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939637A (en) | Circuitry for producing emulation mode in single chip microcomputer | |
| JPS61253555A (ja) | トランザクシヨン・アナライザ | |
| JP3057814B2 (ja) | 半導体集積回路 | |
| US4809167A (en) | Circuitry for emulating single chip microcomputer without access to internal buses | |
| JPS634151B2 (ja) | ||
| JP2598088B2 (ja) | 処理装置の簡易ステップ評価装置 | |
| JPS6360424B2 (ja) | ||
| KR960016809B1 (ko) | 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로 | |
| US5495196A (en) | User controlled reset circuit with fast recovery | |
| JPS5936305B2 (ja) | マイクロコンピュ−タのテスト入力回路 | |
| JPH045217B2 (ja) | ||
| JP2001228936A (ja) | 内部リセット信号生成回路を備えるマイクロコンピュータ | |
| JPH0348468B2 (ja) | ||
| JPH05291932A (ja) | 電子回路 | |
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| JPH0716188Y2 (ja) | テストモード指定回路 | |
| JPS6136646B2 (ja) | ||
| JP2777133B2 (ja) | 中央演算処理装置 | |
| JPH0675809A (ja) | マイクロコンピュータのテスト回路 | |
| JP2614931B2 (ja) | 割込制御回路 | |
| JP2906881B2 (ja) | マイクロコンピュータ | |
| KR0120414Y1 (ko) | 에지 트리거 lsi 제어장치 | |
| JPS605982B2 (ja) | １チツプマイクロプロセツサのプログラムカウンタ設定方式 | |
| JPH0827741B2 (ja) | シングルチップ・マイクロコンピュータ | |
| JPH06175871A (ja) | エミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |