JPH027134A - 処理装置の簡易ステップ評価装置 - Google Patents
処理装置の簡易ステップ評価装置Info
- Publication number
- JPH027134A JPH027134A JP63158489A JP15848988A JPH027134A JP H027134 A JPH027134 A JP H027134A JP 63158489 A JP63158489 A JP 63158489A JP 15848988 A JP15848988 A JP 15848988A JP H027134 A JPH027134 A JP H027134A
- Authority
- JP
- Japan
- Prior art keywords
- instruction code
- instruction
- microprocessor
- pull
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 9
- 238000011156 evaluation Methods 0.000 claims description 4
- 230000009191 jumping Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は集積回路で構成されたマイクロプロセッサの
動作を評価する評価装置に関する。
動作を評価する評価装置に関する。
従来の技術
プロセッサLSIの評価及びソフトウェア開発時に、シ
ングルステップ動作が必要な場合、一般的には、LSI
プロセッサ内のシングルステップ機能あるいは割込み機
能を利用して実現していた。
ングルステップ動作が必要な場合、一般的には、LSI
プロセッサ内のシングルステップ機能あるいは割込み機
能を利用して実現していた。
ここでシングルステップ機能とはマイクロプロセッサで
1つの処理を終了すると次の処理へ移らずに停止する機
能である。
1つの処理を終了すると次の処理へ移らずに停止する機
能である。
発明が解決すべき課題
しかしながら、シングルステップ機能をもたない(シン
グルステップ機能はもつが機能しない場合も含む)場合
には、そのマイクロプロセッサの評価及びプログラム開
発は、非常に困難となる。
グルステップ機能はもつが機能しない場合も含む)場合
には、そのマイクロプロセッサの評価及びプログラム開
発は、非常に困難となる。
本発明は、上記機能を持たないプロセッサをジャンプ命
令を使ってシングルステップ動作を可能にする装置を提
供することを目的とする。
令を使ってシングルステップ動作を可能にする装置を提
供することを目的とする。
課題を解決する手段
この発明の評価装置は外部命令コード入力端子に印加さ
れた命令コードに対する処理を実行して実行結果を出力
する処理装置と、上記命令コード入力端子に接続され、
ステップ動作時に実行する命令コードを設定する命令コ
ード設定回路と、上記命令コード入力端子に接続され、
微弱なプルアップ/プルダウン抵抗を有し、プルアップ
かプルダウンかを設定するスイッチを有するジャンプ命
令設定回路とを備えたことを特徴とする。
れた命令コードに対する処理を実行して実行結果を出力
する処理装置と、上記命令コード入力端子に接続され、
ステップ動作時に実行する命令コードを設定する命令コ
ード設定回路と、上記命令コード入力端子に接続され、
微弱なプルアップ/プルダウン抵抗を有し、プルアップ
かプルダウンかを設定するスイッチを有するジャンプ命
令設定回路とを備えたことを特徴とする。
作用
上記の構成において、マイクロプロセッサの命令コード
入力端子にプルアップ/プルダウン抵抗によりジャンプ
命令のみが印加されているときはそのジャンプ命令が有
効になって、マイクロプロセッサは特定の番地の処理を
実行し終った状態でプログラムカウンタ値は停止する。
入力端子にプルアップ/プルダウン抵抗によりジャンプ
命令のみが印加されているときはそのジャンプ命令が有
効になって、マイクロプロセッサは特定の番地の処理を
実行し終った状態でプログラムカウンタ値は停止する。
したがってこの処理についてのマイクロプロセッサの動
作の評価をなすことができる。
作の評価をなすことができる。
命令コード設定回路から所定の命令コードが入力された
ときは、プルアップ/プルダウン抵抗は微弱なため、こ
の命令コードが優先してマイクロプロセッサに入力され
、マイクロプロセッサはその命令を実行する。
ときは、プルアップ/プルダウン抵抗は微弱なため、こ
の命令コードが優先してマイクロプロセッサに入力され
、マイクロプロセッサはその命令を実行する。
実施例
第1図において、■はマイクロプロセッサ、2はジャン
プ命令設定回路、3はタイミング調整回路、4は命令コ
ード設定回路である。命令コード設定回路4から出力さ
れる複数ビットの命令コードは各コード信号を所定時間
遅延させるタイミング調整回路3を介してマイクロプロ
セッサlの命令コード入力端子5−1.5−2・・・・
・・5−nに印加されるように構成される。
プ命令設定回路、3はタイミング調整回路、4は命令コ
ード設定回路である。命令コード設定回路4から出力さ
れる複数ビットの命令コードは各コード信号を所定時間
遅延させるタイミング調整回路3を介してマイクロプロ
セッサlの命令コード入力端子5−1.5−2・・・・
・・5−nに印加されるように構成される。
なおマイクロプロセッサIは、入力端子5−1゜5−2
・・・・・・5−nにジャンプ命令が印加されたときは
、現在と同じ処理を行なう番地ヘジャンプするように構
成されている。
・・・・・・5−nにジャンプ命令が印加されたときは
、現在と同じ処理を行なう番地ヘジャンプするように構
成されている。
同様にジャンプ命令設定回路2で設定されるジャンプ命
令コード信号もマイクロプロセッサlの命令コード入力
端子5−1.5−2・・・・・・5−nに印加されるよ
うに接続される。
令コード信号もマイクロプロセッサlの命令コード入力
端子5−1.5−2・・・・・・5−nに印加されるよ
うに接続される。
命令コード設定回路4は、外付けのROMやRAM、内
蔵エミュレータの様な装置でも良い。
蔵エミュレータの様な装置でも良い。
ジャンプ命令設定回路2は、一端が電源VDDに接続さ
れたプルアップ抵抗Ruと、一端がグランドGNDに接
続されたプルダウン抵抗Rdと、プルアップとプルダウ
ンとを切換えるスイッチ6とを備えており、スイッチ6
の接点6−1はプルアップ抵抗nuに、6−2はプルダ
ウン抵抗Rdに接続され、共通接点6−3はマイクロプ
ロセッサ■の命令コード入力端子5−1.5−2・・・
・・・5−nの1つに接続されている。
れたプルアップ抵抗Ruと、一端がグランドGNDに接
続されたプルダウン抵抗Rdと、プルアップとプルダウ
ンとを切換えるスイッチ6とを備えており、スイッチ6
の接点6−1はプルアップ抵抗nuに、6−2はプルダ
ウン抵抗Rdに接続され、共通接点6−3はマイクロプ
ロセッサ■の命令コード入力端子5−1.5−2・・・
・・・5−nの1つに接続されている。
本装置ではマイクロプロセッサlに第2図に示す様な回
路にて、常にある命令コードを設定できる様になってお
り、この値をマイクロプロセッサlのジャンプ命令で、
自分自身の番地ヘジャンブする命令コードとなる様に、
スイッチ6を設定する。第2図の抵抗Ru及びRdは、
弱い抵抗で、ここで弱いという意味は、外部あるいは、
プロセッサ側から別の信号が印加/出力された場合には
、この外部あるいは出力された信号が優先される程度の
抵抗値になっているということである。
路にて、常にある命令コードを設定できる様になってお
り、この値をマイクロプロセッサlのジャンプ命令で、
自分自身の番地ヘジャンブする命令コードとなる様に、
スイッチ6を設定する。第2図の抵抗Ru及びRdは、
弱い抵抗で、ここで弱いという意味は、外部あるいは、
プロセッサ側から別の信号が印加/出力された場合には
、この外部あるいは出力された信号が優先される程度の
抵抗値になっているということである。
従って、マイクロプロセッサ1の命令コード入力端子5
−1.5−2・・・・・・5−nに他に何も信号が来な
い場合は、マイクロプロセッサlは第2図のスイッチ6
で設定した命令を実行し続けることになり、スイッチ6
の値をジャンプ命令に設定することで、マイクロプロセ
ッサlのアドレスは、現時点のままに保持することがで
きる。
−1.5−2・・・・・・5−nに他に何も信号が来な
い場合は、マイクロプロセッサlは第2図のスイッチ6
で設定した命令を実行し続けることになり、スイッチ6
の値をジャンプ命令に設定することで、マイクロプロセ
ッサlのアドレスは、現時点のままに保持することがで
きる。
次に、ステップ動作時に実行したい命令の入力例につい
て説明する。第3図は、人がマニュアルで入力する場合
の例であるが、命令の入力は、メモリや、ICEで行な
うこともできる。第3図のスイッチ!0にて、ステップ
動作時に実行したい命令コードを設定する。命令コード
入力端子5−1.5−2・・・・・・5−nには第2図
のジャンプ命令設定回路2により、通常は、ジャンプ命
令のコードが弱い力で印加されている。次に、スイッチ
11Xをオンにすると、チャタリング除去回路11の出
力A点の立上りエッヂをフリップフロップ12が検出し
、フリップフロップ13、インバータ14を介してナン
トゲート15の出力りからタイミングクロックの1周期
分(命令がlバイト命令時)のみパルスを発生する。第
3図の回路では、タイミングクロックのHigh期間に
命令を入力する場合の例であるが、具体的には第3図の
タイミングチャートに示すように、上記タイミングクロ
ツクとナントゲート15の出力とをノアゲートI6から
とり出して、このノアゲート16の出力EをTTL24
4のようなトライステートバッファからなるタイミング
調整回路3に印加して、該タイミング調整回路3をアク
ティブにする。そして命令コード設定回路4に設定した
命令コードが第4図のFで示したタイミングにマイクロ
プロセッサ!の命令コード入力端子5−1.5−2・・
・・・・5−nに印加される。
て説明する。第3図は、人がマニュアルで入力する場合
の例であるが、命令の入力は、メモリや、ICEで行な
うこともできる。第3図のスイッチ!0にて、ステップ
動作時に実行したい命令コードを設定する。命令コード
入力端子5−1.5−2・・・・・・5−nには第2図
のジャンプ命令設定回路2により、通常は、ジャンプ命
令のコードが弱い力で印加されている。次に、スイッチ
11Xをオンにすると、チャタリング除去回路11の出
力A点の立上りエッヂをフリップフロップ12が検出し
、フリップフロップ13、インバータ14を介してナン
トゲート15の出力りからタイミングクロックの1周期
分(命令がlバイト命令時)のみパルスを発生する。第
3図の回路では、タイミングクロックのHigh期間に
命令を入力する場合の例であるが、具体的には第3図の
タイミングチャートに示すように、上記タイミングクロ
ツクとナントゲート15の出力とをノアゲートI6から
とり出して、このノアゲート16の出力EをTTL24
4のようなトライステートバッファからなるタイミング
調整回路3に印加して、該タイミング調整回路3をアク
ティブにする。そして命令コード設定回路4に設定した
命令コードが第4図のFで示したタイミングにマイクロ
プロセッサ!の命令コード入力端子5−1.5−2・・
・・・・5−nに印加される。
このとき、ジャンプ命令設定回路2からのジャンプ命令
信号は弱いために、タイミング調整回路3側からの命令
コードが優先してマイクロプロセッサIに入力される。
信号は弱いために、タイミング調整回路3側からの命令
コードが優先してマイクロプロセッサIに入力される。
そして第4図に20で示した命令が1個だけ実行された
後には、タイミング調整回路3の出力はHi−Zとなり
、マイクロプロセッサlの命令コード入力端子にはジャ
ンプ命令設定回路2からの命令コードが優先して印加さ
れ、マイクロプロセッサlの動作はi+1へ1ステツプ
だけ進む。
後には、タイミング調整回路3の出力はHi−Zとなり
、マイクロプロセッサlの命令コード入力端子にはジャ
ンプ命令設定回路2からの命令コードが優先して印加さ
れ、マイクロプロセッサlの動作はi+1へ1ステツプ
だけ進む。
もし、プロセッサ1の命令の種類が、数種類育つた場合
は、タイミング調整回路3内に、その種類に対応するパ
ルスを発生できる回路を組むことで対応可能である。例
えば2バイト命令時は、タイミングクロックの2サイク
ル分の長さのパルスを発生する回路を作り、命令入力時
に切換える等である。
は、タイミング調整回路3内に、その種類に対応するパ
ルスを発生できる回路を組むことで対応可能である。例
えば2バイト命令時は、タイミングクロックの2サイク
ル分の長さのパルスを発生する回路を作り、命令入力時
に切換える等である。
第2図のスイッチにて、印加するコードを変える事によ
って、任意の命令を連続して与えることができる。そし
てたとえば内部レジスタをRendする命令に設定し外
部に内容を読み出し続け、■n5truction設定
回路で、内部演算命令を1口実行して、読み出している
レジスタへ結果を転送すれば、即座に結果が、チップ外
部に出力される。
って、任意の命令を連続して与えることができる。そし
てたとえば内部レジスタをRendする命令に設定し外
部に内容を読み出し続け、■n5truction設定
回路で、内部演算命令を1口実行して、読み出している
レジスタへ結果を転送すれば、即座に結果が、チップ外
部に出力される。
発明の効果
以上詳述したように、この発明は、他の命令コードの入
力があったときは、その命令コードが優先的に生きるよ
うに弱く設定されるジャンプ命令コードを人力する回路
をマイクロプロセッサの命令入力端子に接続するように
したので、特定の命令コードの入力がないときは上記ジ
ャンプ命令によって、マイクロプロセッサを特定の1つ
の処理を終了した状態にて停止させることができ、シン
グルステップ機能のないマイクロプロセッサについても
その作動の評価やマイクロプロセッサを動作させるソフ
トウェアの開発を容易に行なうことができる。
力があったときは、その命令コードが優先的に生きるよ
うに弱く設定されるジャンプ命令コードを人力する回路
をマイクロプロセッサの命令入力端子に接続するように
したので、特定の命令コードの入力がないときは上記ジ
ャンプ命令によって、マイクロプロセッサを特定の1つ
の処理を終了した状態にて停止させることができ、シン
グルステップ機能のないマイクロプロセッサについても
その作動の評価やマイクロプロセッサを動作させるソフ
トウェアの開発を容易に行なうことができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は第1図の回路に用いられるジャンプ命令設定回路の一
例を示す回路図、第3図は他の実施例を示す回路図、第
4図は第3図の回路の動作を示す図である。 !・・・マイクロプロセッサ、2・・・ジャンプ命令設
定回路、3・・・タイミング調整回路、4・・・命令コ
ード設定回路。 第2図
は第1図の回路に用いられるジャンプ命令設定回路の一
例を示す回路図、第3図は他の実施例を示す回路図、第
4図は第3図の回路の動作を示す図である。 !・・・マイクロプロセッサ、2・・・ジャンプ命令設
定回路、3・・・タイミング調整回路、4・・・命令コ
ード設定回路。 第2図
Claims (1)
- (1)外部命令コード入力端子に印加された命令コード
に対する処理を実行して実行結果を出力する処理装置と
、上記命令コード入力端子に接続され、ステップ動作時
に実行する命令コードを設定する命令コード設定回路と
、上記命令コード入力端子に接続され、微弱なプルアッ
プ/プルダウン抵抗を有し、プルアップかプルダウンか
を設定するスイッチを有するジャンプ命令設定回路とを
備えたことを特徴とする簡易ステップ評価装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63158489A JP2598088B2 (ja) | 1988-06-27 | 1988-06-27 | 処理装置の簡易ステップ評価装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63158489A JP2598088B2 (ja) | 1988-06-27 | 1988-06-27 | 処理装置の簡易ステップ評価装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH027134A true JPH027134A (ja) | 1990-01-11 |
JP2598088B2 JP2598088B2 (ja) | 1997-04-09 |
Family
ID=15672857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63158489A Expired - Fee Related JP2598088B2 (ja) | 1988-06-27 | 1988-06-27 | 処理装置の簡易ステップ評価装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2598088B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002258999A (ja) * | 2001-03-02 | 2002-09-13 | Kawasaki Microelectronics Kk | シリアル・データ転送インターフェイス装置及びシリアル・データ転送用ケーブル |
-
1988
- 1988-06-27 JP JP63158489A patent/JP2598088B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002258999A (ja) * | 2001-03-02 | 2002-09-13 | Kawasaki Microelectronics Kk | シリアル・データ転送インターフェイス装置及びシリアル・データ転送用ケーブル |
Also Published As
Publication number | Publication date |
---|---|
JP2598088B2 (ja) | 1997-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61253555A (ja) | トランザクシヨン・アナライザ | |
JPH0447856B2 (ja) | ||
JPS634151B2 (ja) | ||
JPH027134A (ja) | 処理装置の簡易ステップ評価装置 | |
JPS5936305B2 (ja) | マイクロコンピュ−タのテスト入力回路 | |
JPS61267858A (ja) | マイクロコンピユ−タ | |
JPH0348468B2 (ja) | ||
JPS6136646B2 (ja) | ||
JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
JPH0444987B2 (ja) | ||
JPS605982B2 (ja) | 1チツプマイクロプロセツサのプログラムカウンタ設定方式 | |
JP2544224Y2 (ja) | マイクロコンピュータの時定数設定回路 | |
KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
JPH0427730B2 (ja) | ||
JPH0465407B2 (ja) | ||
JPS59148971A (ja) | 論理回路シミュレ−ション方法 | |
JPS6111800Y2 (ja) | ||
JP2614931B2 (ja) | 割込制御回路 | |
JPH0619752A (ja) | マイクロコンピュータ | |
JPH04130544A (ja) | マイクロコンピュータ | |
JPS6166571A (ja) | サイリスタ・インバ−タのゲ−トパルス制御装置 | |
JPH05342380A (ja) | マイクロコンピュータの動作モード制御回路 | |
JPH0125033B2 (ja) | ||
JPH0353714A (ja) | 時間信号出力回路 | |
JPH0385017A (ja) | プログラム可能論理デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |