JPH02205940A - ウオッチドッグタイマ装置 - Google Patents
ウオッチドッグタイマ装置Info
- Publication number
- JPH02205940A JPH02205940A JP1026147A JP2614789A JPH02205940A JP H02205940 A JPH02205940 A JP H02205940A JP 1026147 A JP1026147 A JP 1026147A JP 2614789 A JP2614789 A JP 2614789A JP H02205940 A JPH02205940 A JP H02205940A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- reset
- generated
- signal
- watchdog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 241001580033 Imma Species 0.000 description 1
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 101000588931 Thalassianthus aster Delta-thalatoxin-Tas1a Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、コンピュータをはじめ各種電子回路に付属
して使用されるウォッチドッグタイマ装置に関するもの
であり、特にタイマリセット命令の発生周期が長くなる
か、全く発生しなくなる暴走状態のみならず、タイマリ
セット命令の発生周期が短かくなる暴走状態にも対処す
ることのできる改良されたウォッチドッグタイマ装置に
関するものである。
して使用されるウォッチドッグタイマ装置に関するもの
であり、特にタイマリセット命令の発生周期が長くなる
か、全く発生しなくなる暴走状態のみならず、タイマリ
セット命令の発生周期が短かくなる暴走状態にも対処す
ることのできる改良されたウォッチドッグタイマ装置に
関するものである。
(従来の技術)
第4図は従来のウォッチドッグタイマ装置の一例を示す
。(1)はウォッチドッグタイマで、そのクロック入力
(2)にはカウントソースであるクロック源(図示せず
)からクロック信号が供給される。ウォッチドッグタイ
マ(1)はクロック入力(2)に供給されるクロックを
カウントする。(3)はリセット命令入力端子て、これ
には例えばコンピュータのプログラムの終了タイミング
で発生されるタイマリセット命令が供給される。リセッ
ト命令入力端子(3)にタイマリセ・ント命令が供給さ
れるとウォッチドッグタイマ(1)のクロックのカラン
トはクリヤされる。また、ウォッチドッグタイマ(1)
はクロック入力(2)に供給されるクロックをカウント
して行き、カウント可能な最大値に達して最初からカウ
ントを開始するとき出力(4)にオーバーフロー信号を
発生する。
。(1)はウォッチドッグタイマで、そのクロック入力
(2)にはカウントソースであるクロック源(図示せず
)からクロック信号が供給される。ウォッチドッグタイ
マ(1)はクロック入力(2)に供給されるクロックを
カウントする。(3)はリセット命令入力端子て、これ
には例えばコンピュータのプログラムの終了タイミング
で発生されるタイマリセット命令が供給される。リセッ
ト命令入力端子(3)にタイマリセ・ント命令が供給さ
れるとウォッチドッグタイマ(1)のクロックのカラン
トはクリヤされる。また、ウォッチドッグタイマ(1)
はクロック入力(2)に供給されるクロックをカウント
して行き、カウント可能な最大値に達して最初からカウ
ントを開始するとき出力(4)にオーバーフロー信号を
発生する。
上記のウォッチドッグタイマ装置の動作を説明すると、
ウォッチドッグタイマ(1)はクロック源から供給され
るクロックをカウントし、カウントが所定の最大値に達
してオーバーフローすると出力(4)よりオーバーフロ
ー信号を発生する。このオーバーフロー信号はそのま\
、あるいは適当なリセット信号発生回路(5)を経てリ
セット信号としてコンピュータ、例えばマイコン(図示
せず)に供給されてこれをリセットする。ウォッチドッ
グタイマ(1)がオーバーフローする前にタイマリセッ
ト命令が発生すると、該ウォッチドッグタイマ(1)は
クリヤされ、カウントを最初から再開する。
ウォッチドッグタイマ(1)はクロック源から供給され
るクロックをカウントし、カウントが所定の最大値に達
してオーバーフローすると出力(4)よりオーバーフロ
ー信号を発生する。このオーバーフロー信号はそのま\
、あるいは適当なリセット信号発生回路(5)を経てリ
セット信号としてコンピュータ、例えばマイコン(図示
せず)に供給されてこれをリセットする。ウォッチドッ
グタイマ(1)がオーバーフローする前にタイマリセッ
ト命令が発生すると、該ウォッチドッグタイマ(1)は
クリヤされ、カウントを最初から再開する。
マイコンが正常に動作している間は、ウォッチドッグタ
イマ(1)がオーバーフローする前にタイマリセット命
令が供給されるようにプログラムが組まれているから、
通常はウォッチドッグタイマ(1)によるリセット信号
は出力されない。
イマ(1)がオーバーフローする前にタイマリセット命
令が供給されるようにプログラムが組まれているから、
通常はウォッチドッグタイマ(1)によるリセット信号
は出力されない。
ところが、マイコンの暴走によってタイマリセット命令
の発生周期がウォッチドッグタイマ(1)のオーバーフ
ロー信号の発生周期よりも長くなるか、あるいはタイマ
リセット命令が全く発生されなくなると、ウォッチドッ
グタイマ(1)はオーバーフローし、リセット信号が発
生してマイコンをリセットする′ので、マイコンを暴走
状態から脱出させることができる。
の発生周期がウォッチドッグタイマ(1)のオーバーフ
ロー信号の発生周期よりも長くなるか、あるいはタイマ
リセット命令が全く発生されなくなると、ウォッチドッ
グタイマ(1)はオーバーフローし、リセット信号が発
生してマイコンをリセットする′ので、マイコンを暴走
状態から脱出させることができる。
(発明が解決しようとする課題)
上記のような従来のウォッチドッグタイマ装置では、マ
イコンの暴走によってタイマリセット命令の発生周期が
長くなるか、タイマリセット命令が全く発生されなくな
った場合には、ウォッチドッグタイマ(1)のオーバー
フロー信号に基づくリセット信号によりマイコンをリセ
ットすることができるが、タイマリセット命令が発生す
る周期が短かくなる暴走状態では、マイコンをリセット
することか出来ないという問題があった。
イコンの暴走によってタイマリセット命令の発生周期が
長くなるか、タイマリセット命令が全く発生されなくな
った場合には、ウォッチドッグタイマ(1)のオーバー
フロー信号に基づくリセット信号によりマイコンをリセ
ットすることができるが、タイマリセット命令が発生す
る周期が短かくなる暴走状態では、マイコンをリセット
することか出来ないという問題があった。
この発明は、上記のような従来のウォッチドッグタイマ
装置の欠点を解消し、タイマリセット、命令の発生周期
が短かくなる暴走状態にも応動してリセット信号を発生
することができるウォッチドッグタイマ装置を提供する
ことを目的とする。
装置の欠点を解消し、タイマリセット、命令の発生周期
が短かくなる暴走状態にも応動してリセット信号を発生
することができるウォッチドッグタイマ装置を提供する
ことを目的とする。
(課題を解決するための手段)
この発明によるウォッチドッグタイマ装置は、タイマリ
セット命令が発生しないか、タイマリセット命令の発生
周期が規定値より長くなると発生周期の長い第1のオー
バーフロー信号を発生し。
セット命令が発生しないか、タイマリセット命令の発生
周期が規定値より長くなると発生周期の長い第1のオー
バーフロー信号を発生し。
また予め設定された短かい周期で第2のオーバーフロー
信号を発生し、さらにタイマリセット命令によってクリ
ヤされるウオッチドックタイマに、上記タイマリセット
命令か供給されると第1の状態を示し、上記第2のオー
バーフロー信号が供給されると第2の状態を示す切換手
段と、上記第1のオーバーフロー信号が発生したとき、
あるいは上記切換手段が第1の状態にある間に次のタイ
マリセット命令が発生するとリセット信号を発生するリ
セット信号発生回路とを付加して構成されている。
信号を発生し、さらにタイマリセット命令によってクリ
ヤされるウオッチドックタイマに、上記タイマリセット
命令か供給されると第1の状態を示し、上記第2のオー
バーフロー信号が供給されると第2の状態を示す切換手
段と、上記第1のオーバーフロー信号が発生したとき、
あるいは上記切換手段が第1の状態にある間に次のタイ
マリセット命令が発生するとリセット信号を発生するリ
セット信号発生回路とを付加して構成されている。
(作 用)
この発明のウォッチドッグタイマ装置では、タイマリセ
ット命令の発生周期が長くなるか、タイマリセット命令
が全く発生されなくなった場合は第1のオーバーフロー
信号により、従来のウォッチドッグタイマ装置と同様に
リセット信号を発生する。また、タイマリセット命令の
発生周期が第2のオーバーフロー信号よりも短かい周期
で発生する場合もリセット信号を発生し、電子回路1例
えばマイコンを強制的にリセットする。
ット命令の発生周期が長くなるか、タイマリセット命令
が全く発生されなくなった場合は第1のオーバーフロー
信号により、従来のウォッチドッグタイマ装置と同様に
リセット信号を発生する。また、タイマリセット命令の
発生周期が第2のオーバーフロー信号よりも短かい周期
で発生する場合もリセット信号を発生し、電子回路1例
えばマイコンを強制的にリセットする。
(実 施 例)
第1図はこの発明によるウォッチドッグタイマ装置の第
1の実施例を示す、(1)はウォッチドッグタイマで、
そのクロック入力(2)にはカウントソースであるクロ
ック源(図示せず)からクロックが供給される。(3)
はリセット命令入力端子で、これには例えばコンピュー
タのプログラムの終了タイミングてタイマリセット命令
が供給され、該タイマリセット命令が供給されるとウォ
ッチドッグタイマ(1)のカウントはクリヤされる。
1の実施例を示す、(1)はウォッチドッグタイマで、
そのクロック入力(2)にはカウントソースであるクロ
ック源(図示せず)からクロックが供給される。(3)
はリセット命令入力端子で、これには例えばコンピュー
タのプログラムの終了タイミングてタイマリセット命令
が供給され、該タイマリセット命令が供給されるとウォ
ッチドッグタイマ(1)のカウントはクリヤされる。
(4)はウォッチドッグタイマ(1)が予め設定された
最大カウント値に達して最初からカウントを開始すると
第1のオーバーフロー信号を発生する第1出力、(6)
はウォッチドッグタイマ(1)が予め設定された最小カ
ウント値に達すると第2のす一へ−フロー信号を発生す
る第2出力である。上の説明から明らかなように、第1
出力(4)から発生される第1のオーバーフロー信号の
周期は長く、第2出力(6)から発生される第2のオー
バーフロー信号の周期は短かい。
最大カウント値に達して最初からカウントを開始すると
第1のオーバーフロー信号を発生する第1出力、(6)
はウォッチドッグタイマ(1)が予め設定された最小カ
ウント値に達すると第2のす一へ−フロー信号を発生す
る第2出力である。上の説明から明らかなように、第1
出力(4)から発生される第1のオーバーフロー信号の
周期は長く、第2出力(6)から発生される第2のオー
バーフロー信号の周期は短かい。
(7)はクロック源から供給されるクロックを同期クロ
ックとするRSフリップフロップて1図示のように、R
Sフリップフロップ(7)のセット入力Sにはコンピュ
ータのプログラムの終了タイミングで発生する上記のタ
イマリセット命令が供給され、リセット入力Rには第2
のオーバーフロー信号が供給され、クロック人力Cには
クロック源からのクロックが供給される。RSフリップ
フロップ(7)のQ出力および上記タイマリセット命令
はリセット信号発生回路8中のアンドゲート(9)の各
入力に供給され、アントゲート(9)の出力およびウォ
ッチドッグタイマ(1)の第1出力(4)に発生する第
1のオーバーフロー信号はオアゲート(10)の各入力
に供給される。オアゲー) (10)の出力はリセット
信号として例えばマイコンに供給される。
ックとするRSフリップフロップて1図示のように、R
Sフリップフロップ(7)のセット入力Sにはコンピュ
ータのプログラムの終了タイミングで発生する上記のタ
イマリセット命令が供給され、リセット入力Rには第2
のオーバーフロー信号が供給され、クロック人力Cには
クロック源からのクロックが供給される。RSフリップ
フロップ(7)のQ出力および上記タイマリセット命令
はリセット信号発生回路8中のアンドゲート(9)の各
入力に供給され、アントゲート(9)の出力およびウォ
ッチドッグタイマ(1)の第1出力(4)に発生する第
1のオーバーフロー信号はオアゲート(10)の各入力
に供給される。オアゲー) (10)の出力はリセット
信号として例えばマイコンに供給される。
次に第3図に示す波形を参照しつつ第1図の装置の動作
を説明する。クロック源からは第3図に示すクロックC
が供給されるものとする。正常動作では、タイマリセッ
ト命令は第2のオーバーフロー信号の発生周期よりも長
く、第1のオーバーフロー信号の発生周期よりも短かい
周期て発生するようにプログラムされている。また、R
Sフリップフロップ(7)は、タイマリセット命令がセ
ット人力Sに供給されてセットされた後、クロック源か
らクロック入力Cにクロックが入力されると出力Qを”
l”とする。また、第2のオーバーフロー信号がリセッ
ト入力Rに供給されるとその出力Qを直ちに#0″にす
る。
を説明する。クロック源からは第3図に示すクロックC
が供給されるものとする。正常動作では、タイマリセッ
ト命令は第2のオーバーフロー信号の発生周期よりも長
く、第1のオーバーフロー信号の発生周期よりも短かい
周期て発生するようにプログラムされている。また、R
Sフリップフロップ(7)は、タイマリセット命令がセ
ット人力Sに供給されてセットされた後、クロック源か
らクロック入力Cにクロックが入力されると出力Qを”
l”とする。また、第2のオーバーフロー信号がリセッ
ト入力Rに供給されるとその出力Qを直ちに#0″にす
る。
■ マイコンの正常動作時。
第3図の波形群の7で、tsでタイマリセ・ント命令E
1が発生すると、ウォッチドッグタイマ(1)のカウン
トはクリヤされ、該ウォッチドッグタイマ(1)は最初
からカウントを再開する。 tlで発生する上記タイマ
リセット命令Elによりフリップフロップ(7)はセッ
トされ、直後のt2のクロックでフリップフロップ(7
)の出力Qは”1″になるが、例えばTIGOで次のタ
イマリセット命令E2が発生する前に上記フリップフロ
ップ(7)は例えばt4でウォッチドッグタイマ(1)
の第2の出力(6)から供給される第2のオーバーフロ
ー信号Glによりリセットされて出力Qは′0”になる
から、アンドゲート(9)の2つの入力が同時に”1″
′になることはない、従って、アンドゲート(9)の出
力は常に0″である。また、ウォッチドッグタイマ(1
)はその第1出力(0に第1のオーバーフロー信号を発
生する前にリセット命令入力端子(3)に供給されるタ
イマリセット命令E2によりクリヤされるから。
1が発生すると、ウォッチドッグタイマ(1)のカウン
トはクリヤされ、該ウォッチドッグタイマ(1)は最初
からカウントを再開する。 tlで発生する上記タイマ
リセット命令Elによりフリップフロップ(7)はセッ
トされ、直後のt2のクロックでフリップフロップ(7
)の出力Qは”1″になるが、例えばTIGOで次のタ
イマリセット命令E2が発生する前に上記フリップフロ
ップ(7)は例えばt4でウォッチドッグタイマ(1)
の第2の出力(6)から供給される第2のオーバーフロ
ー信号Glによりリセットされて出力Qは′0”になる
から、アンドゲート(9)の2つの入力が同時に”1″
′になることはない、従って、アンドゲート(9)の出
力は常に0″である。また、ウォッチドッグタイマ(1
)はその第1出力(0に第1のオーバーフロー信号を発
生する前にリセット命令入力端子(3)に供給されるタ
イマリセット命令E2によりクリヤされるから。
該ウォッチドッグタイマ(1)の第1出力〔4)の出力
は同様に常に1lol’lである。よって、オアゲート
(lO)からマイコンをリセットするリセット信号は発
生しない。
は同様に常に1lol’lである。よって、オアゲート
(lO)からマイコンをリセットするリセット信号は発
生しない。
■ マイコンが暴走状態になり、タイマリセット命令の
発生周期が第1のオーバーフロー信号の発生周期より長
いか、タイマリセット命令か全く発生しない時。
発生周期が第1のオーバーフロー信号の発生周期より長
いか、タイマリセット命令か全く発生しない時。
第3図の波形群■で、例えばt、て発生したタイマリセ
ット命令E1でクリヤされたウォッチドッグタイマ(1
)は次のタイマリセット命令か発生する前に予め設定さ
れたカウント値に対応するタイミング、例えばtloG
でその第1出力(4)に第1のオーバーフロー信号F1
を発生し、リセット発生回路(8)のオアゲー)−(1
0)よりリセット信号に1が発生されてマイコンをリセ
ットする。この場合も、フリップフロップ(7)はタイ
マリセット命令Elによりセットされ、第2のオーバー
フロー信号G1によりリセットされ、その出力Qはt2
〜t4の間”1″になるが、Q出力が”1″の間に次の
タイマリセット信号は発生しないから、アンドゲート(
9)の出力は常に0″である。よって、オアゲート(l
O)はアンドゲート(9)の出力によるリセット信号を
発生することはない。
ット命令E1でクリヤされたウォッチドッグタイマ(1
)は次のタイマリセット命令か発生する前に予め設定さ
れたカウント値に対応するタイミング、例えばtloG
でその第1出力(4)に第1のオーバーフロー信号F1
を発生し、リセット発生回路(8)のオアゲー)−(1
0)よりリセット信号に1が発生されてマイコンをリセ
ットする。この場合も、フリップフロップ(7)はタイ
マリセット命令Elによりセットされ、第2のオーバー
フロー信号G1によりリセットされ、その出力Qはt2
〜t4の間”1″になるが、Q出力が”1″の間に次の
タイマリセット信号は発生しないから、アンドゲート(
9)の出力は常に0″である。よって、オアゲート(l
O)はアンドゲート(9)の出力によるリセット信号を
発生することはない。
■ マイコンが暴走状態になり、タイマリセット命令が
第2のオーバーフロー信号より短かい周期で発生される
時。
第2のオーバーフロー信号より短かい周期で発生される
時。
第3図の波形群■で1例えばtlで発生するタイマリセ
ット命令E1によりフリップフロップ(7)がセットさ
れ1次のt2のクロックでその出力Qが111111に
なった後、ウォッチドッグタイマ(1)からリセット入
力Rに第゛2のオーバフロー信号Glが供給される前に
次のタイマリセット命令E2が発生するから、リセット
信号発生回路(8)中のアンドゲート(9)の出力は上
記タイマリセット命令E2の発生タイミングで”1″′
になり、この出力し1はオアゲート(lO)に供給され
、該オアゲート(lO)は上記出力Llによるリセット
信号Klを発生する。よって、マイコンは上記リセット
信号に1により直ちにリセットされて暴走状態から脱出
することができる。
ット命令E1によりフリップフロップ(7)がセットさ
れ1次のt2のクロックでその出力Qが111111に
なった後、ウォッチドッグタイマ(1)からリセット入
力Rに第゛2のオーバフロー信号Glが供給される前に
次のタイマリセット命令E2が発生するから、リセット
信号発生回路(8)中のアンドゲート(9)の出力は上
記タイマリセット命令E2の発生タイミングで”1″′
になり、この出力し1はオアゲート(lO)に供給され
、該オアゲート(lO)は上記出力Llによるリセット
信号Klを発生する。よって、マイコンは上記リセット
信号に1により直ちにリセットされて暴走状態から脱出
することができる。
なお、RSフリップフロップ(7)は一種のスイッチと
して動作するもので、これ以外にタイマリセット命令が
供給されると第1の状態をとり、第2のオーバーフロー
信号が供給されると第2の状態、つまり元の状態に復帰
する任意の切換手段を使用し得ることは言う迄もない。
して動作するもので、これ以外にタイマリセット命令が
供給されると第1の状態をとり、第2のオーバーフロー
信号が供給されると第2の状態、つまり元の状態に復帰
する任意の切換手段を使用し得ることは言う迄もない。
第2図はこの発明によるウォッチドッグタイマ装置の第
2の実施例で、短かい周期で発生するタイマリセット命
令に対する応答速度を速くするために、ウォッチドッグ
タイマ(1)およびフリップフロップ(7)用として一
般に使用されるクロックの100倍程度の周波数をもっ
たマイコンのシステムクロックを同期クロックとする他
のRSフリップフロップ(11)とアンドゲート(12
)とからなる回路をフリップフロップ(7)のR,Sの
各入力とオアゲート(10)との間に並列に接続したも
のである。この第2の実施例では、フリップフロップ(
11)がタイマリセット命令によりセットされた後、そ
のQ出力が”l”になるまでの時間は同期クロックとし
てクロック源から供給されるクロックを使用した場合の
100分の1程度に短縮されるから、非常に短かい周期
でタイマリセット命令が発生するマイコンの暴走状態に
も充分対処することができる。なお、システムクロック
を同期クロックとするRSフリップフロップ(11)と
アントゲート(12)とを設ければ、RSフリップフロ
ップ(7)とアンドゲート(9)は省略可能とも考えら
れるが、マイコンが暴走した場合、システムクロック自
体が停止してしまうこともあり、このような場合にも確
実にリセット信号が発生されるように、上記RSフリッ
プフロップ(7)とアントゲート(9)を設けておく必
要がある。
2の実施例で、短かい周期で発生するタイマリセット命
令に対する応答速度を速くするために、ウォッチドッグ
タイマ(1)およびフリップフロップ(7)用として一
般に使用されるクロックの100倍程度の周波数をもっ
たマイコンのシステムクロックを同期クロックとする他
のRSフリップフロップ(11)とアンドゲート(12
)とからなる回路をフリップフロップ(7)のR,Sの
各入力とオアゲート(10)との間に並列に接続したも
のである。この第2の実施例では、フリップフロップ(
11)がタイマリセット命令によりセットされた後、そ
のQ出力が”l”になるまでの時間は同期クロックとし
てクロック源から供給されるクロックを使用した場合の
100分の1程度に短縮されるから、非常に短かい周期
でタイマリセット命令が発生するマイコンの暴走状態に
も充分対処することができる。なお、システムクロック
を同期クロックとするRSフリップフロップ(11)と
アントゲート(12)とを設ければ、RSフリップフロ
ップ(7)とアンドゲート(9)は省略可能とも考えら
れるが、マイコンが暴走した場合、システムクロック自
体が停止してしまうこともあり、このような場合にも確
実にリセット信号が発生されるように、上記RSフリッ
プフロップ(7)とアントゲート(9)を設けておく必
要がある。
(効 果)
以上のように、この発明によれば、タイマリセット命令
が発生される周期が長くなるか、タイマリセット命令が
発生されなくなる暴走状態だけでなく、タイマリセット
命令が発生される周期が短かくなる暴走状態をも検知し
てリセット信号を発生することができるので、従来のウ
ォッチドッグタイマ装置に比してコンピュータの暴走状
態の検知能力が格段に高くなる。また、この発明では、
発生周期の長い第1のオーバーフロー信号と周期の短か
い第2のオーバーフロー信号を1本のタイマを使って実
現することができるので1本発明を実施したことにより
ウォッチドッグタイマそのものの素子数が多くなること
はない。
が発生される周期が長くなるか、タイマリセット命令が
発生されなくなる暴走状態だけでなく、タイマリセット
命令が発生される周期が短かくなる暴走状態をも検知し
てリセット信号を発生することができるので、従来のウ
ォッチドッグタイマ装置に比してコンピュータの暴走状
態の検知能力が格段に高くなる。また、この発明では、
発生周期の長い第1のオーバーフロー信号と周期の短か
い第2のオーバーフロー信号を1本のタイマを使って実
現することができるので1本発明を実施したことにより
ウォッチドッグタイマそのものの素子数が多くなること
はない。
第1図はこの発明によるウォッチドッグタイマ装置の第
1の実施例の回路を示す図、第2図は第2の実施例の回
路を示す図、第3図は第1図のウォッチドッグタイマ装
置の動作を説明するための波形図、第4図は従来のウォ
ッチドッグタイマ装置の一例を示す概略回路図である。 図において。 (1)・・・・ウォッチドッグタイマ、(2)・・・・
クロック入力、(3)・・・・リセット命令入力端子、
(4)・・・・第1出力、(6)・・・・第2出力、(
7)・・・・フリップフロップ、(8)・・・・リセッ
ト信号発生回路。 代理人 大 岩 増 雄 1° ウオ−t+V−tす゛9イマ 4:〒1田力 6、第2出カ フ、7す・ノ了70−Iア 8・りてット4@t+L田I[ 襖4
1の実施例の回路を示す図、第2図は第2の実施例の回
路を示す図、第3図は第1図のウォッチドッグタイマ装
置の動作を説明するための波形図、第4図は従来のウォ
ッチドッグタイマ装置の一例を示す概略回路図である。 図において。 (1)・・・・ウォッチドッグタイマ、(2)・・・・
クロック入力、(3)・・・・リセット命令入力端子、
(4)・・・・第1出力、(6)・・・・第2出力、(
7)・・・・フリップフロップ、(8)・・・・リセッ
ト信号発生回路。 代理人 大 岩 増 雄 1° ウオ−t+V−tす゛9イマ 4:〒1田力 6、第2出カ フ、7す・ノ了70−Iア 8・りてット4@t+L田I[ 襖4
Claims (1)
- (1)タイマリセット命令が発生しないか、タイマリセ
ット命令の発生周期が規定値より長くなると発生周期の
長い第1のオーバーフロー信号を発生し、また予め設定
された短かい周期で第2のオーバーフロー信号を発生し
、さらに上記タイマリセット命令が発生するとクリヤさ
れるウォッチドッグタイマと、上記タイマリセット命令
が供給されると第1の状態を示し、上記第2のオーバー
フロー信号が供給されると第2の状態を示す切換手段と
、上記第1のオーバーフロー信号が発生したとき、ある
いは上記切換手段が第1の状態にある間に次のタイマリ
セット命令が発生するとリセット信号を発生するリセッ
ト信号発生回路とからなるウォッチドッグタイマ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1026147A JPH02205940A (ja) | 1989-02-03 | 1989-02-03 | ウオッチドッグタイマ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1026147A JPH02205940A (ja) | 1989-02-03 | 1989-02-03 | ウオッチドッグタイマ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02205940A true JPH02205940A (ja) | 1990-08-15 |
Family
ID=12185433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1026147A Pending JPH02205940A (ja) | 1989-02-03 | 1989-02-03 | ウオッチドッグタイマ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02205940A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04281148A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu General Ltd | 空気調和機のリセット装置 |
JP2015154332A (ja) * | 2014-02-17 | 2015-08-24 | 矢崎総業株式会社 | 負荷制御用バックアップ信号発生回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57108938A (en) * | 1980-12-26 | 1982-07-07 | Diesel Kiki Co Ltd | Preventing circuit for runaway control of program controller |
-
1989
- 1989-02-03 JP JP1026147A patent/JPH02205940A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57108938A (en) * | 1980-12-26 | 1982-07-07 | Diesel Kiki Co Ltd | Preventing circuit for runaway control of program controller |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04281148A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu General Ltd | 空気調和機のリセット装置 |
JP2015154332A (ja) * | 2014-02-17 | 2015-08-24 | 矢崎総業株式会社 | 負荷制御用バックアップ信号発生回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5467354A (en) | Test control circuit for controlling a setting and resetting of a flipflop | |
JPS634151B2 (ja) | ||
JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
JP3099927B2 (ja) | マイクロコンピュータ | |
JP2614931B2 (ja) | 割込制御回路 | |
JPH0573296A (ja) | マイクロコンピユータ | |
JPH02192315A (ja) | パルス発生装置 | |
JP2953713B2 (ja) | 半導体集積回路 | |
JPS63250743A (ja) | テストモ−ド設定方式 | |
US6891421B2 (en) | Method and apparatus for on die clock shrink burst mode | |
KR100206906B1 (ko) | 타이머/카운터 회로 | |
JP3144811B2 (ja) | 監視タイマ回路 | |
JPS6324569B2 (ja) | ||
JP2517943B2 (ja) | タイマ装置 | |
JPS5911424A (ja) | 割込み入力信号処理回路 | |
JPH0756862A (ja) | マルチプロセッサシステムの同期化方式 | |
JPH039413A (ja) | マイクロコンピュータの発振クロック切換回路 | |
JPH01162945A (ja) | 情報処理装置 | |
JPS58181154A (ja) | マイクロプログラムトレ−ス装置 | |
SU1363218A1 (ru) | Устройство дл отладки программ | |
JP2743353B2 (ja) | 外部同期回路 | |
JP2731386B2 (ja) | 制御装置 | |
JPS59168548A (ja) | プログラム実行遅延装置 | |
JPS6166571A (ja) | サイリスタ・インバ−タのゲ−トパルス制御装置 | |
JPH01223521A (ja) | 大規模集積回路 |