JP2743353B2 - 外部同期回路 - Google Patents
外部同期回路Info
- Publication number
- JP2743353B2 JP2743353B2 JP62107708A JP10770887A JP2743353B2 JP 2743353 B2 JP2743353 B2 JP 2743353B2 JP 62107708 A JP62107708 A JP 62107708A JP 10770887 A JP10770887 A JP 10770887A JP 2743353 B2 JP2743353 B2 JP 2743353B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counting
- counting circuit
- external synchronization
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、外部同期信号に同期して動作する順序制御
回路に関する。 ［従来の技術］ 従来、外部同期信号に同期して動作する順序制御回路
に於ては、第２図に示すように外部同期信号21が入力さ
れた時点で、前記順序制御回路の内部状態を初期化する
構成等が用いられていた。 ［発明が解決しようとする問題点］ しかし、前述の方法では外部同期信号が入力された時
点で順次制御回路の内部状態の遷移の順序が乱れるの
で、誤動作を生じるという問題点を有していた。そこで
本発明はこのような問題点を解決するためのもので、そ
の目的とするところは、制御回路の内部状態の遷移順序
を乱す事なく外部同期信号に同期した制御を行うための
ものである。 ［問題点を解決するための手段］ 上記問題点を解決するために、本発明の外部同期回路
は、第１のクロック信号に基づき計数動作を行う第１の
計数回路と、前記第１の計数回路の計数値を出力する出
力端子と、前記第１のクロック信号と同期している第２
のクロック信号に基づき計数動作を行う第２の計数回路
と、前記第２の計数回路の計数値が所定の値の場合に前
記第１のクロック信号を前記第１の計数回路へ出力し、
前記第２の計数回路の計数値が前記所定の値でない場合
は、前記第１のクロック信号が前記第１の計数回路に出
力されることを禁止する論理回路とを有し、前記第２の
計数回路は、外部同期信号が入力されると、前記第１の
計数回路の計数値に基づいた計数値に設定され、該第２
計数回路の計数値が前記所定の値になるまで計数動作を
行うことを特徴とする。 ［作用］ 上記のように構成された外部同期回路に於ては、外部
同期信号が入力された時点での順序制御回路の内部状態
に応じた制御回路へ供給される基準クロックを停止させ
る期間を計数器に設定し同時に制御回路への基準クロッ
クで動作し、計数値が特定値に達した時点から制御回路
へのクロックの供給を再開させるものである。 ［実施例］ 第１図は本発明の実施例を示す外部同期回路のブロッ
ク図である。１は第１の計数回路である順序制御回路２
の基準クロック８を停止させる禁止ゲート。３は順序制
御回路２の内部状態９を対応したクロック８を停止させ
るべき期間を示す値10に変換するデコーダ回路。４は順
序制御回路２のクロック８を停止させる期間を計数する
第２の計数回路である計数回路。５は禁止ゲート１の制
御信号12を計数回路４の計数値11によって出力するデコ
ーダ回路。６は外部同期信号、７は基準クロック、14は
計数回路４の動作を停止させる制御信号である。第１図
において外部同期信号６が外部同期回路に入力される
と、その時点での順序制御回路２の内部状態９に対応し
た値10が計数回路４に設定される。計数回路４の計数値
11に応じた制御信号12がデコーダ５によって出力され禁
止ゲート１でクロック８が停止される。以後計数回路４
は基準クロック７に従って計数を続け、デコーダ５によ
って計数回路４の停止信号14が出力されるまで計数を続
ける。計数値11が一定値になると制御信号12が切り替
り、クロック８が出力され順序制御回路２は動作を再開
する。 第３図は本発明による外部同期回路の実施例の論理回
路の一部である。101〜106はフリップフロップである。
206〜208は順序制御回路302の内部状態出力。203〜205
は計数回路304の計数値である。第４図は第３図のタイ
ムチャートである。400〜409は順序制御回路302のステ
ートである。以下第３図及び第４図について説明する。
外部同期信号201が入力されるまで順序制御回路302は非
同期に動作する。順序制御回路302の内部状態206、20
7、208が各々１、１、１の時（ステート403）外部同期
信号が入力されると、計数回路304に０、０、０が設定
される。この時順序制御回路302のクロック209は停止さ
れる。計数回路304はステート406まで計数を続ける。こ
の時点でクロック209は再開される。以上説明したよう
に外部同期信号201に同期して順序制御回路302が動作す
る。 ［発明の効果］ 以上述べたように、本発明によれば、外部同期信号が
入力された時点で第１の計数回路の計数値に応じた期間
を第２の計数回路で計数してその間第１の計数回路の動
作を停止させるように構成したので、第１の計数回路の
内部状態の遷移が不連続となることなく外部同期信号と
の同期化を可能とする効果を有する。
回路に関する。 ［従来の技術］ 従来、外部同期信号に同期して動作する順序制御回路
に於ては、第２図に示すように外部同期信号21が入力さ
れた時点で、前記順序制御回路の内部状態を初期化する
構成等が用いられていた。 ［発明が解決しようとする問題点］ しかし、前述の方法では外部同期信号が入力された時
点で順次制御回路の内部状態の遷移の順序が乱れるの
で、誤動作を生じるという問題点を有していた。そこで
本発明はこのような問題点を解決するためのもので、そ
の目的とするところは、制御回路の内部状態の遷移順序
を乱す事なく外部同期信号に同期した制御を行うための
ものである。 ［問題点を解決するための手段］ 上記問題点を解決するために、本発明の外部同期回路
は、第１のクロック信号に基づき計数動作を行う第１の
計数回路と、前記第１の計数回路の計数値を出力する出
力端子と、前記第１のクロック信号と同期している第２
のクロック信号に基づき計数動作を行う第２の計数回路
と、前記第２の計数回路の計数値が所定の値の場合に前
記第１のクロック信号を前記第１の計数回路へ出力し、
前記第２の計数回路の計数値が前記所定の値でない場合
は、前記第１のクロック信号が前記第１の計数回路に出
力されることを禁止する論理回路とを有し、前記第２の
計数回路は、外部同期信号が入力されると、前記第１の
計数回路の計数値に基づいた計数値に設定され、該第２
計数回路の計数値が前記所定の値になるまで計数動作を
行うことを特徴とする。 ［作用］ 上記のように構成された外部同期回路に於ては、外部
同期信号が入力された時点での順序制御回路の内部状態
に応じた制御回路へ供給される基準クロックを停止させ
る期間を計数器に設定し同時に制御回路への基準クロッ
クで動作し、計数値が特定値に達した時点から制御回路
へのクロックの供給を再開させるものである。 ［実施例］ 第１図は本発明の実施例を示す外部同期回路のブロッ
ク図である。１は第１の計数回路である順序制御回路２
の基準クロック８を停止させる禁止ゲート。３は順序制
御回路２の内部状態９を対応したクロック８を停止させ
るべき期間を示す値10に変換するデコーダ回路。４は順
序制御回路２のクロック８を停止させる期間を計数する
第２の計数回路である計数回路。５は禁止ゲート１の制
御信号12を計数回路４の計数値11によって出力するデコ
ーダ回路。６は外部同期信号、７は基準クロック、14は
計数回路４の動作を停止させる制御信号である。第１図
において外部同期信号６が外部同期回路に入力される
と、その時点での順序制御回路２の内部状態９に対応し
た値10が計数回路４に設定される。計数回路４の計数値
11に応じた制御信号12がデコーダ５によって出力され禁
止ゲート１でクロック８が停止される。以後計数回路４
は基準クロック７に従って計数を続け、デコーダ５によ
って計数回路４の停止信号14が出力されるまで計数を続
ける。計数値11が一定値になると制御信号12が切り替
り、クロック８が出力され順序制御回路２は動作を再開
する。 第３図は本発明による外部同期回路の実施例の論理回
路の一部である。101〜106はフリップフロップである。
206〜208は順序制御回路302の内部状態出力。203〜205
は計数回路304の計数値である。第４図は第３図のタイ
ムチャートである。400〜409は順序制御回路302のステ
ートである。以下第３図及び第４図について説明する。
外部同期信号201が入力されるまで順序制御回路302は非
同期に動作する。順序制御回路302の内部状態206、20
7、208が各々１、１、１の時（ステート403）外部同期
信号が入力されると、計数回路304に０、０、０が設定
される。この時順序制御回路302のクロック209は停止さ
れる。計数回路304はステート406まで計数を続ける。こ
の時点でクロック209は再開される。以上説明したよう
に外部同期信号201に同期して順序制御回路302が動作す
る。 ［発明の効果］ 以上述べたように、本発明によれば、外部同期信号が
入力された時点で第１の計数回路の計数値に応じた期間
を第２の計数回路で計数してその間第１の計数回路の動
作を停止させるように構成したので、第１の計数回路の
内部状態の遷移が不連続となることなく外部同期信号と
の同期化を可能とする効果を有する。
【図面の簡単な説明】
第１図は、本発明の実施例を示す外部同期回路のブロッ
ク図。 第２図は、従来例の外部同期回路のブロック図。 第３図は、本発明の実施例を示す外部同期回路の論理図
の一部。 第４図は、第３図の動作を示すタイムチャート。 １……禁止ゲート ２……順序制御回路 ３……デコーダ ４……計数回路 ５……デコーダ ６……外部同期信号 ７……基準クロック ８……順序制御回路のクロック ９……順序制御回路の内部状態 10……計数回路の内部設定値 11……計数回路の計数値 12……クロック停止信号 13……制御信号 14……計数停止信号 20……順序制御回路 21……外部同期信号 22……制御信号 23……クロック
ク図。 第２図は、従来例の外部同期回路のブロック図。 第３図は、本発明の実施例を示す外部同期回路の論理図
の一部。 第４図は、第３図の動作を示すタイムチャート。 １……禁止ゲート ２……順序制御回路 ３……デコーダ ４……計数回路 ５……デコーダ ６……外部同期信号 ７……基準クロック ８……順序制御回路のクロック ９……順序制御回路の内部状態 10……計数回路の内部設定値 11……計数回路の計数値 12……クロック停止信号 13……制御信号 14……計数停止信号 20……順序制御回路 21……外部同期信号 22……制御信号 23……クロック
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 阿部 祐之
諏訪市大和３丁目３番５号 セイコーエ
プソン株式会社内
(56)参考文献 実開 昭54−148454（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．第１のクロック信号に基づき計数動作を行う第１の
計数回路と、 前記第１の計数回路の計数値を出力する出力端子と、 前記第１のクロック信号と同期している第２のクロック
信号に基づき計数動作を行う第２の計数回路と、 前記第２の計数回路の計数値が所定の値の場合に前記第
１のクロック信号を前記第１の計数回路へ出力し、前記
第２の計数回路の計数値が前記所定の値でない場合は、
前記第１のクロック信号が前記第１の計数回路に出力さ
れることを禁止する論理回路とを有し、 前記第２の計数回路は、外部同期信号が入力されると、
前記第１の計数回路の計数値に基づいた計数値に設定さ
れ、該第２計数回路の計数値が前記所定の値になるまで
計数動作を行うことを特徴とする外部同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62107708A JP2743353B2 (ja) | 1987-04-30 | 1987-04-30 | 外部同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62107708A JP2743353B2 (ja) | 1987-04-30 | 1987-04-30 | 外部同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63272224A JPS63272224A (ja) | 1988-11-09 |
| JP2743353B2 true JP2743353B2 (ja) | 1998-04-22 |
Family
ID=14465934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62107708A Expired - Lifetime JP2743353B2 (ja) | 1987-04-30 | 1987-04-30 | 外部同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743353B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148454U (ja) * | 1978-04-07 | 1979-10-16 |
-
1987
- 1987-04-30 JP JP62107708A patent/JP2743353B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63272224A (ja) | 1988-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0433056B2 (ja) | ||
| JP3099927B2 (ja) | マイクロコンピュータ | |
| JP2743353B2 (ja) | 外部同期回路 | |
| JPS6316711A (ja) | タイミング装置 | |
| JP2512119B2 (ja) | マイクロプロセッサ | |
| JPS6024968B2 (ja) | タイマ装置 | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JP2778066B2 (ja) | キャプチャ機構を有するマイクロプロセッサ | |
| JPH0219869Y2 (ja) | ||
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JP2794440B2 (ja) | Ｐｗｍ制御装置 | |
| JPH035948Y2 (ja) | ||
| JPS61501661A (ja) | 並列同期動作 | |
| JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
| JPH0512461A (ja) | クロツク供給回路 | |
| JPH0214308A (ja) | データ処理装置 | |
| JPH06103766A (ja) | Ｄｒａｍリフレッシュアービタ回路 | |
| JPH04363914A (ja) | 同期クロック発生回路 | |
| JP2002064370A (ja) | エッジ検出回路 | |
| JPS6324569B2 (ja) | ||
| JP2002351571A (ja) | クロック供給停止回路 | |
| JPH01144150A (ja) | マイクロコンピュータ | |
| JPH05347553A (ja) | タイマ回路 | |
| JPH02192315A (ja) | パルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |