JPH0512461A - クロツク供給回路 - Google Patents
クロツク供給回路Info
- Publication number
- JPH0512461A JPH0512461A JP3166761A JP16676191A JPH0512461A JP H0512461 A JPH0512461 A JP H0512461A JP 3166761 A JP3166761 A JP 3166761A JP 16676191 A JP16676191 A JP 16676191A JP H0512461 A JPH0512461 A JP H0512461A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- counter
- microcomputer core
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 マイコンの評価装置の単純化と評価の高速化
により製品のコスト低減を図る。 【構成】 クロック入力端子が分周回路７のクロック入
力されると同時に前記分周回路７の分周比よりも長い周
期をもち前記分周回路のリセット入力にオバーフローを
出力するカウンター８のクロック入力に接続され、リセ
ット端子がマイコン・コア１の初期化制御入力に接続さ
れると共に、マイコン・コア１と逆極性で初期化される
前記カウンター８のリセット入力に接続して構成され
る。
により製品のコスト低減を図る。 【構成】 クロック入力端子が分周回路７のクロック入
力されると同時に前記分周回路７の分周比よりも長い周
期をもち前記分周回路のリセット入力にオバーフローを
出力するカウンター８のクロック入力に接続され、リセ
ット端子がマイコン・コア１の初期化制御入力に接続さ
れると共に、マイコン・コア１と逆極性で初期化される
前記カウンター８のリセット入力に接続して構成され
る。
Description
【０００１】
【産業上の利用分野】本発明は動作スピードを可変でき
るマイコンの機能の評価を容易にすることのできるクロ
ック供給回路に関するものである。
るマイコンの機能の評価を容易にすることのできるクロ
ック供給回路に関するものである。
【０００２】
【従来の技術】以下、図２を参照しながら従来のマイコ
ンのクロック供給回路について説明する。図２は従来の
クロック供給端子を任意に分周しマイコン・コアにシス
テム用クロックを供給する分周回路とマイコン・コアの
ブロック図である。クロック供給端子３からマイコン・
コア１の動作に必要とされる分周を実行する分周回路２
を介して分周された分周出力５をマイコン・コアに供給
するとともにマイコン・システム全体を初期化するリセ
ット端子４を前記マイコン・コアの初期化用入力端子に
接続されている。
ンのクロック供給回路について説明する。図２は従来の
クロック供給端子を任意に分周しマイコン・コアにシス
テム用クロックを供給する分周回路とマイコン・コアの
ブロック図である。クロック供給端子３からマイコン・
コア１の動作に必要とされる分周を実行する分周回路２
を介して分周された分周出力５をマイコン・コアに供給
するとともにマイコン・システム全体を初期化するリセ
ット端子４を前記マイコン・コアの初期化用入力端子に
接続されている。
【０００３】
【発明が解決しようとする課題】図２に示されるよう
に、任意の分周をおこなう分周回路２の分周出力はこの
マイコン・システムの電源立ち上げ時、どのようなタイ
ミングでトグル動作するか規定できない。つまり、この
分周回路は、トグル動作の周期は規定できてもどのタイ
ミングでハイ、ローに変化するか定まらない。
に、任意の分周をおこなう分周回路２の分周出力はこの
マイコン・システムの電源立ち上げ時、どのようなタイ
ミングでトグル動作するか規定できない。つまり、この
分周回路は、トグル動作の周期は規定できてもどのタイ
ミングでハイ、ローに変化するか定まらない。
【０００４】従って、このような分周回路を含むマイコ
ン・システムは同時に複数個のマイコンに対して電源を
立ちあげ、比較法により評価（良品と不良品の区別）を
実施できず、単品毎にマイコンの動作と同期合わせを行
う方式しかない。よって、複数同時に、良品との比較判
定が出来ず評価時間の短縮が図りにくい。よって、高機
能の評価システムが必要になるとともに製品コストが高
くなる問題点があった。
ン・システムは同時に複数個のマイコンに対して電源を
立ちあげ、比較法により評価（良品と不良品の区別）を
実施できず、単品毎にマイコンの動作と同期合わせを行
う方式しかない。よって、複数同時に、良品との比較判
定が出来ず評価時間の短縮が図りにくい。よって、高機
能の評価システムが必要になるとともに製品コストが高
くなる問題点があった。
【０００５】本発明の目的は、簡単な評価システムで、
かつ、同時に複数個のマイコン・システムを評価できる
クロック供給回路を提供することにある。
かつ、同時に複数個のマイコン・システムを評価できる
クロック供給回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明のクロック供給回
路は、上記課題を解決するため、クロック入力端子が任
意の分周信号をマイコン・コアに入力する分周回路のク
ロック入力されると同時に前記分周回路の分周比よりも
長い周期をもち前記分周回路のリセット入力にオバーフ
ローを出力するカウンターのクロック入力に接続され、
システム初期用のリセット端子がマイコン・コアの初期
化制御入力に接続されると共に、マイコン・コアと逆極
性で初期化される前記カウンターのリセット入力に接続
してマイコンの動作開始の同期化が図れる。
路は、上記課題を解決するため、クロック入力端子が任
意の分周信号をマイコン・コアに入力する分周回路のク
ロック入力されると同時に前記分周回路の分周比よりも
長い周期をもち前記分周回路のリセット入力にオバーフ
ローを出力するカウンターのクロック入力に接続され、
システム初期用のリセット端子がマイコン・コアの初期
化制御入力に接続されると共に、マイコン・コアと逆極
性で初期化される前記カウンターのリセット入力に接続
してマイコンの動作開始の同期化が図れる。
【０００７】
【作用】この構成により、システム初期用のリセット端
子４にマイコン・コアの初期化する極性の信号レベルと
逆極性の信号レベルを順次入力すると、分周回路出力が
初期化され、マイコン・コアに一意的にクロックが供給
され、このマイコンを評価する装置の単純化が図れると
ともに良品との比較法により複数個を同時に評価でき製
品のコスト低減が可能となる。
子４にマイコン・コアの初期化する極性の信号レベルと
逆極性の信号レベルを順次入力すると、分周回路出力が
初期化され、マイコン・コアに一意的にクロックが供給
され、このマイコンを評価する装置の単純化が図れると
ともに良品との比較法により複数個を同時に評価でき製
品のコスト低減が可能となる。
【０００８】
【実施例】図１に実施例を示し、構成と動作を説明す
る。
る。
【０００９】クロック供給端子３からマイコン・コアの
動作に必要とされる分周を実行するリセット付の分周回
路７を介して分周された分周出力５をマイコン・コア１
に供給するとともにマイコン・システム全体を初期化す
るリセット端子４を前記マイコン・コアの初期化用入力
端子に接続するとともに前記分周回路７をリセットする
出力を有しクロック供給端子３からクロックをカウント
するカウンター８の初期化用入力端子に接続されてい
る。前記カウンター８の初期化はマイコン・コア１の初
期化入力と逆極性になっている。また、カウンター８の
オバー・フローの周期は分周回路の分周比より大きくし
てある。
動作に必要とされる分周を実行するリセット付の分周回
路７を介して分周された分周出力５をマイコン・コア１
に供給するとともにマイコン・システム全体を初期化す
るリセット端子４を前記マイコン・コアの初期化用入力
端子に接続するとともに前記分周回路７をリセットする
出力を有しクロック供給端子３からクロックをカウント
するカウンター８の初期化用入力端子に接続されてい
る。前記カウンター８の初期化はマイコン・コア１の初
期化入力と逆極性になっている。また、カウンター８の
オバー・フローの周期は分周回路の分周比より大きくし
てある。
【００１０】この構成により、システム初期用のリセッ
ト端子４にマイコン・コア１の初期化と逆極性の信号を
入力すると、マイコン・コア１はりセットが解除され、
カウンター７が初期化され、カウンター８の出力６がノ
ンアクティブになり、クロック入力端子３からの入力ク
ロックを分周回路７で分周されたクロック５がマイコン
・コア１に供給される。
ト端子４にマイコン・コア１の初期化と逆極性の信号を
入力すると、マイコン・コア１はりセットが解除され、
カウンター７が初期化され、カウンター８の出力６がノ
ンアクティブになり、クロック入力端子３からの入力ク
ロックを分周回路７で分周されたクロック５がマイコン
・コア１に供給される。
【００１１】ひとたび、システム初期用のリセット端子
４にマイコン・コア１が初期化され極性の信号を入力す
るとカウンター８のリセットが解除されるとともにマイ
コン・コア１がリセットされる。この時、クロック供給
端子３からは順次クロックが供給されており、分周回路
７の出力である分周出力５がトグル動作をした後、カウ
ンター８の出力６がアクティブになり分周回路７は初期
化されロー・レベルに固定される。
４にマイコン・コア１が初期化され極性の信号を入力す
るとカウンター８のリセットが解除されるとともにマイ
コン・コア１がリセットされる。この時、クロック供給
端子３からは順次クロックが供給されており、分周回路
７の出力である分周出力５がトグル動作をした後、カウ
ンター８の出力６がアクティブになり分周回路７は初期
化されロー・レベルに固定される。
【００１２】次に、システム初期用のリセット端子４に
マイコン・コア１の初期化と逆極性の信号を入力する
と、マイコン・コア１はりセットが解除され、カウンタ
ー７が初期化され、カウンター８の出力６がノンアクテ
ィブになり、分周回路７が分周動作を開始し、分周出力
５がトグル動作し、マイコン・コアがこの分周出力５を
もとに動作を開始する。
マイコン・コア１の初期化と逆極性の信号を入力する
と、マイコン・コア１はりセットが解除され、カウンタ
ー７が初期化され、カウンター８の出力６がノンアクテ
ィブになり、分周回路７が分周動作を開始し、分周出力
５がトグル動作し、マイコン・コアがこの分周出力５を
もとに動作を開始する。
【００１３】以上のように、システム初期用のリセット
端子４をマイコン・コアの初期化する極性の信号レベル
と逆極性の信号レベルを順次入力すると、分周回路出力
が初期化され、マイコン・コアに一意的にクロックが供
給され、システム初期用のリセット端子４に同期してマ
イコン・コアを動作させることが出来る。
端子４をマイコン・コアの初期化する極性の信号レベル
と逆極性の信号レベルを順次入力すると、分周回路出力
が初期化され、マイコン・コアに一意的にクロックが供
給され、システム初期用のリセット端子４に同期してマ
イコン・コアを動作させることが出来る。
【００１４】
【発明の効果】以上の説明から明らかなように、本発明
はシステム初期用のリセット端子４に同期してマイコン
・コア１を動作させることが出来るため、このマイコン
を評価する装置の単純化が図れるとともに、良品との比
較法により複数個を同時に評価でき製品のコスト低減が
可能となる。
はシステム初期用のリセット端子４に同期してマイコン
・コア１を動作させることが出来るため、このマイコン
を評価する装置の単純化が図れるとともに、良品との比
較法により複数個を同時に評価でき製品のコスト低減が
可能となる。
【図１】本発明実施例のクロック供給回路のブロック図
【図２】従来のクロック供給回路のブロック図
１ マイコン・コア ２ 分周回路 ３ クロック供給端子 ４ システム初期用のリセット端子 ５ 分周出力 ６ カウンターの出力 ７ リセット付分周回路 ８ カウンター
Claims (1)
- 【特許請求の範囲】 【請求項１】ワンチップ・マイコンにおいて、クロック
入力端子が任意の分周信号をマイコン・コアに入力する
分周回路のクロック入力されると同時に前記分周回路の
分周比よりも長い周期をもち前記分周回路のリセット入
力にオバーフローを出力するカウンターのクロック入力
に接続され、システム初期用のリセット端子がマイコン
・コアの初期化制御入力に接続されると共に、マイコン
・コアと逆極性で初期化される前記カウンターのリセッ
ト入力に接続して構成されることを特徴とするマイコン
のクロック供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166761A JPH0512461A (ja) | 1991-07-08 | 1991-07-08 | クロツク供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166761A JPH0512461A (ja) | 1991-07-08 | 1991-07-08 | クロツク供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512461A true JPH0512461A (ja) | 1993-01-22 |
Family
ID=15837226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166761A Pending JPH0512461A (ja) | 1991-07-08 | 1991-07-08 | クロツク供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829496A (ja) * | 1994-07-13 | 1996-02-02 | Nec Corp | 半導体集積回路及びそのテスト方法 |
| JP2014153260A (ja) * | 2013-02-12 | 2014-08-25 | Seiko Epson Corp | 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法 |
-
1991
- 1991-07-08 JP JP3166761A patent/JPH0512461A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829496A (ja) * | 1994-07-13 | 1996-02-02 | Nec Corp | 半導体集積回路及びそのテスト方法 |
| JP2014153260A (ja) * | 2013-02-12 | 2014-08-25 | Seiko Epson Corp | 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5381542A (en) | System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources | |
| US5291528A (en) | Circuit for glitch-free switching of asynchronous clock sources | |
| JPH0433056B2 (ja) | ||
| JP4149268B2 (ja) | リセット回路及びリセット方法 | |
| JPH0512461A (ja) | クロツク供給回路 | |
| US4977581A (en) | Multiple frequency clock system | |
| JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
| US5005193A (en) | Clock pulse generating circuits | |
| JPH06244739A (ja) | マルチプレクサ回路 | |
| JP2615984B2 (ja) | 信号処理回路 | |
| JPH04209020A (ja) | マイクロコンピュータ | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JPS59131214A (ja) | 信号遅延回路 | |
| KR100592110B1 (ko) | 마이크로 콘트롤러의 클럭 동기화 회로 | |
| JPH0450657Y2 (ja) | ||
| JPS62152029A (ja) | クロツク制御回路 | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| JPH07209379A (ja) | 外部クロックに同期した半導体試験装置 | |
| JPS5911423A (ja) | システムクロツク制御方式 | |
| JPH02174329A (ja) | 外部同期クロック発生回路 | |
| JPH06324757A (ja) | 電子機器 | |
| JPH0537361A (ja) | 同期式カウンタ | |
| JPH11341108A (ja) | 現用系・予備系切替方法および切替装置 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 |