JPH0537361A - 同期式カウンタ - Google Patents
同期式カウンタInfo
- Publication number
- JPH0537361A JPH0537361A JP21594791A JP21594791A JPH0537361A JP H0537361 A JPH0537361 A JP H0537361A JP 21594791 A JP21594791 A JP 21594791A JP 21594791 A JP21594791 A JP 21594791A JP H0537361 A JPH0537361 A JP H0537361A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- carry
- carry output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 従来の同期式カウンタが動作できる最大クロ
ック周波数よりも速いクロック周波数で動作できるよう
にする。 【構成】 カウンタ部１はクロック信号ａによりカウン
トアップしてカウンタ値ｄを出力し、カウント検出部２
はカウンタ値ｄが（オール１）−１の値になったときに
キャリ出力要求信号ｂを出力し、キャリ出力部３はキャ
リ出力要求信号ｂが入力された次のクロック信号ａに同
期してキャリ信号ｃを出力する。
ック周波数よりも速いクロック周波数で動作できるよう
にする。 【構成】 カウンタ部１はクロック信号ａによりカウン
トアップしてカウンタ値ｄを出力し、カウント検出部２
はカウンタ値ｄが（オール１）−１の値になったときに
キャリ出力要求信号ｂを出力し、キャリ出力部３はキャ
リ出力要求信号ｂが入力された次のクロック信号ａに同
期してキャリ信号ｃを出力する。
Description
【０００１】
【産業上の利用分野】本発明は同期式カウンタに関す
る。
る。
【０００２】
【従来の技術】図３は、従来の同期式カウンタの構成を
示す回路ブロック図である。この同期式カウンタは、ク
ロック信号ｅの立上りごとにカウントアップしてカウン
タ値（Ｑ0 ，Ｑ1 ，…，Ｑn-1 ）ｇを出力するカウンタ
部４と、カウンタ値ｇがオール１になったときにキャリ
信号ｆを出力するキャリ出力部５とから構成されてい
た。
示す回路ブロック図である。この同期式カウンタは、ク
ロック信号ｅの立上りごとにカウントアップしてカウン
タ値（Ｑ0 ，Ｑ1 ，…，Ｑn-1 ）ｇを出力するカウンタ
部４と、カウンタ値ｇがオール１になったときにキャリ
信号ｆを出力するキャリ出力部５とから構成されてい
た。
【０００３】このような従来の同期式カウンタでは、図
４に示すように、クロック信号ｅの立上りからキャリ信
号ｆが出力されるまでに（Ｔ２＋Ｔ３）の遅延時間があ
る。Ｔ２は、カウンタ部４での遅延時間である。Ｔ３
は、キャリ出力部５での遅延時間である。
４に示すように、クロック信号ｅの立上りからキャリ信
号ｆが出力されるまでに（Ｔ２＋Ｔ３）の遅延時間があ
る。Ｔ２は、カウンタ部４での遅延時間である。Ｔ３
は、キャリ出力部５での遅延時間である。
【０００４】図５は、図３に示すような構成をもつ同期
式カウンタ６および７を２個以上つなげて用いたときの
配線図である。このような配線では、クロック信号ｈに
より前段の同期式カウンタ６のカウンタ値ｋが桁上りす
るときに、同期式カウンタ６のＣＯピンからキャリ信号
ｉが出力される。次段の同期式カウンタ７は、前段の同
期式カウンタ６からのキャリ信号ｉがＣＩピンに入力さ
れると、クロック信号ｈに同期してカウンタ値１がカウ
ントアップする。なお、図５中、符号ｊは、同期式カウ
ンタ７から出力されるキャリ信号を示す。
式カウンタ６および７を２個以上つなげて用いたときの
配線図である。このような配線では、クロック信号ｈに
より前段の同期式カウンタ６のカウンタ値ｋが桁上りす
るときに、同期式カウンタ６のＣＯピンからキャリ信号
ｉが出力される。次段の同期式カウンタ７は、前段の同
期式カウンタ６からのキャリ信号ｉがＣＩピンに入力さ
れると、クロック信号ｈに同期してカウンタ値１がカウ
ントアップする。なお、図５中、符号ｊは、同期式カウ
ンタ７から出力されるキャリ信号を示す。
【０００５】
【０００６】上述した従来の同期式カウンタでは、クロ
ック信号ｅの周期時間ｔが遅延時間（Ｔ２＋Ｔ３）以下
の場合には、図５に示すような配線としたときに、次段
の同期式カウンタ７に前段の同期式カウンタ６のキャリ
信号ｉが届く前に次の周期のクロック信号ｈがきてしま
うので、次段の同期式カウンタ７と前段の同期式カウン
タ６との同期がとれなくなるという欠点がある。
ック信号ｅの周期時間ｔが遅延時間（Ｔ２＋Ｔ３）以下
の場合には、図５に示すような配線としたときに、次段
の同期式カウンタ７に前段の同期式カウンタ６のキャリ
信号ｉが届く前に次の周期のクロック信号ｈがきてしま
うので、次段の同期式カウンタ７と前段の同期式カウン
タ６との同期がとれなくなるという欠点がある。
【０００７】本発明の目的は、上述の点に鑑み、クロッ
ク信号の周期時間がカウンタ部での遅延時間とキャリ出
力部での遅延時間との和よりも小さくても、後段の同期
式カウンタと前段の同期式カウンタとの同期をとること
ができるようにした同期式カウンタを提供することにあ
る。
ク信号の周期時間がカウンタ部での遅延時間とキャリ出
力部での遅延時間との和よりも小さくても、後段の同期
式カウンタと前段の同期式カウンタとの同期をとること
ができるようにした同期式カウンタを提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の同期式カウンタ
は、クロック信号によりカウントアップしてカウンタ値
を出力するカウンタ部と、前記カウンタ値が（オール
１）−１の値になったときにキャリ出力要求信号を出力
するカウント検出部と、前記キャリ出力要求信号が入力
された次のクロック信号に同期してキャリ信号を出力す
るキャリ出力部とを有する。
は、クロック信号によりカウントアップしてカウンタ値
を出力するカウンタ部と、前記カウンタ値が（オール
１）−１の値になったときにキャリ出力要求信号を出力
するカウント検出部と、前記キャリ出力要求信号が入力
された次のクロック信号に同期してキャリ信号を出力す
るキャリ出力部とを有する。
【０００９】
【作用】本発明の同期式カウンタでは、カウンタ部がク
ロック信号によりカウントアップしてカウンタ値を出力
し、カウント検出部がカウンタ値が（オール１）−１の
値になったときにキャリ出力要求信号を出力し、キャリ
出力部がキャリ出力要求信号が入力された次のクロック
信号に同期してキャリ信号を出力する。
ロック信号によりカウントアップしてカウンタ値を出力
し、カウント検出部がカウンタ値が（オール１）−１の
値になったときにキャリ出力要求信号を出力し、キャリ
出力部がキャリ出力要求信号が入力された次のクロック
信号に同期してキャリ信号を出力する。
【００１０】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１１】図１は、本発明の一実施例に係る同期式カ
ウンタの構成を示す回路ブロック図である。本実施例の
同期式カウンタは、クロック信号ａによりカウントアッ
プしてカウンタ値（Ｑ0 ，Ｑ1 ，…，Ｑn-1）ｄを出力
するカウンタ部１と、カウンタ値ｄが（オール１）−１
の値になったときにキャリ出力要求信号ｂを出力するカ
ウント検出部２と、キャリ出力要求信号ｂが入力された
次のクロック信号ａに同期してキャリ信号ｃを出力する
キャリ出力部３とから構成されている。
ウンタの構成を示す回路ブロック図である。本実施例の
同期式カウンタは、クロック信号ａによりカウントアッ
プしてカウンタ値（Ｑ0 ，Ｑ1 ，…，Ｑn-1）ｄを出力
するカウンタ部１と、カウンタ値ｄが（オール１）−１
の値になったときにキャリ出力要求信号ｂを出力するカ
ウント検出部２と、キャリ出力要求信号ｂが入力された
次のクロック信号ａに同期してキャリ信号ｃを出力する
キャリ出力部３とから構成されている。
【００１２】図２は、本実施例の同期式カウンタにおけ
る動作を示すタイミング図である。
る動作を示すタイミング図である。
【００１３】次に、このように構成された本実施例の同
期式カウンタの動作について、図２を参照しながら説明
する。
期式カウンタの動作について、図２を参照しながら説明
する。
【００１４】まず、カウンタ部１は、クロック信号ａの
立上りごとにカウンタ値ｄをカウントアップする。
立上りごとにカウンタ値ｄをカウントアップする。
【００１５】カウンタ値ｄが（オール１）−１の値にな
ったときに、カウント検出部２は、キャリ出力要求信号
ｂを出力する。
ったときに、カウント検出部２は、キャリ出力要求信号
ｂを出力する。
【００１６】キャリ出力要求信号ｂにより、キャリ出力
部３は、クロック信号ａに同期してキャリ信号ｃを出力
する。
部３は、クロック信号ａに同期してキャリ信号ｃを出力
する。
【００１７】これにより、本実施例の同期式カウンタで
は、クロック信号ａの立上りからキャリ信号ｃが出力さ
れるまでの遅延時間は、図２に示すようにキャリ出力部
３の遅延時間Ｔ１だけになる。なお、キャリ出力部３の
遅延時間Ｔ１は、従来の同期式カウンタにおけるキャリ
出力部５の遅延時間Ｔ３にほぼ等しい。
は、クロック信号ａの立上りからキャリ信号ｃが出力さ
れるまでの遅延時間は、図２に示すようにキャリ出力部
３の遅延時間Ｔ１だけになる。なお、キャリ出力部３の
遅延時間Ｔ１は、従来の同期式カウンタにおけるキャリ
出力部５の遅延時間Ｔ３にほぼ等しい。
【００１８】したがって、本実施例の同期式カウンタを
図５に示すような配線とした場合に、クロック信号ａの
周期時間ｔをカウンタ部１の遅延時間とキャリ出力部３
の遅延時間Ｔ１との和以下とした場合でも、キャリ出力
部３の遅延時間Ｔ１以上であれば、次段の同期式カウン
タ７に前段の同期式カウンタ６のキャリ信号ｉが届く前
に次の周期のクロック信号ｈがくることがなく、次段の
同期式カウンタ７と前段の同期式カウンタ６との同期が
とれることになる。換言すれば、本実施例の同期式カウ
ンタは、従来の同期式カウンタで動作する最大クロック
周波数よりも速いクロック周波数で動作することが可能
になる。
図５に示すような配線とした場合に、クロック信号ａの
周期時間ｔをカウンタ部１の遅延時間とキャリ出力部３
の遅延時間Ｔ１との和以下とした場合でも、キャリ出力
部３の遅延時間Ｔ１以上であれば、次段の同期式カウン
タ７に前段の同期式カウンタ６のキャリ信号ｉが届く前
に次の周期のクロック信号ｈがくることがなく、次段の
同期式カウンタ７と前段の同期式カウンタ６との同期が
とれることになる。換言すれば、本実施例の同期式カウ
ンタは、従来の同期式カウンタで動作する最大クロック
周波数よりも速いクロック周波数で動作することが可能
になる。
【００１９】
【発明の効果】以上説明したように本発明は、クロック
信号によりカウントアップするカウンタ部のカウンタ値
が（オール１）−１の値になったときにカウント検出部
からキャリ出力要求信号を出力して、キャリ出力要求信
号が入力された次のクロック信号に同期してキャリ出力
部からキャリ信号を出力するようにしたことにより、従
来の同期式カウンタで動作する最大クロック周波数より
も速いクロック周波数で動作することが可能になるとい
う効果がある。
信号によりカウントアップするカウンタ部のカウンタ値
が（オール１）−１の値になったときにカウント検出部
からキャリ出力要求信号を出力して、キャリ出力要求信
号が入力された次のクロック信号に同期してキャリ出力
部からキャリ信号を出力するようにしたことにより、従
来の同期式カウンタで動作する最大クロック周波数より
も速いクロック周波数で動作することが可能になるとい
う効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例に係る同期式カウンタの構成
を示す回路ブロック図である。
を示す回路ブロック図である。
【図２】図１の同期式カウンタの動作を示すタイミング
図である。
図である。
【図３】従来の同期式カウンタの構成を示す回路ブロッ
ク図である。
ク図である。
【図４】図３の同期式カウンタの動作を示すタイミング
図である。
図である。
【図５】同期式カウンタを２個以上つなげて用いたとき
の配線図である。
の配線図である。
１ カウンタ部 ２ カウント検出部 ３ キャリ出力部 ａ クロック信号 ｂ キャリ出力要求信号 ｃ キャリ信号 ｄ カウンタ値
Claims (1)
- 【請求項１】 クロック信号によりカウントアップして
カウンタ値を出力するカウンタ部と、 前記カウンタ値が（オール１）−１の値になったときに
キャリ出力要求信号を出力するカウント検出部と、 前記キャリ出力要求信号が入力された次のクロック信号
に同期してキャリ信号を出力するキャリ出力部とを有す
ることを特徴とする同期式カウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21594791A JPH0537361A (ja) | 1991-08-01 | 1991-08-01 | 同期式カウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21594791A JPH0537361A (ja) | 1991-08-01 | 1991-08-01 | 同期式カウンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537361A true JPH0537361A (ja) | 1993-02-12 |
Family
ID=16680893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21594791A Pending JPH0537361A (ja) | 1991-08-01 | 1991-08-01 | 同期式カウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537361A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526393A (en) * | 1994-03-16 | 1996-06-11 | Nippondenso Co., Ltd. | Synchronous counter |
-
1991
- 1991-08-01 JP JP21594791A patent/JPH0537361A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526393A (en) * | 1994-03-16 | 1996-06-11 | Nippondenso Co., Ltd. | Synchronous counter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0433056B2 (ja) | ||
| JPS63226115A (ja) | ゼロクロスカウンタ | |
| JPH0537361A (ja) | 同期式カウンタ | |
| JP2792759B2 (ja) | 同期クロック発生回路 | |
| JP3487701B2 (ja) | フレームカウンタ | |
| JPH057136A (ja) | 信号発生装置 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JPS62110320A (ja) | デジタルｐｌｌ回路 | |
| JPS62152029A (ja) | クロツク制御回路 | |
| JPH04115623A (ja) | クロック分周回路 | |
| JPH088892A (ja) | 位相制御回路 | |
| JPS63316569A (ja) | 同期装置 | |
| JPH07326963A (ja) | デジタルｐｌｌ回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| JPH05235750A (ja) | クロック信号位相同期装置 | |
| JPH0336812A (ja) | 同期回路 | |
| JPH01154625A (ja) | Ｐｌｌ同期検出回路 | |
| JPS59191927A (ja) | 同期回路 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPS62120116A (ja) | 信号検出器 | |
| JPS59215115A (ja) | 位相差検出回路 | |
| JPH04307611A (ja) | パルス幅１／２パルス発生回路 | |
| JPH0271638A (ja) | タイミング信号発生装置 | |
| JPH0444416A (ja) | 変化点検出回路 |