KR100206906B1 - 타이머/카운터 회로 - Google Patents

Abstract

본 발명은 그 회로에 대한 테스트 시간을 크게 줄여 테스트의 효율성과 양산성이 향상된 타이머/카운터 회로에 관한 것으로, 소정의 클록 선택신호에 따라 다수의 클록 중에서 하나를 선택하여 출력하는 멀티플렉서(Multiplexer)와, 상기 멀티플렉서에서 출력되는 클록에 동기되어 카운트하는 카운터부와, 테스트모드 선택신호의 인가여부에 따라 상기 멀티플렉서에서 출력되는 클록 또는 포트데이타를 선택하여 출력하는 멀티플렉서출력 선택부 및 그의 출력을 테스트장치로 전달하는 포트부로 구성되는 것을 특징으로 한다. 이와 같이 구성된 본 발명 타이머/카운터회로는 소정의 선택신호에 따라 멀티플렉서에서 출력되는 클록을 선택하여 출력하는 멀티플렉서출력 선택부가 그 출력을 포트부를 통해 테스트장치로 전달함으로써, 멀티플렉서의 선택동작에 대한 테스트를 빠른 시간안에 수행할 수 있는 효과가 있다.

Description

타이머/카운터 회로

제1도는 종래 기술에 따른 타이머/카운터 회로의 구성도.

제2도는 제1도에 도시된 타이머/카운터 회로 각 부분의 타이밍도.

제3도는 본 발명에 따른 타이머/카운터 회로의 구성도.

제4도는 제3도에 도시된 타이머/카운터 회로 각 부분의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 멀티플렉서 20 : 카운터부

21 : 노아 게이트 22 -24 : 인버터

25 : 카운터 30 : 멀티플렉서출력 선택부

본 발명은 타이머(TIMER)/카운터(COUNTER) 회로에 관한 것으로, 특히 다수의 클록 중에서 하나를 선택하는 멀티플렉서와 그 멀티플렉서에서 선택된 클록신호에 동기되어 카운트하는 카운터부로 구성되는 통상적인 타이머/카운터 회로에, 테스트 모드가 설정되면 상기 멀티플렉서에서 출력되는 클록을 선택하여, 그 출력단자가 테스트 장치와 연결된 포트부로 출력하는 멀티플렉서출력 선택부를 추가하여 구성함으로써 그 회로에 대한 테스트 시간을 크게 줄여 테스트의 효율성과 양산성이 향상된 타이머/카운터 회로에 관한 것이다.

제1도는 종래 기술에 따른 타이머/카운터 회로의 일실시예를 나타낸 구성도로서, 이에 도시된 바와 같이 소정의 클록(Clock) 선택신호(S2,S1,S0)에 따라 다수의 클록(P0,P1,P2,P3,P4,P5,P6,P7) 중에서 하나를 선택하여 출력하는 멀티플렉서(Multiplexer)(10)와; 상기 멀티플렉서(10)가 선택한 클록(M_out)을 입력받아, 그 클록(M_out)에 동기되어 카운트하는 카운터부(20)로 구성되었다.

이때, 상기 카운터부(20)는 제1입력단자로 입력되는 리세트신호(Reset)가 저전위 상태로 인에이블(Enable)되면 제2입력단자로 입력되는 상기 멀티플렉서(10)의 출력(M_out)을 반전시켜 출력하고, 그 리세트신호(Reset)가 고전위 상태로 디스에이블(Disable)되면 상기 멀티플렉서(10)의 출력과는 관계없이 로우(Low)를 출력하는 노아게이트(NOR)(21)와; 상기 노아게이트(21)의 출력을 연속적으로 반전시켜 출력하는 제1, 2인버터(22,23)와; 상기 노아게이트(21)의 출력을 반전시켜 출력하는 제3인버터(24)와; 리세트 입력단자(r)로 입력되는 리세트신호(Reset)가 저전위 상태로 인에이블되면, 반전클록 입력단자(ckb)와 클록 입력단자(ck)를 통해 상기 제2인버터(23)에서 출력하는 클록과 제3인버터(24)에서 출력하는 반전클록을 인가받아, 그 클록에 동기되어 프리 러닝 카운트(Free Running Count)하고, 상기 리세트신호(Reset)가 고전위상태로 디스에이블되면 카운트값이 초기화되는 카운터(25)로 구성되었다. 이와 같은 카운터부(20)는 리세트신호(Reset)가 디스에이블되지 않는 이상, 계속해서 상기 클록에 동기되어 프리 러닝 카운트하여 오우버플로우(Overflow)를 발생시킨다.

제2도는 상기 제1도에 도시된 종래 타이머/카운터 회로의 각 부분의 타이밍도로서, 이를 참조하여 카운터/타이머 회로의 클록 선택동작과 그 선택된 클록의 카운트동작을 설명하면 다음과 같다.

주기가 서로 다른 다수의 클록(P0,P1,P2,P3,P4,P5,P6,P7)을 입력받는 멀티플렉서(10)는 소정의 클록 선택신호(S2,S1,S0)에 따라 상기 다수의 클록(P0,P1,P2,P3,P4,P5,P6,P7) 중에서 하나를 선택하여 출력한다. 제2a도에 도시된 신호는 상기 멀티플렉서(10)가 선택하여 출력하는 임의의 클록을 나타낸다.

이후 상기 멀티플렉서(10)에서 출력되는 클록(M_out)은 카운터부(20)의 노아게이트(21)로 입력되는데, 그 노아게이트(21)는 리세트신호(Reset)가 저전위 상태로 인에이블됨에 따라 상기 클록(M_out)을 반전시켜 출력한다. 이어서 상기 노아게이트(21)를 통해 반전된 클록은 제1인버터(22)와 제3인버터(24)로 각각 입력되는데, 상기 제1인버터(22)로 입력된 클록은 그 제1인버터(22)와 제2인버터(23)에서 연속적으로 반전된 후 카운터(25)의 반전클록 입력단자(ckb)로 입력되고, 제3인버터(24)로 입력된 클록은 그 제3인버터(24)에서 반전된 후 카운터(25)의 클록 입력단자(ck)로 입력된다.

이어서 상기 노아게이트(21)의 제1입력단자와 공통 접속된 리세트 입력단자(r)를 통해 리세트신호(Reset)를 입력받는 카운터(25)는 상기 클록과 반전클록을 이용하여 그 클록에 동기되어 카운트한다. 제2b도의 도시된 신호는 카운터(25)가 클록에 동기되어 카운트한 값을 나타내는 신호로서, 클록과 동기되어 있음을 나타낸다. 이때, 카운터(25)는 상기 리세트신호(Reset)가 고전위 상태로 디스에이블되지 않는 한, 계속해서 상기 클록을 카운트하게 된다.

상기와 같이 계속해서 클록을 카운트하는 카운터(25)는 그 카운트량이 최대 카운트량(FF)을 초과하게 되면, 오우버플로우(T_out)를 발생시켜 출력한다. 제2c도의 도시된 신호는 카운터(25)의 출력단자를 통해 출력되는 오우버플로우(T_out)로서, 점원(A) 안에 도시된 바와 같이 고전위로 출력된다.

이상에서 설명한 바와 같이, 종래 기술에 따른 카운터/타이머 회로는 멀티플렉서가 다수의 클록 중에서 하나를 선택하면, 카운터부가 그 클록에 동기되어 카운트하여 그 카운트값이 최대 카운트량이 되면 출력단자를 통해 오우버플로우를 출력하였다.

따라서 상기와 같은 종래 타이머/카운터 회로의 테스트도 다수의 클록을 입력받는 멀티플렉서에 소정의 클록 선택신호를 인가하여 그 멀티플렉서가 다수의 클록 중에서 하나를 선택하여 출력하도록 한 후, 카운터부가 그 클록에 동기되어 카운트하여 오우버플로우를 발생시키면, 그 오우버플로우를 검출하여 멀티플렉서의 클록선택동작과 카운터의 상기 클록에 대한 카운트동작이 정확한가를 계산하는 과정을 통해 수행되었다.

그러나 상기와 같은 종래 타이머/카운터 회로에 대한 테스트는 입력되는 모든 클록에 대한 멀티플렉서의 선택동작과 그 클록에 대한 카운터의 카운트동작을 시험하기 위해서는 모든 클록을 차례로 멀티플렉서가 선택하도록 한 후, 그 모든 클록을 카운터에 인가하여 그 카운터가 오우버플로우를 발생시킬 때까지 기다려야만 했기 때문에, 모든 클록에 대한 멀티플렉서의 클록선택동작과 카운터의 카운트동작을 시험하는데 소요되는 시간이 길었다. 특히, 클록 선택신호에 따라 다수의 클록 중에서 하나를 선택하는 멀티플렉서가 상기 클록 선택신호에 대응하는 클록을 정확히 선택하였는가에 대한 결과를 알기 위해서도, 그 선택된 클록을 카운터에 인가하여 그 카운터가 오우버플로우를 발생시킬 때까지 기다려야만 했기 때문에 불필요한 시간이 많이 소요되었다. 이에 따라 종래 타이머/카운터 회로는 그 회로에 대한 테스트의 효율성이 떨어져 제품의 양산성이 낮아지게 하는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 문제점을 해결하기 위하여 창안한 것으로, 다수의 클록 중에서 하나를 선택하는 멀티플렉서와 그 멀티플렉서에서 선택된 클록신호를 카운트는 카운터부로 구성되는 통상적인 타이머/카운터 회로에, 테스트 모드가 설정되면 상기 멀티플렉서에서 출력되는 클록을 선택하여 그 출력단자가 테스트 장치와 연결된 포트부로 출력하는 멀티플렉서출력 선택부를 추가하여 구성함으로써 그 회로에 대한 테스트 시간을 크게 줄여 테스트의 효율성과 양산성이 향상된 타이머/카운터 회로를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명 타이머/카운터 회로는 소정의 클록 선택신호에 따라 다수의 클록 중에서 하나를 선택하여 출력하는 멀티플렉서(Mulitiplexer)와, 상기 멀티플렉서에서 출력되는 클록에 동기되어 카운트하는 카운터부와, 테스트모드 선택신호의 인가여부에 따라 상기 멀티플렉서에서 출력되는 클록 또는 포트데이타를 선택하여 출력하는 멀티플렉서출력 선택부 및 그의 출력을 테스트장치로 전달하는 포트부로 구성되는 것을 특징으로 한다.

이와 같이 구성된 본 발명 타이머/카운터 회로는 소정의 선택신호에 따라 멀티플렉서에서 출력되는 클록을 선택하여 출력하는 멀티플렉서출력 선택부가 그 출력을 포트부를 통해 테스트 장치로 전달함으로써, 멀티플렉서의 선택동작에 대한 테스트는 빠른 시간 안에 수행된다.

이하, 본 발명의 바람직한 실시예를 상세히 설명한다.

제3도는 본 발명에 따른 타이머/카운터 회로의 구성도로서, 이에 도시된 바와 같이 소정의 클록 선택신호(S2,S1,S0)에 따라 주기가 서로 다른 다수의 클록신호(P0,P1,P2,P3,P4,P5,P6,P7) 중에서 하나를 선택하여 출력하는 멀티플렉서(10)와; 상기 멀티플렉서(10)가 선택하여 출력하는 클록(M_out)에 동기되어 카운트하는 카운터부(20)와; 테스트 모드가 설정되지 않으면 소정의 포트 데이타(PORT DATA)를 선택하여 출력하고, 테스트 모드가 설정되면 상기 멀티플렉서(10)에서 출력되는 클록(M_out)을 선택하여 포트부(41)로 출력하는 멀티플렉서출력 선택부(30)로 구성된다.

이때, 상기 카운터부(20)는 제1입력단자로 입력되는 리세트신호(Reset)가 저전위 상태로 인에이블되면 제2입력단자로 입력되는 상기 멀티플렉서(10)의 출력(M_out)을 반전시켜 출력하고, 그 리세트신호(Reset)가 고전위상태로 디스에이블되면 상기 멀티플렉서(10)의 출력과는 관계없이 로우를 출력하는 노아게이트(NOR)(21)와; 상기 노아게이트(21)의 출력을 연속적으로 반전시켜 출력하는 제1, 2인버터(22,23)와; 상기 노아게이트(21)의 출력을 반전시켜 출력하는 제3인버터(24)와; 리세트 입력단자(r)로 입력되는 리세트신호(Reset)가 저전위 상태로 인에이블되면, 반전클록 입력단자(ckb)와 클록 입력단자(ck)를 통해 상기 제2인버터(23)에서 출력하는 반전클록과 제3인버터(24)에서 출력하는 클록을 인가받아, 그 클록에 동기되어 프리 러닝 카운트(Free Running Count)하고, 상기 리세트신호(Reset)가 고전위상태로 디스에이블되면 그동안 카운트한 값을 초기화시키는 카운터(25)로 구성되었다. 이와 같은 카운터부(20)는 리세트신호(Reset)가 디스에이블되지 않는 이상, 계속해서 상기 클록에 동기되어 프리 러닝 카운트하여 오우버플로우(Overflow)(T_out)를 발생시킨다.

그리고, 상기 멀티플렉서출력 선택부(30)는 테스트 모드가 설정되지 않으면 소정의 포트 데이타를 선택하여 출력하고, 테스트 모드가 설정되면 특정 레지스터값에 의해 인에이블(Enable)되는 테스트신호(C)를 인가받아 멀티플렉서(10)에서 출력되는 클록(M_out)을 선택하여 그 출력단자(PIN)가 테스트 장치(미도시)와 연결된 포트부(41)로 출력(P_out)한다. 이와 같이 동작하는 멀티플렉서출력 선택부(30)는 통상적인 멀티플렉서로 구성될 수 있는데, 그 이유는 멀티플렉서출력 선택부(30)와 포트부(41)가 테스트 모드에서 사용될 뿐만 아니라 반도체 집적회로의 일반적인 데이타가 입/출력되는 경우에도 사용될 수 있도록 하기 위한 것이다.

이와 같이 구성된 본 발명에 따른 타이머/카운터 회로의 통상적인 동작은 제1도와 제2도를 참조하여 설명한 종래 타이머/카운터의 동작과 동일하다. 즉, 소정의 선택신호(S2,S1,S0)에 따라 주기가 서로 다른 다수의 클록신호(P0,P1,P2,P3,P4,P5,P6,P7) 중에서 하나를 선택하여 출력하는 멀티플렉서(10)의 클록 선택동작과, 상기 멀티플렉서(10)가 선택한 클록(M_out)에 동기되어 카운트하여 오우버플로우(T_out)를 발생시키는 카운터부(20)의 카운트동작은 종래 타이머/카운터 회로의 동작과 일치한다. 따라서 본 발명에 따른 타이머/카운터 회로의 통상적인 동작에 대한 상세한 설명은 생략한다.

이하, 본 발명에 따른 타이머/카운터 회로의 테스트 동작에 대해서 첨부된 도면 제4도를 참조하여 설명한다.

제4도는 상기 제3도에 도시된 타이머/카운터 회로의 타이밍도로서, 멀티플렉서(10)의 출력(M_out)과 멀티플렉서출력 선택부(30)에 입력되는 테스트신호(C) 및 그 멀티플렉서출력 선택부(30)의 출력(P_out)이 갖는 타이밍 관계를 나타낸다.

이에 도시된 바와 같이, 멀티플렉서(10)가 제4도의 a에 도시된 클록을 출력하게 되면 그 클록(M_out)이 카운터부(25)로 입력되어 카운트되는데, 이와 같은 동작은 위에서 설명한 타이머/카운터의 일반적인 동작과 일치한다.

이때 상기 타이머/카운터 회로를 테스트 모드로 설정하면 제4도의 b에 도시된 바와 같이 특정 레지스터값에 의해 인에이블 되는 고전위의 테스트신호(C)가 멀티플렉서출력 선택부(30)로 입력되고, 그에 따라 제4도의 c에 도시된 바와 같이 멀티플렉서출력 선택부(30)가 상기 멀티플렉서(10)의 출력(M_out)을 선택하여 포트부(41)로 출력한다. 이와 같이 멀티플렉서(10)에서 선택되어 출력되는 클록(M_out)은 포트부(41)의 출력단자(PIN)를 통해 테스트 장치로 전달되는데, 그 테스트 장치가 상기 선택된 클록(Mout)을 분석하여 주기 등을 검출함으로써 상기 멀티플렉서(10)의 선택동작을 테스트한다.

그리고 본 발명에 따른 타이머/카운터의 카운터부(20)에 대한 테스트는 상기와 같은 멀티플렉서(10)에 대한 테스트를 수행한 후, 그 멀티플렉서(10)가 선택하는 클록(Mout)를 카운터부(20)에 인가하여, 그 카운터부(20)가 오우버플로우(Tout)를 발생시키는 시점까지 동작시키면 된다. 이와 같은 카운터부(20)에 대한 테스트는 가장 짧은 주기를 갖는 클록을 선택하여 한 번만 수행해도 충분하다.

이상에서 설명한 바와 같이, 소정의 선택신호에 따라 다수의 클록 신호 중에서 하나를 선택하는 멀티플렉서에서 출력되는 신호를 카운터부를 통과시키지 않고 바로 출력시켜 봄으로서 멀티플렉서의 선택동작을 테스트할 수 있고, 카운터의 테스트는 상기 멀티플렉서를 통해 가장 짧은 주기의 클록을 선택하여 그 카운터에 입력시켜 오우버플로우가 발생될 때까지 동작시켜 봄으로써 카운터의 카운트동작을 테스트할 수 있도록 구성된 본 발명에 따른 카운터/타이밍 회로는 짧은 시간에 멀티플렉서와 카운터의 동작을 테스트할 수 있게 됨으로써, 테스트의 효율성과 제품의 양산성을 향상시키는 효과를 발생한다.

Claims (1)

1. 소정의 클록 선택신호에 따라 다수의 클록 중에서 하나를 선택하여 출력하는 멀티플렉서(Multiplexer)와, 상기 멀티플렉서에서 출력되는 클록에 동기되어 카운트하는 카운터부로 구성된 타이머/카운터 회로에 있어서, 테스트모드 선택신호의 인가여부에 따라 상기 멀티플렉서에서 출력되는 클록 또는 포트 데이타를 선택하여 출력하는 멀티플렉서출력 선택부와, 상기 멀티플렉서 출력선택부의 출력을 테스트장치로 전달하는 포트부를 포함하여 구성된 것을 특징으로 하는 타이머/카운터 회로.