JPH04312050A - データ転送速度測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ制御装置に係わり
、特に各装置間の伝送路の正常性を監視するタイマの設
定基準となるデータ転送速度を測定するデータ転送速度
測定回路に関する。

【０００２】

【従来の技術】一般に、各種装置間でデータ転送を行う
場合には、信頼性の確保と運用の円滑化を図るため、こ
れらの間の伝送路の正常性の監視を行うようになってい
る。このような監視は、通常、タイマを用いて所定時間
内にデータ転送が正常に終了したか否かを調べることで
行われるようになっているが、この監視用タイマへの設
定値はデータ転送速度自体が基準とされることが多い。

【０００３】使用すべきデータ転送速度は装置間で予め
定められるが、従来はこれをディップスイッチ等で反固
定的に設定するようになっていた。

【０００４】

【発明が解決しようとする課題】このように、従来の伝
送路監視方式では、スイッチ等により設定された値に基
づいて伝送路監視用タイマの値を設定するようになって
いたので、例えばスイッチの設定値、すなわちデータ転
送速度の公称値と実際の値とが一致していなかった場合
には、正確なタイマ設定が行われず、伝送路状態を正常
に監視することができなくなるという欠点があった。

【０００５】そこで、本発明の目的は、伝送路監視タイ
マの基準となる実際のデータ転送速度を測定することが
できるデータ転送速度測定回路を提供することにある。

【０００６】

【課題を解決するための手段】請求項１記載の発明では
、（ｉ）　各装置間でのデータ転送の基準となるデータ
転送クロックを供給するデータ転送クロック供給手段と
、（ｉｉ）このデータ転送クロックの公称周波数の偶整
数倍の周波数を有するサンプリングクロックを供給する
サンプリングクロック供給手段と、（ｉｉｉ）　データ
転送クロックとサンプリングクロックの周波数の比を抽
出する周波数比抽出手段と、（ｉｖ）この周波数比抽出
手段により求められた周波数比の値とサンプリングクロ
ックの周波数値を基に、データ転送クロックの現実の周
波数を算出する算出手段とをデータ転送速度測定回路に
具備させる。

【０００７】そして、請求項１記載の発明では、データ
転送クロック周波数の公称値の偶整数倍のサンプリング
クロックを予め用意し、このサンプリングクロックの周
波数とデータ転送クロックの周波数との比を求めてデー
タ転送クロックの現実の周波数を算出することとする。

【０００８】請求項２記載の発明では、（ｉ）　データ
転送の基準となるデータ転送クロックの公称周波数の偶
整数倍の周波数を有するサンプリングクロックの、デー
タ転送クロックの論理“１”の期間におけるパルス数を
計数する計数手段と、（ｉｉ）データ転送クロックの論
理“０”の状態をサンプリングクロックの入力ごとに時
間経過に対応して表示する状態表示手段と、（ｉｉｉ）
この状態表示手段による最初の状態表示のタイミングで
計数手段により計数された計数値を保持する保持手段と
、（ｉｖ）状態表示手段による第２の状態表示のタイミ
ングで計数手段を初期化する初期化手段と、（ｖ）　サ
ンプリングクロックの周波数を保持手段に保持された計
数値の倍数で除する演算を行う演算手段とをデータ転送
速度測定回路に具備させる。

【０００９】すなわち、請求項２記載の発明では、デー
タ転送クロックの論理“１”の期間におけるサンプリン
グクロックパルス数を計数し、その倍数をもってサンプ
リングクロック周波数を除することによりデータ転送速
度を求めることとする。

【００１０】

【実施例】以下実施例につき本発明を詳細に説明する。

【００１１】図１は本発明の一実施例におけるデータ転
送速度測定回路を表わしたものである。この回路は、各
種のデータ処理を行うデータ制御装置１１内に設けられ
ており、他のデータ制御装置との間でのデータ転送の基
準となるデータ転送クロック１２の一部が分岐されて入
力されるようになっている。ここでは、データ転送クロ
ック１２の周波数は図示しないディップスイッチにより
ｆ０　に設定され、また、このとき実際に使用されるデ
ータ転送クロック１２の周波数も設定どおりｆ０　であ
るとする。

【００１２】このデータ転送速度測定回路に入力された
データ転送クロック１２はさらに２分岐され、一方はカ
ウンタ１３のイネーブル端子ＥＮに、他方はインバータ
１４を介してシフトレジスタ１５のシリアル入力端子Ｓ
Ｉに入力されるようになっている。これらのカウンタ１
３及びシフトレジスタ１５のクロック入力端子ＣＫには
、データ転送クロック１２の４倍の周波数、すなわち周
波数４ｆ０　のサンプリングクロック１６がパラレルに
供給されるようになっている。

【００１３】カウンタ１３はイネーブル端子へのデータ
転送クロック１２のイネーブル状態期間中に入力される
データ転送クロック１２の数をカウントし、２ビットの
カウントデータ１７を出力するようになっている。ここ
で、データ１７−１、１７−２は、それぞれ、カウント
値の下位ビットと上位ビットを示すものとする。

【００１４】シフトレジスタ１５は、シリアル入力端子
ＳＩに入力されたデータ転送クロック１２の反転データ
をサンプリングクロック１６に同期して一定時間遅延し
、第１、第２の出力データ１８、１９を出力するように
なっている。これらのデータは、それぞれカウンタ１３
のリセット端子ＲＳＴ、及びレジスタ２１のクロック入
力端子ＣＫに入力されるようになっている。このレジス
タ２１のデータ入力端子Ｄ０　、Ｄ１　には、それぞれ
カウントデータ１７の各ビットデータ１７−１、１７−
２が入力される。

【００１５】レジスタ２１からは第１、第２のラッチデ
ータ２３、２４が出力され、演算器２５に入力される。 この演算器２５では、ラッチデータ２３、２４を基にデ
ータ転送速度の演算が行われ、データ読出要求信号２６
により演算結果としてのデータ転送速度データが出力さ
れるようになっている。

【００１６】ここで、カウンタ１３及びシフトレジスタ
１５はいずれも入力データに対して正論理で動作するも
のとする。

【００１７】図２と共に、以上のような構成のデータ転
送速度測定回路の動作を説明する。データ転送クロック
１２（図２ａ）がカウンタ１３のイネーブル端子ＥＮに
入力され、この値が論理“１”となると、カウンタ１３
はサンプリングクロック１６（同図ｂ）のパルスカウン
トを開始する。まず、サンプリングクロック１６の立ち
上がりのタイミングｔ１　でカウントデータ１７の下位
ビットのデータ１７−１（同図ｃ）が“１”、上位ビッ
トのデータ１７−２（同図ｄ）が“０”となる。これに
より、カウントデータ１７の値は“０１”となる。

【００１８】サンプリングクロック１６の次のタイミン
グｔ２　では、下位ビットのデータ１７−１が“０”、
上位ビットのデータ１７−２が“１”となる。これによ
り、カウントデータ１７の値は“１０”となる。

【００１９】サンプリングクロック１６の次のタイミン
グｔ３　では、データ転送クロック１２の値が既に“０
”に変化しており、イネーブル端子ＥＮはディスエーブ
ル状態となっているため、新たなカウントアップは行わ
れず、カウントデータ１７の値は“１０”のままとなる
。

【００２０】ところで、データ転送クロック１２が“１
”の期間中、シフトレジスタ１５はリセットされ初期状
態となっているため、第１、第２の出力データ１８、１
９は共に“０”となっている。ここで、データ転送クロ
ック１２が“０”に変化すると、リセットが解除される
と共に、インバータ１４からシリアル入力端子ＳＩに入
力されるデータ転送クロック１２は“１”となる。これ
によりシフトレジスタ１５の動作が開始する。 すなわち、サンプリングクロック１６の第１の立ち上が
りのタイミングｔ３　で、シフトレジスタ１５からの第
１の出力データ１８（同図ｅ）が立ち上がり、レジスタ
２１のクロック入力端子ＣＫに供給される。このタイミ
ングで、レジスタ２１はカウントデータ１７をラッチす
る。これによりレジスタ２１には、図２（ｇ）、（ｈ）
に示すように、カウント値として“１０”がラッチされ
ることとなる。

【００２１】次に、サンプリングクロック１６の第２の
立ち上がりのタイミングｔ４　では、シフトレジスタ１
５からの第２の出力データ１９（同図ｆ）が立ち上がり
、カウンタ１３のリセット端子ＲＳＴに供給される。こ
れにより、カウンタ１３が初期化され、カウントデータ
１７の上位及び下位ビットのデータ１７−１、１７−２
は共に“０”となる。

【００２２】次に、タイミングｔ５　でデータ転送クロ
ック１２が“１”に変化するとシフトレジスタ１５は再
びリセットされて初期状態となり、第１、第２の出力デ
ータ１８、１９は共に“０”に変化する。以下同様の動
作が繰り返し行われる。

【００２３】さて、その後、任意のタイミングで図示し
ない中央処理装置（ＣＰＵ）からデータ読出要求信号２
６が入力されると、演算器２５はレジスタ２１にラッチ
されたカウント値Ｃを読み出し、次の（１）式に示すよ
うにサンプリングクロック１６の周波数４ｆ０　をカウ
ント値Ｃの倍数で除する演算を行う。

【００２４】ｆ＝４ｆ０　／２Ｃ……（１）

【００２５
】本実施例ではカウント値Ｃは“１０”、すなわち１０
進数表示で“２”となっているので、（１）式よりｆは
ｆ０　となる。この演算結果は、データ転送速度の測定
値２７として出力されることとなる。これにより、デー
タ転送速度は本来の設定値どおりｆ０　となっているこ
とが判る。

【００２６】そして、図示しないＣＰＵは、この測定値
を基に伝送路監視用タイマの値を設定することができる
。

【００２７】図３は、ディップスイッチに設定したデー
タ転送クロック１２の周波数がｆ０　であるにもかかわ
らず、実際の周波数がその２／３であった場合における
本回路の動作を表わしたものである。この場合、データ
転送クロック１２が“１”の期間中に、サンプリングク
ロック１６は“１１”までカウントアップされ、レジス
タ２１にラッチされる。すなわち、カウント値Ｃは１０
進数表示で“３”となる。従って、（１）式よりｆは（
２／３）ｆ０　となり、本来の設定値ｆ０　に一致して
いないことが判る。この場合、図示しないＣＰＵはこの
測定値（２／３）ｆ０　に基づき伝送路監視用タイマの
値を設定する。

【００２８】このように、データ転送速度が本来の設定
値からずれた場合であっても、実際のデータ転送速度を
測定して、タイマ設定の基準とするため、正常な伝送路
監視が可能となる。

【００２９】なお、本実施例ではサンプリングクロック
１６の周波数をデータ転送クロック１２の公称値の４倍
として説明したが、これに限るものではなく、例えば６
倍、８倍等のサンプリングクロックを使用してもよい。

【００３０】図４は、データ転送クロック周波数の公称
値の８倍の周波数のサンプリングクロックを使用して回
路を構成した場合の動作を表わしたものである。ここで
は、実際のデータ転送クロックの周波数が公称値どおり
のｆ０　であったものとして表わしている。但し、この
場合カウンタ１３からは３ビットのカウントデータが出
力されるものとする。

【００３１】この図に示すように、データ転送クロック
１２が“１”の期間中に、サンプリングクロック１６は
“１００”までカウントアップされ、レジスタ２１にラ
ッチれる。すなわち、カウント値Ｃは１０進数表示で“
４”となる。この場合の測定値の演算式は次の（２）式
となる。

【００３２】ｆ＝８ｆ０　／２Ｃ……（２）

【００３３
】従って、この式よりｆはｆ０　となり、本来の設定値
ｆ０　に一致していることが判る。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
データ転送クロック周波数の公称値の偶整数倍のサンプ
リングクロックを予め用意し、このサンプリングクロッ
クの周波数とデータ転送クロックの周波数との比を求め
てデータ転送クロック周波数を算出することとしたので
、現実のデータ転送速度を求めることができる。従って
、実際のデータ転送速度が公称値からずれている場合で
あっても、伝送路の正常性監視タイマの値を常に現実の
データ転送速度に基いて設定することができるため、伝
送路の正常な監視を行うことができるという効果がある
。

【００３５】また、データ転送速度を調べてスイッチ等
の設定を行う従来の作業を省略することができるという
効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例におけるデータ転送速度測定
回路を示すブロック図である。

【図２】このデータ転送速度測定回路の動作の一例を示
すタイミング図である。

【図３】このデータ転送速度測定回路の動作の他の例を
示すタイミング図である。

【図４】このデータ転送速度測定回路の動作のさらに他
の例を示すタイミング図である。

【符号の説明】

１１　　データ制御装置 １２　　データ転送クロック １３　　カウンタ １５　　シフトレジスタ １６　　サンプリングクロック １７　　カウントデータ ２１　　レジスタ ２５　　演算器 ２７　　データ転送速度の測定値

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　各装置間でのデータ転送の基準となる
   データ転送クロックを供給するデータ転送クロック供給
   手段と、このデータ転送クロックの公称周波数の偶整数
   倍の周波数を有するサンプリングクロックを供給するサ
   ンプリングクロック供給手段と、データ転送クロックと
   サンプリングクロックの周波数の比を抽出する周波数比
   抽出手段と、この周波数比抽出手段により求められた周
   波数比の値とサンプリングクロックの周波数値を基に、
   データ転送クロックの現実の周波数を算出する算出手段
   とを具備することを特徴とするデータ転送速度測定回路
   。
2. 【請求項２】　　データ転送の基準となるデータ転送ク
   ロックの公称周波数の偶整数倍の周波数を有するサンプ
   リングクロックの、データ転送クロックの論理“１”の
   期間におけるパルス数を計数する計数手段と、データ転
   送クロックの論理“０”の状態をサンプリングクロック
   の入力ごとに時間経過に対応して表示する状態表示手段
   と、この状態表示手段による最初の状態表示のタイミン
   グで前記計数手段により計数された計数値を保持する保
   持手段と、前記状態表示手段による第２の状態表示のタ
   イミングで前記計数手段を初期化する初期化手段と、サ
   ンプリングクロックの周波数を前記保持手段に保持され
   た計数値の倍数で除する演算を行う演算手段とを具備す
   ることを特徴とするデータ転送速度測定回路。