JPH039413A - マイクロコンピュータの発振クロック切換回路 - Google Patents
マイクロコンピュータの発振クロック切換回路Info
- Publication number
- JPH039413A JPH039413A JP1144977A JP14497789A JPH039413A JP H039413 A JPH039413 A JP H039413A JP 1144977 A JP1144977 A JP 1144977A JP 14497789 A JP14497789 A JP 14497789A JP H039413 A JPH039413 A JP H039413A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- microcomputer
- output
- oscillation clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 95
- 238000001514 detection method Methods 0.000 claims description 24
- 230000007257 malfunction Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、マイクロコンピュータの発振クロック切換回
路に関するものである。
路に関するものである。
(ロ)従来の技術
一般に、デジタル時計は内部に計時用のワンチップのマ
イクロコンピュータを内蔵しているが、最近では集積化
技術の向上に伴ない、デジタル時計に多機能を持たせる
ことが可能になってきた。多機能デジタル時計としては
、例えば電卓機爺付デジタル時計が存在する。ところで
こういったデジタル時計に内蔵されるマイクロコンピュ
ータには該マイクロコンピュータを動作させる為の発振
クロックが必要である。そこで上記した電卓機能付デジ
タル時計においては、電卓演算には速いスピードが要求
されることから、電卓演算時にマイクロコンピュータを
動作させるための発振クロックは、時計表示の計時動作
時にマイクロコンピュータを動作させるための発振クロ
ックよりも、高い発振周波数を持っていなければならな
い。
イクロコンピュータを内蔵しているが、最近では集積化
技術の向上に伴ない、デジタル時計に多機能を持たせる
ことが可能になってきた。多機能デジタル時計としては
、例えば電卓機爺付デジタル時計が存在する。ところで
こういったデジタル時計に内蔵されるマイクロコンピュ
ータには該マイクロコンピュータを動作させる為の発振
クロックが必要である。そこで上記した電卓機能付デジ
タル時計においては、電卓演算には速いスピードが要求
されることから、電卓演算時にマイクロコンピュータを
動作させるための発振クロックは、時計表示の計時動作
時にマイクロコンピュータを動作させるための発振クロ
ックよりも、高い発振周波数を持っていなければならな
い。
そこで従来は、発振周波数の異なる2種類の発振クロッ
ク、つまり電卓演算用或は計時動作用に対応する2種類
の発振クロックをマイクロコンピュータに印加しておき
、電卓演算或は計時動作の夫々に応じて2種類の発振ク
ロックを切換え、これよりマイクロコンピュータを動作
きせて電卓機能付デジタル時計を使用可能としていた。
ク、つまり電卓演算用或は計時動作用に対応する2種類
の発振クロックをマイクロコンピュータに印加しておき
、電卓演算或は計時動作の夫々に応じて2種類の発振ク
ロックを切換え、これよりマイクロコンピュータを動作
きせて電卓機能付デジタル時計を使用可能としていた。
(ハ)発明が解決しようとする課題
しかしながら前記従来の技術の場合、マイクロコンピュ
ータの動作中に発振周波数の異なる発振クロックを切換
えてマイクロコンピュータを動作させようとすると、こ
れ等発振クロックを切換えてから、切換わった側の発振
クロックが変化するまでの期間が短くなることがあり、
これよりマイクロコンピュータを動作させるのに十分な
発振クロック期間が得られなくなり、マイクロコンピュ
ータが誤動作してしまう問題点があった。また、マイク
ロコンピュータの誤動作を未然に防ぐ為には、マイクロ
コンピュータの動作していないタイミングを選んで、発
振クロックの切換えを行なわなければならない問題点も
あった。
ータの動作中に発振周波数の異なる発振クロックを切換
えてマイクロコンピュータを動作させようとすると、こ
れ等発振クロックを切換えてから、切換わった側の発振
クロックが変化するまでの期間が短くなることがあり、
これよりマイクロコンピュータを動作させるのに十分な
発振クロック期間が得られなくなり、マイクロコンピュ
ータが誤動作してしまう問題点があった。また、マイク
ロコンピュータの誤動作を未然に防ぐ為には、マイクロ
コンピュータの動作していないタイミングを選んで、発
振クロックの切換えを行なわなければならない問題点も
あった。
(二〉課題を解決するための手段
本発明は前記問題点を解決するために為されたものであ
り、第1の発振回路から得られる第1の発振クロックと
、該第1の発振回路とは異なる発振周波数を有する第2
の発振回路から得られる第2の発振クロックとを切換え
、何れか一方の前記発振クロックに基づいて動作するマ
イクロコンピュータにおいて、 発振クロック切換信号に基づき前記第1又は第2の発振
クロックを切換え出力する切換回路と、該切換回路の出
力が印加されるゲート回路と、前記発振クロック切換信
号に基づきトリガ信号を発生するトリガ回路と、 前記トリガ信号の発生から前記第1の発振クロックの所
定周期が経過したことを検出する検出回路と、 前記トリガ信号によって前記切換回路の出力が前記ゲー
ト回路を通過することを禁止し、且つ前記切換回路の出
力及び前記検出回路の検出結果によって前記切換回路の
出力が前記ゲート回路を通過することを許可するゲート
制御回路とを備え、前記ゲート回路の出力に基づき前記
マイクロコンピュータを動作させることを特徴とする。
り、第1の発振回路から得られる第1の発振クロックと
、該第1の発振回路とは異なる発振周波数を有する第2
の発振回路から得られる第2の発振クロックとを切換え
、何れか一方の前記発振クロックに基づいて動作するマ
イクロコンピュータにおいて、 発振クロック切換信号に基づき前記第1又は第2の発振
クロックを切換え出力する切換回路と、該切換回路の出
力が印加されるゲート回路と、前記発振クロック切換信
号に基づきトリガ信号を発生するトリガ回路と、 前記トリガ信号の発生から前記第1の発振クロックの所
定周期が経過したことを検出する検出回路と、 前記トリガ信号によって前記切換回路の出力が前記ゲー
ト回路を通過することを禁止し、且つ前記切換回路の出
力及び前記検出回路の検出結果によって前記切換回路の
出力が前記ゲート回路を通過することを許可するゲート
制御回路とを備え、前記ゲート回路の出力に基づき前記
マイクロコンピュータを動作させることを特徴とする。
(ホ)作用
本発明によれば、第1又は第2の発振クロックを切換え
た時、マイクロコンピュータを正常動作させるのに十分
な期間だけ、切換わった側の発振クロックを使用せずマ
イクロコンピュータの動作を停止させる為、マイクロコ
ンピュータの誤動作は防止される。
た時、マイクロコンピュータを正常動作させるのに十分
な期間だけ、切換わった側の発振クロックを使用せずマ
イクロコンピュータの動作を停止させる為、マイクロコ
ンピュータの誤動作は防止される。
(へ)実施例
本発明の詳細を図示の実施例により具体的に説明する。
第1図において、発振回路A(第2の発振回路)及び発
振回路B(第1の発振回路)は夫々異なる発振周波数を
有し、例えば発振回路Aの発振周波数は発振回路Bの発
振周波数よりも高いものとする。
振回路B(第1の発振回路)は夫々異なる発振周波数を
有し、例えば発振回路Aの発振周波数は発振回路Bの発
振周波数よりも高いものとする。
(1)はANDゲート(2)(3)及びORゲート(4
)より成る切換回路であり、該切換回路(1)は、前記
発振回路Aから出力される発振クロックa(第1の発振
クロック)と前記発振回路Bから出力される発振クロッ
クb(第2の発振クロック)とを切換出力する。具体的
には、前記ANDゲート(2)の一端に発振クロックa
が印加されると共に該ANDゲート(2)の他端に発振
クロック選択信号5ELECTが印加され、且つ前記A
NDゲート(3)の一端に発振クロックbが印加される
と共に該ANDゲート(3)の他端に前記発振り【ノッ
ク選択信号5ELECTが印加される。つまり、前記発
振クロック選択信号5ELECTが「1」の時、前記切
換回路(1)からは発振クロックaが出力され、また前
記発振クロック選択信号5ELECTが「0」の時、前
記切換回路(1)からは発振クロックbが出力されるこ
とになっている。尚、発振クロックa、bの立下がり時
にのみ、発振クロック選択信号5ELECTは「0.か
ら「1.。
)より成る切換回路であり、該切換回路(1)は、前記
発振回路Aから出力される発振クロックa(第1の発振
クロック)と前記発振回路Bから出力される発振クロッ
クb(第2の発振クロック)とを切換出力する。具体的
には、前記ANDゲート(2)の一端に発振クロックa
が印加されると共に該ANDゲート(2)の他端に発振
クロック選択信号5ELECTが印加され、且つ前記A
NDゲート(3)の一端に発振クロックbが印加される
と共に該ANDゲート(3)の他端に前記発振り【ノッ
ク選択信号5ELECTが印加される。つまり、前記発
振クロック選択信号5ELECTが「1」の時、前記切
換回路(1)からは発振クロックaが出力され、また前
記発振クロック選択信号5ELECTが「0」の時、前
記切換回路(1)からは発振クロックbが出力されるこ
とになっている。尚、発振クロックa、bの立下がり時
にのみ、発振クロック選択信号5ELECTは「0.か
ら「1.。
rl」からrO」に変化する様に設計されているものと
する。
する。
(5)はANDゲート(ゲート回路)であり、該AND
ゲート(5)の一端には前記切換回路(1)出力が印加
される。
ゲート(5)の一端には前記切換回路(1)出力が印加
される。
(6)は、前記発振クロック選択信号5ELECTが印
加されるトリガ回路であり、前記発振クロック選択信号
5ELECTが「0」から「1」、或はrl」から「O
」に変化した時、即ち発振クロックa、bの切換時、該
トリガ回路(6)は「1」のトリガ信号dを発生する。
加されるトリガ回路であり、前記発振クロック選択信号
5ELECTが「0」から「1」、或はrl」から「O
」に変化した時、即ち発振クロックa、bの切換時、該
トリガ回路(6)は「1」のトリガ信号dを発生する。
(7)は検出回路であり、該検出回路(7)のX。
3’ + z端子には、夫々前記トリガ信号d、前記発
振クロックb、及び後述の遅延回路(8)出力fが印加
される。そして該検出回路り7)は、「1」のトリガ信
号dによってカウント動作を開始し、発振クロックbの
直後の立上がり(又は立下がり)から該発振クロックb
の1周期をカウントすることによって、「1」の検出信
号eを出力する。ここで、前述した遅延回路(8)は、
前記検出信号eを発振クロックbの1周期だけ遅延する
ものであり、前記検出回路〈7)は遅延信号rの立上が
りによってリセットきれ、これによって検出信号eは1
0」になる。
振クロックb、及び後述の遅延回路(8)出力fが印加
される。そして該検出回路り7)は、「1」のトリガ信
号dによってカウント動作を開始し、発振クロックbの
直後の立上がり(又は立下がり)から該発振クロックb
の1周期をカウントすることによって、「1」の検出信
号eを出力する。ここで、前述した遅延回路(8)は、
前記検出信号eを発振クロックbの1周期だけ遅延する
ものであり、前記検出回路〈7)は遅延信号rの立上が
りによってリセットきれ、これによって検出信号eは1
0」になる。
(9)はANDゲートであり、該ANDゲート(9)に
は、インバータフ10)を介した前記切換回路(1)出
力C及び前記検出信号eが印加される。つまり、検出信
号eがrl、の時、前記切換回路(1)から出力される
発振クロックが「O」期間になると、該ANDゲート(
9)からは11」出力が得られることになる。
は、インバータフ10)を介した前記切換回路(1)出
力C及び前記検出信号eが印加される。つまり、検出信
号eがrl、の時、前記切換回路(1)から出力される
発振クロックが「O」期間になると、該ANDゲート(
9)からは11」出力が得られることになる。
<11〉はR5型フリップフロップ等で構成されるゲー
ト制御回路であり、該ゲート制御回路(11)にはトリ
ガ信号dと前記ANDゲート(9)のトリガ出力gが印
カロされる。該ゲート制御回路(11)に「1」のトリ
ガ信号dが印加されると、該ゲート制御回路(11)は
リセットされ、該ゲート制御回路(11)からは「0」
のゲート制御信号りが出力される。つまり、この時、前
記ANDゲート(5)に印加された前記切換回路(1)
出力Cは、前記ANDゲート(5)から出力されること
なく遮断される。
ト制御回路であり、該ゲート制御回路(11)にはトリ
ガ信号dと前記ANDゲート(9)のトリガ出力gが印
カロされる。該ゲート制御回路(11)に「1」のトリ
ガ信号dが印加されると、該ゲート制御回路(11)は
リセットされ、該ゲート制御回路(11)からは「0」
のゲート制御信号りが出力される。つまり、この時、前
記ANDゲート(5)に印加された前記切換回路(1)
出力Cは、前記ANDゲート(5)から出力されること
なく遮断される。
またrIJのANDゲート(9)出力gが該ゲート制御
回路(11)に印加されると、該ゲート制御回路(11
)はセットされ、該ゲート制御回路(11)からは11
」のゲート制御信号りが出力される。つまり、この時、
前記ANDゲート(5)に印加された前記切換回路(1
)出力Cは、前記ANDゲート(5)の通過を許可され
る。
回路(11)に印加されると、該ゲート制御回路(11
)はセットされ、該ゲート制御回路(11)からは11
」のゲート制御信号りが出力される。つまり、この時、
前記ANDゲート(5)に印加された前記切換回路(1
)出力Cは、前記ANDゲート(5)の通過を許可され
る。
(12)はシステムクロック発生回路であり、前記AN
Dゲート(5)出力iに基づいて、マイクロコンピュー
タを動作させるためのシステムクロックを発生する。
Dゲート(5)出力iに基づいて、マイクロコンピュー
タを動作させるためのシステムクロックを発生する。
以下、第2図のタイミングチャートを基に第1図の動作
について説明する。
について説明する。
まず初期状態として発振クロック選択信号5ELECT
が11」になっているとする。この時、切換回路(1)
出力Cは発振クロックaと同一であり、トリガ信号d、
検出信号e、遅延信号f、及びANDゲート(9)出力
gは全て「0.であり、ゲート制御信号りは「1」、A
NDゲート(5)出力iは切換回路(1)出力Cと同一
である。そしてマイク1ココンピユータは、発振クロッ
クaに基づき発生するシステムクロックによって動作し
ている。
が11」になっているとする。この時、切換回路(1)
出力Cは発振クロックaと同一であり、トリガ信号d、
検出信号e、遅延信号f、及びANDゲート(9)出力
gは全て「0.であり、ゲート制御信号りは「1」、A
NDゲート(5)出力iは切換回路(1)出力Cと同一
である。そしてマイク1ココンピユータは、発振クロッ
クaに基づき発生するシステムクロックによって動作し
ている。
その後、発振クロックbに基づくシステムクロックでマ
イクロコンピュータを動作させる為に、時刻t、におい
て、発振クロック選択信号5ELECTを「1」から1
0」に立下げた場合、切換回路(1)からはCに示す切
換出力が得られることになる。ここで切換出力Cを見る
と、ΔTの10」期間、即ちマイクロコンピュータを動
作させるには不十分な程に短い「O」期間が生じている
。従来は、この切換出力Cをそのままマイクロコンピュ
ータを動作させるための発振クロックとして使用してい
た為に、誤動作が生じてしまっていたのである。
イクロコンピュータを動作させる為に、時刻t、におい
て、発振クロック選択信号5ELECTを「1」から1
0」に立下げた場合、切換回路(1)からはCに示す切
換出力が得られることになる。ここで切換出力Cを見る
と、ΔTの10」期間、即ちマイクロコンピュータを動
作させるには不十分な程に短い「O」期間が生じている
。従来は、この切換出力Cをそのままマイクロコンピュ
ータを動作させるための発振クロックとして使用してい
た為に、誤動作が生じてしまっていたのである。
一方、発振クロック選択信号5ELECTの「1」から
「O」への変化によって、トリガ回路(6)からは「1
」のトリガ信号dが発生する。これによってゲート制御
回路(11)がリセットされてゲート制御信号りはrO
」となり、切換回路(1)出力CがANDゲート(5)
から出力されることを禁止されることから、時刻t、以
後においてANDゲート(5)出力iは「0」となり、
八TのrO」期間は出力iに生じなくなる。故にマイク
ロコンピュータの動作が停止して誤動作が防止されるこ
とになる。
「O」への変化によって、トリガ回路(6)からは「1
」のトリガ信号dが発生する。これによってゲート制御
回路(11)がリセットされてゲート制御信号りはrO
」となり、切換回路(1)出力CがANDゲート(5)
から出力されることを禁止されることから、時刻t、以
後においてANDゲート(5)出力iは「0」となり、
八TのrO」期間は出力iに生じなくなる。故にマイク
ロコンピュータの動作が停止して誤動作が防止されるこ
とになる。
時刻toでパルス的に11」となったトリガ信号dは検
出回路(7)のX端子にも印加され、該検出回路(7)
は、時刻tゆ′直後の発振クロックbの立上がりから1
周期をカウントし、時刻1+で11」の検出信号eを出
力する。このrl」の検出信号eは遅延信号fによって
時刻t、で「0」となるが、検出信号eのrl」期間に
おいて、時刻t。
出回路(7)のX端子にも印加され、該検出回路(7)
は、時刻tゆ′直後の発振クロックbの立上がりから1
周期をカウントし、時刻1+で11」の検出信号eを出
力する。このrl」の検出信号eは遅延信号fによって
時刻t、で「0」となるが、検出信号eのrl」期間に
おいて、時刻t。
で切換出力Cが「1」から10」に立下がると、AND
ゲート(9)出力gが「1」となり、ゲート制御回路(
11)がセットされてゲート制御信号りは「1.となる
、よって切換出力CはANDゲート(5)を通過するこ
とになり、時刻t1以後において、ANDゲート(5)
出力iは切換出力Cと同一となる。これよりマイクロコ
ンピュータの動作は再開されることになる。
ゲート(9)出力gが「1」となり、ゲート制御回路(
11)がセットされてゲート制御信号りは「1.となる
、よって切換出力CはANDゲート(5)を通過するこ
とになり、時刻t1以後において、ANDゲート(5)
出力iは切換出力Cと同一となる。これよりマイクロコ
ンピュータの動作は再開されることになる。
以上より、マイクロコンピュータに使用される発振クロ
ックa、bを切換えても、時刻t0〜t。
ックa、bを切換えても、時刻t0〜t。
の期間だけマイクロコンピュータの動作を停止させ、該
マイクロコンピュータの誤動作を防止できることになる
。
マイクロコンピュータの誤動作を防止できることになる
。
尚、本実施例においては、発振クロックaからbへの切
換えについて説明したが、発振クロックbからaへの切
換えについても動作が同様であって切換え可能であるこ
とは言うまでもない。
換えについて説明したが、発振クロックbからaへの切
換えについても動作が同様であって切換え可能であるこ
とは言うまでもない。
(ト)発明の効果
本発明によれば、第1又は第2の発振クロックの切換え
時、マイクロコンピュータの動作を停止きせることがで
きることから、マイクロコンピュータの誤動作を防止で
きる。またマイクロコンピュータの動作していないタイ
ミングをわざわざ選んで発振クロックを切換えたりする
不都合もなくなる等の利点が得られる。
時、マイクロコンピュータの動作を停止きせることがで
きることから、マイクロコンピュータの誤動作を防止で
きる。またマイクロコンピュータの動作していないタイ
ミングをわざわざ選んで発振クロックを切換えたりする
不都合もなくなる等の利点が得られる。
第1図は本発明のマイクロコンピュータの発振クロック
切換回路を示す回路図、第2図は第1図の各部波形を示
すタイミングチャートである。 (1)・・・切換回路、 (5)・・・ANDゲート、
(6)・・・トリガ回路、 (7)・・・検出回路、
(11)・・・ゲート制御回路。 第1図
切換回路を示す回路図、第2図は第1図の各部波形を示
すタイミングチャートである。 (1)・・・切換回路、 (5)・・・ANDゲート、
(6)・・・トリガ回路、 (7)・・・検出回路、
(11)・・・ゲート制御回路。 第1図
Claims (1)
- (1)第1の発振回路から得られる第1の発振クロック
と、該第1の発振回路とは異なる発振周波数を有する第
2の発振回路から得られる第2の発振クロックとを切換
え、何れか一方の前記発振クロックに基づいて動作する
マイクロコンピュータにおいて、 発振クロック切換信号に基づき前記第1又は第2の発振
クロックを切換え出力する切換回路と、該切換回路の出
力が印加されるゲート回路と、前記発振クロック切換信
号に基づきトリガ信号を発生するトリガ回路と、 前記トリガ信号の発生から前記第1の発振クロックの所
定周期が経過したことを検出する検出回路と、 前記トリガ信号によって前記切換回路の出力が前記ゲー
ト回路を通過することを禁止し、且つ前記切換回路の出
力及び前記検出回路の検出結果によって前記切換回路の
出力が前記ゲート回路を通過することを許可するゲート
制御回路とを備え、前記ゲート回路の出力に基づき前記
マイクロコンピュータを動作させることを特徴とするマ
イクロコンピュータの発振クロック切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1144977A JPH0727429B2 (ja) | 1989-06-06 | 1989-06-06 | マイクロコンピュータの発振クロック切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1144977A JPH0727429B2 (ja) | 1989-06-06 | 1989-06-06 | マイクロコンピュータの発振クロック切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH039413A true JPH039413A (ja) | 1991-01-17 |
JPH0727429B2 JPH0727429B2 (ja) | 1995-03-29 |
Family
ID=15374607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1144977A Expired - Fee Related JPH0727429B2 (ja) | 1989-06-06 | 1989-06-06 | マイクロコンピュータの発振クロック切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0727429B2 (ja) |
-
1989
- 1989-06-06 JP JP1144977A patent/JPH0727429B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0727429B2 (ja) | 1995-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04336308A (ja) | マイクロコンピュータ | |
US4011516A (en) | Frequency correction arrangement | |
JPS6240886B2 (ja) | ||
US4857868A (en) | Data driven clock generator | |
JPH039413A (ja) | マイクロコンピュータの発振クロック切換回路 | |
JP4240657B2 (ja) | 計数装置及びその駆動方法 | |
US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
JP2959223B2 (ja) | クロック発振器 | |
JPS6033081A (ja) | アラ−ム時計 | |
JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
JPS58155381A (ja) | 演算装置 | |
JPH049336B2 (ja) | ||
JP2002064370A (ja) | エッジ検出回路 | |
JPH04365110A (ja) | クロック停止回路 | |
JPH0433117A (ja) | ウオッチドッグタイマ回路 | |
JP2830216B2 (ja) | スタンバイ回路 | |
JP2680299B2 (ja) | 同期式カウンタのリセット回路 | |
JP2646436B2 (ja) | タイマ制御方式 | |
JPH01248216A (ja) | マイクロコンピュータ | |
JPS62151024A (ja) | 集積回路装置 | |
JPH01236732A (ja) | リセット回路 | |
JPH0125033B2 (ja) | ||
JPH04278614A (ja) | 半導体集積回路 | |
JPH05282066A (ja) | 半導体集積回路 | |
JPH0262194B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |