JPH039413A - マイクロコンピュータの発振クロック切換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、マイクロコンピュータの発振クロック切換回
路に関するものである。

（ロ）従来の技術 一般に、デジタル時計は内部に計時用のワンチップのマ
イクロコンピュータを内蔵しているが、最近では集積化
技術の向上に伴ない、デジタル時計に多機能を持たせる
ことが可能になってきた。多機能デジタル時計としては
、例えば電卓機爺付デジタル時計が存在する。ところで
こういったデジタル時計に内蔵されるマイクロコンピュ
ータには該マイクロコンピュータを動作させる為の発振
クロックが必要である。そこで上記した電卓機能付デジ
タル時計においては、電卓演算には速いスピードが要求
されることから、電卓演算時にマイクロコンピュータを
動作させるための発振クロックは、時計表示の計時動作
時にマイクロコンピュータを動作させるための発振クロ
ックよりも、高い発振周波数を持っていなければならな
い。

そこで従来は、発振周波数の異なる２種類の発振クロッ
ク、つまり電卓演算用或は計時動作用に対応する２種類
の発振クロックをマイクロコンピュータに印加しておき
、電卓演算或は計時動作の夫々に応じて２種類の発振ク
ロックを切換え、これよりマイクロコンピュータを動作
きせて電卓機能付デジタル時計を使用可能としていた。

（ハ）発明が解決しようとする課題 しかしながら前記従来の技術の場合、マイクロコンピュ
ータの動作中に発振周波数の異なる発振クロックを切換
えてマイクロコンピュータを動作させようとすると、こ
れ等発振クロックを切換えてから、切換わった側の発振
クロックが変化するまでの期間が短くなることがあり、
これよりマイクロコンピュータを動作させるのに十分な
発振クロック期間が得られなくなり、マイクロコンピュ
ータが誤動作してしまう問題点があった。また、マイク
ロコンピュータの誤動作を未然に防ぐ為には、マイクロ
コンピュータの動作していないタイミングを選んで、発
振クロックの切換えを行なわなければならない問題点も
あった。

（二〉課題を解決するための手段 本発明は前記問題点を解決するために為されたものであ
り、第１の発振回路から得られる第１の発振クロックと
、該第１の発振回路とは異なる発振周波数を有する第２
の発振回路から得られる第２の発振クロックとを切換え
、何れか一方の前記発振クロックに基づいて動作するマ
イクロコンピュータにおいて、 発振クロック切換信号に基づき前記第１又は第２の発振
クロックを切換え出力する切換回路と、該切換回路の出
力が印加されるゲート回路と、前記発振クロック切換信
号に基づきトリガ信号を発生するトリガ回路と、 前記トリガ信号の発生から前記第１の発振クロックの所
定周期が経過したことを検出する検出回路と、 前記トリガ信号によって前記切換回路の出力が前記ゲー
ト回路を通過することを禁止し、且つ前記切換回路の出
力及び前記検出回路の検出結果によって前記切換回路の
出力が前記ゲート回路を通過することを許可するゲート
制御回路とを備え、前記ゲート回路の出力に基づき前記
マイクロコンピュータを動作させることを特徴とする。

（ホ）作用 本発明によれば、第１又は第２の発振クロックを切換え
た時、マイクロコンピュータを正常動作させるのに十分
な期間だけ、切換わった側の発振クロックを使用せずマ
イクロコンピュータの動作を停止させる為、マイクロコ
ンピュータの誤動作は防止される。

（へ）実施例 本発明の詳細を図示の実施例により具体的に説明する。

第１図において、発振回路Ａ（第２の発振回路）及び発
振回路Ｂ（第１の発振回路）は夫々異なる発振周波数を
有し、例えば発振回路Ａの発振周波数は発振回路Ｂの発
振周波数よりも高いものとする。

（１）はＡＮＤゲート（２）（３）及びＯＲゲート（４
）より成る切換回路であり、該切換回路（１）は、前記
発振回路Ａから出力される発振クロックａ（第１の発振
クロック）と前記発振回路Ｂから出力される発振クロッ
クｂ（第２の発振クロック）とを切換出力する。具体的
には、前記ＡＮＤゲート（２）の一端に発振クロックａ
が印加されると共に該ＡＮＤゲート（２）の他端に発振
クロック選択信号５ＥＬＥＣＴが印加され、且つ前記Ａ
ＮＤゲート（３）の一端に発振クロックｂが印加される
と共に該ＡＮＤゲート（３）の他端に前記発振り【ノッ
ク選択信号５ＥＬＥＣＴが印加される。つまり、前記発
振クロック選択信号５ＥＬＥＣＴが「１」の時、前記切
換回路（１）からは発振クロックａが出力され、また前
記発振クロック選択信号５ＥＬＥＣＴが「０」の時、前
記切換回路（１）からは発振クロックｂが出力されるこ
とになっている。尚、発振クロックａ、ｂの立下がり時
にのみ、発振クロック選択信号５ＥＬＥＣＴは「０．か
ら「１．。

ｒｌ」からｒＯ」に変化する様に設計されているものと
する。

（５）はＡＮＤゲート（ゲート回路）であり、該ＡＮＤ
ゲート（５）の一端には前記切換回路（１）出力が印加
される。

（６）は、前記発振クロック選択信号５ＥＬＥＣＴが印
加されるトリガ回路であり、前記発振クロック選択信号
５ＥＬＥＣＴが「０」から「１」、或はｒｌ」から「Ｏ
」に変化した時、即ち発振クロックａ、ｂの切換時、該
トリガ回路（６）は「１」のトリガ信号ｄを発生する。

（７）は検出回路であり、該検出回路（７）のＸ。

３’　＋　ｚ端子には、夫々前記トリガ信号ｄ、前記発
振クロックｂ、及び後述の遅延回路（８）出力ｆが印加
される。そして該検出回路り７）は、「１」のトリガ信
号ｄによってカウント動作を開始し、発振クロックｂの
直後の立上がり（又は立下がり）から該発振クロックｂ
の１周期をカウントすることによって、「１」の検出信
号ｅを出力する。ここで、前述した遅延回路（８）は、
前記検出信号ｅを発振クロックｂの１周期だけ遅延する
ものであり、前記検出回路〈７）は遅延信号ｒの立上が
りによってリセットきれ、これによって検出信号ｅは１
０」になる。

（９）はＡＮＤゲートであり、該ＡＮＤゲート（９）に
は、インバータフ１０）を介した前記切換回路（１）出
力Ｃ及び前記検出信号ｅが印加される。つまり、検出信
号ｅがｒｌ、の時、前記切換回路（１）から出力される
発振クロックが「Ｏ」期間になると、該ＡＮＤゲート（
９）からは１１」出力が得られることになる。

＜１１〉はＲ５型フリップフロップ等で構成されるゲー
ト制御回路であり、該ゲート制御回路（１１）にはトリ
ガ信号ｄと前記ＡＮＤゲート（９）のトリガ出力ｇが印
カロされる。該ゲート制御回路（１１）に「１」のトリ
ガ信号ｄが印加されると、該ゲート制御回路（１１）は
リセットされ、該ゲート制御回路（１１）からは「０」
のゲート制御信号りが出力される。つまり、この時、前
記ＡＮＤゲート（５）に印加された前記切換回路（１）
出力Ｃは、前記ＡＮＤゲート（５）から出力されること
なく遮断される。

またｒＩＪのＡＮＤゲート（９）出力ｇが該ゲート制御
回路（１１）に印加されると、該ゲート制御回路（１１
）はセットされ、該ゲート制御回路（１１）からは１１
」のゲート制御信号りが出力される。つまり、この時、
前記ＡＮＤゲート（５）に印加された前記切換回路（１
）出力Ｃは、前記ＡＮＤゲート（５）の通過を許可され
る。

（１２）はシステムクロック発生回路であり、前記ＡＮ
Ｄゲート（５）出力ｉに基づいて、マイクロコンピュー
タを動作させるためのシステムクロックを発生する。

以下、第２図のタイミングチャートを基に第１図の動作
について説明する。

まず初期状態として発振クロック選択信号５ＥＬＥＣＴ
が１１」になっているとする。この時、切換回路（１）
出力Ｃは発振クロックａと同一であり、トリガ信号ｄ、
検出信号ｅ、遅延信号ｆ、及びＡＮＤゲート（９）出力
ｇは全て「０．であり、ゲート制御信号りは「１」、Ａ
ＮＤゲート（５）出力ｉは切換回路（１）出力Ｃと同一
である。そしてマイク１ココンピユータは、発振クロッ
クａに基づき発生するシステムクロックによって動作し
ている。

その後、発振クロックｂに基づくシステムクロックでマ
イクロコンピュータを動作させる為に、時刻ｔ、におい
て、発振クロック選択信号５ＥＬＥＣＴを「１」から１
０」に立下げた場合、切換回路（１）からはＣに示す切
換出力が得られることになる。ここで切換出力Ｃを見る
と、ΔＴの１０」期間、即ちマイクロコンピュータを動
作させるには不十分な程に短い「Ｏ」期間が生じている
。従来は、この切換出力Ｃをそのままマイクロコンピュ
ータを動作させるための発振クロックとして使用してい
た為に、誤動作が生じてしまっていたのである。

一方、発振クロック選択信号５ＥＬＥＣＴの「１」から
「Ｏ」への変化によって、トリガ回路（６）からは「１
」のトリガ信号ｄが発生する。これによってゲート制御
回路（１１）がリセットされてゲート制御信号りはｒＯ
」となり、切換回路（１）出力ＣがＡＮＤゲート（５）
から出力されることを禁止されることから、時刻ｔ、以
後においてＡＮＤゲート（５）出力ｉは「０」となり、
八ＴのｒＯ」期間は出力ｉに生じなくなる。故にマイク
ロコンピュータの動作が停止して誤動作が防止されるこ
とになる。

時刻ｔｏでパルス的に１１」となったトリガ信号ｄは検
出回路（７）のＸ端子にも印加され、該検出回路（７）
は、時刻ｔゆ′直後の発振クロックｂの立上がりから１
周期をカウントし、時刻１＋で１１」の検出信号ｅを出
力する。このｒｌ」の検出信号ｅは遅延信号ｆによって
時刻ｔ、で「０」となるが、検出信号ｅのｒｌ」期間に
おいて、時刻ｔ。

で切換出力Ｃが「１」から１０」に立下がると、ＡＮＤ
ゲート（９）出力ｇが「１」となり、ゲート制御回路（
１１）がセットされてゲート制御信号りは「１．となる
、よって切換出力ＣはＡＮＤゲート（５）を通過するこ
とになり、時刻ｔ１以後において、ＡＮＤゲート（５）
出力ｉは切換出力Ｃと同一となる。これよりマイクロコ
ンピュータの動作は再開されることになる。

以上より、マイクロコンピュータに使用される発振クロ
ックａ、ｂを切換えても、時刻ｔ０〜ｔ。

の期間だけマイクロコンピュータの動作を停止させ、該
マイクロコンピュータの誤動作を防止できることになる
。

尚、本実施例においては、発振クロックａからｂへの切
換えについて説明したが、発振クロックｂからａへの切
換えについても動作が同様であって切換え可能であるこ
とは言うまでもない。

（ト）発明の効果 本発明によれば、第１又は第２の発振クロックの切換え
時、マイクロコンピュータの動作を停止きせることがで
きることから、マイクロコンピュータの誤動作を防止で
きる。またマイクロコンピュータの動作していないタイ
ミングをわざわざ選んで発振クロックを切換えたりする
不都合もなくなる等の利点が得られる。

【図面の簡単な説明】

第１図は本発明のマイクロコンピュータの発振クロック
切換回路を示す回路図、第２図は第１図の各部波形を示
すタイミングチャートである。 （１）・・・切換回路、　（５）・・・ＡＮＤゲート、
　（６）・・・トリガ回路、　（７）・・・検出回路、
　（１１）・・・ゲート制御回路。 第１図

Claims (1)

【特許請求の範囲】
1. （１）第１の発振回路から得られる第１の発振クロック
   と、該第１の発振回路とは異なる発振周波数を有する第
   ２の発振回路から得られる第２の発振クロックとを切換
   え、何れか一方の前記発振クロックに基づいて動作する
   マイクロコンピュータにおいて、 発振クロック切換信号に基づき前記第１又は第２の発振
   クロックを切換え出力する切換回路と、該切換回路の出
   力が印加されるゲート回路と、前記発振クロック切換信
   号に基づきトリガ信号を発生するトリガ回路と、 前記トリガ信号の発生から前記第１の発振クロックの所
   定周期が経過したことを検出する検出回路と、 前記トリガ信号によって前記切換回路の出力が前記ゲー
   ト回路を通過することを禁止し、且つ前記切換回路の出
   力及び前記検出回路の検出結果によって前記切換回路の
   出力が前記ゲート回路を通過することを許可するゲート
   制御回路とを備え、前記ゲート回路の出力に基づき前記
   マイクロコンピュータを動作させることを特徴とするマ
   イクロコンピュータの発振クロック切換回路。