JPS58155381A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS58155381A JPS58155381A JP57038104A JP3810482A JPS58155381A JP S58155381 A JPS58155381 A JP S58155381A JP 57038104 A JP57038104 A JP 57038104A JP 3810482 A JP3810482 A JP 3810482A JP S58155381 A JPS58155381 A JP S58155381A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- signal
- arithmetic
- arithmetic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Electromechanical Clocks (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、腕時計などに用いられる演算装置に関する
ものである。
ものである。
従来の演算装置を第１図に示す。第１図において、１は
発振回路、２はその出力に接続された分周回路、３は分
周回路２の出力に接続され九演算回路（ここで、演算回
路とはＲＯＭ、ＲＡＭ。
発振回路、２はその出力に接続された分周回路、３は分
周回路２の出力に接続され九演算回路（ここで、演算回
路とはＲＯＭ、ＲＡＭ。
ＣＰ Ｕ 、 Ｉｌｏなどによ・〕構成される回路を意
味する）、４は演算回路３とＩＩ Ｈｌ″レベル源の間
に接続され九初期設定用スイッチである０このような演
算装置において、演算回路３は、落下ショックによる電
源の瞬断、ノイズ・静電気による外乱などによ〉異常動
作をしてプツトロックしてしまうことがある０その場合
、第１ｌｌＯ従来の装置では、初期設定用スイッチ４０
オンにより”Ｈ″レベル信号演算回路３に供給してとの
演算回路３を初期設定するか、電池を入れ直して演算回
路３を初期状態に戻せば、上記異常状態から抜は出るこ
とができる。
味する）、４は演算回路３とＩＩ Ｈｌ″レベル源の間
に接続され九初期設定用スイッチである０このような演
算装置において、演算回路３は、落下ショックによる電
源の瞬断、ノイズ・静電気による外乱などによ〉異常動
作をしてプツトロックしてしまうことがある０その場合
、第１ｌｌＯ従来の装置では、初期設定用スイッチ４０
オンにより”Ｈ″レベル信号演算回路３に供給してとの
演算回路３を初期設定するか、電池を入れ直して演算回
路３を初期状態に戻せば、上記異常状態から抜は出るこ
とができる。
しかし、腕時計の場合壜どでは、スペース・操作性・デ
ザインなどの問題により、初期設定用スイッチ４を外に
出すことは無理であシ、初期設定用スイッチ・電池の入
れ直しのどちらにしても裏ぶたを外す必要があるｏしか
し、時計の裏ぶ九を外すには特殊な工具が必要である０ このように、従来の装置では、九とえば腕時計に用い九
場合、使用者自身で装置（演算回路３）を正常状態に戻
すことは不可能であり、製品の信頼性を大きく低下させ
た。
ザインなどの問題により、初期設定用スイッチ４を外に
出すことは無理であシ、初期設定用スイッチ・電池の入
れ直しのどちらにしても裏ぶたを外す必要があるｏしか
し、時計の裏ぶ九を外すには特殊な工具が必要である０ このように、従来の装置では、九とえば腕時計に用い九
場合、使用者自身で装置（演算回路３）を正常状態に戻
すことは不可能であり、製品の信頼性を大きく低下させ
た。
この発明は上記の点に鑑みなされたもので、演算回路が
異常状態に陥っても自動的に正常状態に復帰させること
ができ、腕時計など製品の信頼性を大きく向上させるこ
とができる演算装置を提供することを目的とする。
異常状態に陥っても自動的に正常状態に復帰させること
ができ、腕時計など製品の信頼性を大きく向上させるこ
とができる演算装置を提供することを目的とする。
以下この発明の実施例を図面を参照して説明する。第２
図はこの発明の実施例を示す図である・この図において
、１１紘発振回路、１２は発振回路１１からのパルスを
分周して時間信号を出力すゐ分周回路、１３は分周回路
１２から出力される前記時間信号を入力とする演算回路
（ここで、演算回路とはＲＯＭ 、 ＲＡ Ｍ 、 Ｃ
Ｐ Ｕ 、 ＩｌｏなどＫより構成される回路を意味す
る）である。この演算回路１３からは信号Ｓが出力され
るようになっている。この信号Ｓは、第３図（６）に示
すように、演算回路１３の正常動作時、＠Ｈルベルと１
Ｌ”レベルをくシ返入すが、演算回路１３の動作が異常
状態に陥ると、ｌ Ｌ １１レベルで出力され続ける〇
また、演算回路１３は、正常状態設定入力１４にに正常
状態に復帰するようになっている。１ｓは異常検出回路
で、２つのデータタイグ・フリツプフロツプ（以下、単
に７リツグ７ｗツゾという）１６．１７により構成され
る。このフシツｆ７０ツゾ１６．１７はリセット端子Ｒ
に前記信号Ｓが供給される一方、前記分周回路１２出力
の時間信号の１つであるｊ１３図（６）Ｋ示すパルス信
号がり胃ツクノ臂ルス端子ＣＰＫ供給されゐ０まえ、７
リツプフロツ７”ｌ ６Ｏデータ端子りが１Ｈ”レール
に接続される一方、フリッｆ７Ｗッグ１６のＱ端子が７
リツデフロツ７”１７のデータ端子りに接続されておシ
、フリッｆ７ａッ７’１７のＱ端子は前記演算回路１３
の正常状態設定入力１４に接続されている。
図はこの発明の実施例を示す図である・この図において
、１１紘発振回路、１２は発振回路１１からのパルスを
分周して時間信号を出力すゐ分周回路、１３は分周回路
１２から出力される前記時間信号を入力とする演算回路
（ここで、演算回路とはＲＯＭ 、 ＲＡ Ｍ 、 Ｃ
Ｐ Ｕ 、 ＩｌｏなどＫより構成される回路を意味す
る）である。この演算回路１３からは信号Ｓが出力され
るようになっている。この信号Ｓは、第３図（６）に示
すように、演算回路１３の正常動作時、＠Ｈルベルと１
Ｌ”レベルをくシ返入すが、演算回路１３の動作が異常
状態に陥ると、ｌ Ｌ １１レベルで出力され続ける〇
また、演算回路１３は、正常状態設定入力１４にに正常
状態に復帰するようになっている。１ｓは異常検出回路
で、２つのデータタイグ・フリツプフロツプ（以下、単
に７リツグ７ｗツゾという）１６．１７により構成され
る。このフシツｆ７０ツゾ１６．１７はリセット端子Ｒ
に前記信号Ｓが供給される一方、前記分周回路１２出力
の時間信号の１つであるｊ１３図（６）Ｋ示すパルス信
号がり胃ツクノ臂ルス端子ＣＰＫ供給されゐ０まえ、７
リツプフロツ７”ｌ ６Ｏデータ端子りが１Ｈ”レール
に接続される一方、フリッｆ７Ｗッグ１６のＱ端子が７
リツデフロツ７”１７のデータ端子りに接続されておシ
、フリッｆ７ａッ７’１７のＱ端子は前記演算回路１３
の正常状態設定入力１４に接続されている。
このように構成され九装置において、通常、演算回路１
３は、発振鴎路１１から（ＤＡパルス分周回路１２で分
周して得られる時間信号、九とえば１イ。。秒、１４６
秒、１秒などの時間信号を計算することによる時計とし
ての動作と、時間の計算処理終了後、ｆｖｘダツムによ
〉定められた番地に停止して次の命令の実行を待つ動作
をく〕返えしている。
３は、発振鴎路１１から（ＤＡパルス分周回路１２で分
周して得られる時間信号、九とえば１イ。。秒、１４６
秒、１秒などの時間信号を計算することによる時計とし
ての動作と、時間の計算処理終了後、ｆｖｘダツムによ
〉定められた番地に停止して次の命令の実行を待つ動作
をく〕返えしている。
しかし、静電ノイズ、幕下シ璽ツタによるノイズ、電源
の瞬断などが生じると、演算回路１３は誤動作して、異
常な番地の命令を実行したｉ壇ループを構成し時間計算
をしないようなプツト−ツク状１１に陥る。
の瞬断などが生じると、演算回路１３は誤動作して、異
常な番地の命令を実行したｉ壇ループを構成し時間計算
をしないようなプツト−ツク状１１に陥る。
この異常状態に演算回路１３が陥ると、この演算回路１
３から導出される信号８は、第３図＠にＳＬで示すよう
に、＠Ｌ”レベルで出力され続は為。
３から導出される信号８は、第３図＠にＳＬで示すよう
に、＠Ｌ”レベルで出力され続は為。
信号Ｓが＠Ｌ″レベルで出力され続けると、異常検出回
路！５の７リツプフロツプ１６．１７は、リセットが解
除され続ける。したがって、演算回路１３が異常状態に
なり友後の最初のパルス（分周回路１２から出力されゐ
第３図■に示すパルス）でまず７リツグフ四ツｆ１６が
セットされて、そのＱ端子が第３！１１Ωに示すように
＠Ｈ”レベルとな夛、さらに次のパルスで７リツプフロ
ツｆＩＴがセットされて、そのＱ端子が第８図（ロ）に
示すように′″Ｈ”レベルとなる。
路！５の７リツプフロツプ１６．１７は、リセットが解
除され続ける。したがって、演算回路１３が異常状態に
なり友後の最初のパルス（分周回路１２から出力されゐ
第３図■に示すパルス）でまず７リツグフ四ツｆ１６が
セットされて、そのＱ端子が第３！１１Ωに示すように
＠Ｈ”レベルとな夛、さらに次のパルスで７リツプフロ
ツｆＩＴがセットされて、そのＱ端子が第８図（ロ）に
示すように′″Ｈ”レベルとなる。
そして、フリツｆ７０ツブ１７のＱ端子が＠Ｒ”レベル
になると、その”Ｈ”レベル信号が演算回路１３の正常
状態設定入力１４に供給されるから、この演算回路１３
が強制的に正常状態に復帰する。
になると、その”Ｈ”レベル信号が演算回路１３の正常
状態設定入力１４に供給されるから、この演算回路１３
が強制的に正常状態に復帰する。
以上のように、実施例の装置によれば、演算回路１３が
異常状態に陥っても、直ちに自動的に演算回路１３を正
常状態に復帰させることかで亀る。
異常状態に陥っても、直ちに自動的に演算回路１３を正
常状態に復帰させることかで亀る。
したがって、この装置をたとえば腕時計に応用すれば、
時計がノイズ・シ曹ツクなどの外観にょシ操作不能な状
態に陥ることを防止でき、製品の使用上、著しく信頼性
が向上する。
時計がノイズ・シ曹ツクなどの外観にょシ操作不能な状
態に陥ることを防止でき、製品の使用上、著しく信頼性
が向上する。
なお、実施例では、異常検出回路１５として、データタ
イグ・フリツプフロツｆ２段接続の回路を用いたが、そ
の他の回路構成としてもよい。すなわち、異常検出回路
１５は、演算回路１３から出力される信号Ｓの＠Ｌ”レ
ベル時間（異常状態に陥った時、信号Ｓが＠Ｈ″レベル
で出力される場合は＠Ｈ”レベル時間）を検出して、そ
の時間が所定時間以上の時、演算回路１３を正常状態に
復帰させるための信号を出力できればよく、したがって
、たとえばデータタイプ・フリツ７”７１１ッグ４個で
構成される第４図に示すカクンタなどの計数回路を異常
検出回路１５として用いることもできる◇そして、との
第４図および第２図に示されるように、異常検出回路１
５が７リツｆｙｖｓツブだけで構成される場合は、仁の
異常検出回路１５を、演算回路１３を含めた他の回路と
同一集積回路基板上に構成することが可能であり、特に
腕時計などのス（−スが隔られた装置に応用する場合、
効果が大きい。
イグ・フリツプフロツｆ２段接続の回路を用いたが、そ
の他の回路構成としてもよい。すなわち、異常検出回路
１５は、演算回路１３から出力される信号Ｓの＠Ｌ”レ
ベル時間（異常状態に陥った時、信号Ｓが＠Ｈ″レベル
で出力される場合は＠Ｈ”レベル時間）を検出して、そ
の時間が所定時間以上の時、演算回路１３を正常状態に
復帰させるための信号を出力できればよく、したがって
、たとえばデータタイプ・フリツ７”７１１ッグ４個で
構成される第４図に示すカクンタなどの計数回路を異常
検出回路１５として用いることもできる◇そして、との
第４図および第２図に示されるように、異常検出回路１
５が７リツｆｙｖｓツブだけで構成される場合は、仁の
異常検出回路１５を、演算回路１３を含めた他の回路と
同一集積回路基板上に構成することが可能であり、特に
腕時計などのス（−スが隔られた装置に応用する場合、
効果が大きい。
以上詳述したように、この発明の演算装置によれば、演
算回路が異常状態に陥った時、それを検出して自動的に
正常状態に復帰させるようにしたので、腕時計表ど種々
の製品に利用して製品の信頼性を高めることができる。
算回路が異常状態に陥った時、それを検出して自動的に
正常状態に復帰させるようにしたので、腕時計表ど種々
の製品に利用して製品の信頼性を高めることができる。
第１図は従来の演算装置を示す回路図、第２図はこの発
明の演算装置の実施例を示す回路図、第３図は実施例の
動作を説明するための波形図、第１３・・・演算回路、
１４・・・正常状態設定入力、１５・・・異常検出回路
。 特許出願人 沖電気工業株式会社 第１図 第２図 Ｌ Ｊ ！３図 第４ 図 ）５
明の演算装置の実施例を示す回路図、第３図は実施例の
動作を説明するための波形図、第１３・・・演算回路、
１４・・・正常状態設定入力、１５・・・異常検出回路
。 特許出願人 沖電気工業株式会社 第１図 第２図 Ｌ Ｊ ！３図 第４ 図 ）５
Claims (1)
- 動作が異常状態に陥った時、信号を２値の一方のレベル
で出力し続ける一方、正常状態設定入力に信号が供給さ
れることによシ正常動作に復帰する演算回路と、この演
算回路より出力される前記信号の一方のレベル時間を検
出し、その時間が所定時間以上の時、演算回路の正常状
態設定人力に信号を供給する異常検出回路とを＾備して
なる演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038104A JPS58155381A (ja) | 1982-03-12 | 1982-03-12 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038104A JPS58155381A (ja) | 1982-03-12 | 1982-03-12 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58155381A true JPS58155381A (ja) | 1983-09-16 |
Family
ID=12516160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57038104A Pending JPS58155381A (ja) | 1982-03-12 | 1982-03-12 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155381A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225384A (ja) * | 1983-06-06 | 1984-12-18 | Seikosha Co Ltd | プログラム制御方式電子時計 |
| JPS62256051A (ja) * | 1986-04-30 | 1987-11-07 | Nec Corp | Ｃｐｕ正常動作監視回路 |
| JPS6327947U (ja) * | 1986-08-07 | 1988-02-24 |
-
1982
- 1982-03-12 JP JP57038104A patent/JPS58155381A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225384A (ja) * | 1983-06-06 | 1984-12-18 | Seikosha Co Ltd | プログラム制御方式電子時計 |
| JPS62256051A (ja) * | 1986-04-30 | 1987-11-07 | Nec Corp | Ｃｐｕ正常動作監視回路 |
| JPS6327947U (ja) * | 1986-08-07 | 1988-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002251227A (ja) | クロック監視回路、データ処理装置、データ処理システム | |
| JPS58155381A (ja) | 演算装置 | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| JPS5890226A (ja) | 同期式デ−タ処理装置 | |
| KR100229429B1 (ko) | 인터럽트 요구 신호 발생장치 | |
| JPH0147935B2 (ja) | ||
| JPH04115634A (ja) | 電源ノイズ検出回路 | |
| JP2718191B2 (ja) | マイクロコンピュータのスタンバイ回路 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
| JPH02180428A (ja) | リセット回路 | |
| JPH05189078A (ja) | システムクロック選択回路 | |
| JPH0426915Y2 (ja) | ||
| JPH04195505A (ja) | 半導体集積装置 | |
| KR0116545Y1 (ko) | 마스터 및 슬레이브 보드용 제어 신호 발생회로 | |
| JP3159891B2 (ja) | Ｃｐｕ暴走検出回路 | |
| JPH0495785A (ja) | 半導体集積回路装置 | |
| JPS6084602A (ja) | 誤操作防止回路 | |
| JP2906757B2 (ja) | 半導体装置 | |
| JPH039413A (ja) | マイクロコンピュータの発振クロック切換回路 | |
| JPS586598A (ja) | 半導体制御回路装置 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JPH01123518A (ja) | ジッタ検出回路 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPS59210756A (ja) | Ｆｓｋ変調装置 |