JPS61288259A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS61288259A JPS61288259A JP60130179A JP13017985A JPS61288259A JP S61288259 A JPS61288259 A JP S61288259A JP 60130179 A JP60130179 A JP 60130179A JP 13017985 A JP13017985 A JP 13017985A JP S61288259 A JPS61288259 A JP S61288259A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- external
- frequency divider
- signal
- external reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は発振回路を内蔵するマイクロコンピュータに
関するものである。
関するものである。
第２図は従来のこの種の回路を示すブロック図で、図に
おいて（１）は発振回路、（２）はこの発振回路の発振
周波数を制御する水晶振動子、（３）は分周器、（４）
は基本クロック信号、（５）はタイミング発生回路、（
６）は制御回路、（７）はタイミング信号、（８）は制
御回路（６）へ、このマイクロコンピュータの外部から
加えられ、る制御信号、（９）は演算回路、（ｔｏ ）
、 （ｔｉ ）はそれぞれ制御回路（６）からの制御
信号、（１２）は外部からの信号を。入出力する外部端
子である。
おいて（１）は発振回路、（２）はこの発振回路の発振
周波数を制御する水晶振動子、（３）は分周器、（４）
は基本クロック信号、（５）はタイミング発生回路、（
６）は制御回路、（７）はタイミング信号、（８）は制
御回路（６）へ、このマイクロコンピュータの外部から
加えられ、る制御信号、（９）は演算回路、（ｔｏ ）
、 （ｔｉ ）はそれぞれ制御回路（６）からの制御
信号、（１２）は外部からの信号を。入出力する外部端
子である。
次に動作を説明する。発振回路（１）と水晶振動子（２
）とで正確な周波数のパルス信号を発生し、これが分周
器（３）で分周され波形整形されて基本クロック（４）
となる。
）とで正確な周波数のパルス信号を発生し、これが分周
器（３）で分周され波形整形されて基本クロック（４）
となる。
タイミング発生回路（５）では基本クロック（４）と制
御信号（１０） ｔ−人力とし、さまざまなタイミング
信号（７）を発生する。制御回路（６）では外部からの
制御信号（８）に従い、基本クロック（４）、タイミン
グ信号（７）に同期してマイクロコンピュータの各部へ
制御信号（１０）、（１１）ｔ−出力する。次とえば、
演算回路（９）へ制御信号（１１）を出力し、演算を実
行し外部端子（１２）へ結果を出力する。同時に、タイ
ミング発生回路（５）へは制御信号（１０）’を帰還し
ている。
御信号（１０） ｔ−人力とし、さまざまなタイミング
信号（７）を発生する。制御回路（６）では外部からの
制御信号（８）に従い、基本クロック（４）、タイミン
グ信号（７）に同期してマイクロコンピュータの各部へ
制御信号（１０）、（１１）ｔ−出力する。次とえば、
演算回路（９）へ制御信号（１１）を出力し、演算を実
行し外部端子（１２）へ結果を出力する。同時に、タイ
ミング発生回路（５）へは制御信号（１０）’を帰還し
ている。
以上のように、従来のマイクロコンピュータでは分周器
（３）の分周位相が不定であるため、基本クロック（４
）の位相が不定であって外部からこれを制御することが
できず、したがって外部端子（１２）へ出力する信号の
位相は外部からの制御信号（８）の制御を受けかつ基本
クロック（４）には同期しているものの、このマイクロ
コンピュータの外部で用いられている位相の基準に対し
ては一定にならず、従って外部からの制御信号（８）の
位相とは同期してないという問題点があった。
（３）の分周位相が不定であるため、基本クロック（４
）の位相が不定であって外部からこれを制御することが
できず、したがって外部端子（１２）へ出力する信号の
位相は外部からの制御信号（８）の制御を受けかつ基本
クロック（４）には同期しているものの、このマイクロ
コンピュータの外部で用いられている位相の基準に対し
ては一定にならず、従って外部からの制御信号（８）の
位相とは同期してないという問題点があった。
この発明は従来の回路における上述の問題点を解決し、
そのマイクロコンピュータから外部へ出力する信号の位
相が、外部の基準位相によって定めることのできるマイ
クロコンピュータを得ること全目的としている。
そのマイクロコンピュータから外部へ出力する信号の位
相が、外部の基準位相によって定めることのできるマイ
クロコンピュータを得ること全目的としている。
〔問題点を解決するための手段〕
この発明では分周器の分周位相を外部から制御できるよ
うにした。
うにした。
分周器の分周位相を外部から制御すれば、基本クロック
の位相を外部の基準位相に関連して決定することができ
るので外部端子へ出力する信号の位相を外部の基準位相
によって定めることができる。
の位相を外部の基準位相に関連して決定することができ
るので外部端子へ出力する信号の位相を外部の基準位相
によって定めることができる。
以下図面についてこの発明の詳細な説明する。
第１図はこの発明の一実施例を示すブロック図であって
、第２図と同一符号は同−又は相当部分を示し、（１３
）は分周器（３）への制御信号入力端子である。
、第２図と同一符号は同−又は相当部分を示し、（１３
）は分周器（３）への制御信号入力端子である。
普通の場合、分周器（３）はカウンタから構成されてお
シ、カウンタにはリセット信号入力端子が設けられてい
て、このリセット信号入力端子にリセット信号を入ガし
た場合、カウンタの計数値は零にリセットされその時点
から計数を開始することになるので、外部の基準位相に
従って端子（１３）からリセット信号を入力すれば、分
周器（３）の分周位相を制御して基本クロック（４）の
位相を外部の基準位相に同期させることができる。
シ、カウンタにはリセット信号入力端子が設けられてい
て、このリセット信号入力端子にリセット信号を入ガし
た場合、カウンタの計数値は零にリセットされその時点
から計数を開始することになるので、外部の基準位相に
従って端子（１３）からリセット信号を入力すれば、分
周器（３）の分周位相を制御して基本クロック（４）の
位相を外部の基準位相に同期させることができる。
このようにして基本クロック（４）の位相を外部の基準
位相に関連して定めておけば、外部端子（１２）への出
力信号の位相は外部の基準位相に同期したものとなる。
位相に関連して定めておけば、外部端子（１２）への出
力信号の位相は外部の基準位相に同期したものとなる。
なお、上記実施例では発振回路（１）に接続される振動
子として水晶振動子（２）ヲ示したが、これはセラミッ
ク振動子、ＬＣ回路、ＲＣ回路を用いてもよい。また、
上記マイクロコンピュータを内蔵する集積回路でも同様
である。
子として水晶振動子（２）ヲ示したが、これはセラミッ
ク振動子、ＬＣ回路、ＲＣ回路を用いてもよい。また、
上記マイクロコンピュータを内蔵する集積回路でも同様
である。
以上のようにこの発明によれば、入力状態によって出力
状態が一つに決められるため、複数のマイクロコンピュ
ータを同時に動作させることができ、マルチチップテス
ト（ｍｕｌｔｉ−ｃｈｉｐ ｔｅｓｔ ）、複雑なダイ
ナミックバーンイン（ｄｙｎａｍｉｃ ｂｕｒｎ−ｉｎ
） ｔ−行うことができるようになる。
状態が一つに決められるため、複数のマイクロコンピュ
ータを同時に動作させることができ、マルチチップテス
ト（ｍｕｌｔｉ−ｃｈｉｐ ｔｅｓｔ ）、複雑なダイ
ナミックバーンイン（ｄｙｎａｍｉｃ ｂｕｒｎ−ｉｎ
） ｔ−行うことができるようになる。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来の装置を示すブロック図である。 （１）は発振回路、（３）は分周器、（５）はタイミン
グ発生回路、（６）は制御回路、（８社外部から加えら
れる制御信号、（１３）は分周器（３）へのリセット信
号入力端子。 尚、各図中同一符号は同−又は相当部分を示す。
は従来の装置を示すブロック図である。 （１）は発振回路、（３）は分周器、（５）はタイミン
グ発生回路、（６）は制御回路、（８社外部から加えら
れる制御信号、（１３）は分周器（３）へのリセット信
号入力端子。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- パルス発振回路を内蔵するマイクロコンピュータにおい
て、上記パルス発振回路の出力するパルス信号を分周す
る分周器、この分周器をリセットするための信号を当該
マイクロコンピュータの外部から入力する手段を備えた
ことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130179A JPS61288259A (ja) | 1985-06-14 | 1985-06-14 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130179A JPS61288259A (ja) | 1985-06-14 | 1985-06-14 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61288259A true JPS61288259A (ja) | 1986-12-18 |
Family
ID=15027940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60130179A Pending JPS61288259A (ja) | 1985-06-14 | 1985-06-14 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61288259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235124A (ja) * | 1989-03-09 | 1990-09-18 | Matsushita Electric Ind Co Ltd | 信号処理回路 |
-
1985
- 1985-06-14 JP JP60130179A patent/JPS61288259A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235124A (ja) * | 1989-03-09 | 1990-09-18 | Matsushita Electric Ind Co Ltd | 信号処理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418822A (en) | Configuration for clock recovery | |
| JPH0292012A (ja) | パルス発生回路 | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| JPS5935218B2 (ja) | Ｐｌｌ回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JP2580940B2 (ja) | ゲートパルス幅測定回路 | |
| JP2742642B2 (ja) | 発振同期型周波数等変化測定法及びその装置 | |
| JPH10322200A (ja) | 位相ロック検出回路 | |
| JPS6259877A (ja) | 可変周期パルス信号発生装置 | |
| US4980655A (en) | D type flip-flop oscillator | |
| JP2622853B2 (ja) | ２逓倍回路 | |
| JP2615984B2 (ja) | 信号処理回路 | |
| JPH02180428A (ja) | リセット回路 | |
| KR950001436B1 (ko) | 기준펄스 발생회로 | |
| JP2541109B2 (ja) | Ｐｌｌ方式オフセット周波数合成回路 | |
| JPH01198132A (ja) | サンプルクロック発生回路 | |
| JP2548357B2 (ja) | マイクロコンピュータ | |
| JP2577931B2 (ja) | パルス幅計測方法 | |
| JPS63200081A (ja) | タイミング信号発生器 | |
| JPH01236732A (ja) | リセット回路 | |
| JPH02262704A (ja) | 粘弾性測定用正弦波発生回路 | |
| JPH04104084A (ja) | 時計回路 | |
| JPH066211A (ja) | 基準発振器およびその制御方法 | |
| JPH01198113A (ja) | タイミング信号発生器 | |
| JPS63118954A (ja) | 動作モ−ド設定装置 |