JP2548357B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2548357B2 JP2548357B2 JP1043736A JP4373689A JP2548357B2 JP 2548357 B2 JP2548357 B2 JP 2548357B2 JP 1043736 A JP1043736 A JP 1043736A JP 4373689 A JP4373689 A JP 4373689A JP 2548357 B2 JP2548357 B2 JP 2548357B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- microcomputer
- output terminal
- terminal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、マイクロコンピュータの内部位相出力回
路に関するものである。
路に関するものである。
従来の技術 従来、第２図に示す様にマイクロコンピュータ11は、
システムクロック生成の発振のために発振入力端子12と
インバータ13および発振出力端子18を有する。発振出力
端子18より分周回路14へクロックが入力されCPUクロッ
ク信号線15を通じてCPU16へシステムクロックとして供
給される。ここで分周回路14はマイクロコンピュータの
仕様に合わせて分周比が設定されている。本回路による
システムクロックの位相をモニターするためCPUクロッ
ク信号線15よりインバータ17を介して内部位相出力端子
19へ出力される。
システムクロック生成の発振のために発振入力端子12と
インバータ13および発振出力端子18を有する。発振出力
端子18より分周回路14へクロックが入力されCPUクロッ
ク信号線15を通じてCPU16へシステムクロックとして供
給される。ここで分周回路14はマイクロコンピュータの
仕様に合わせて分周比が設定されている。本回路による
システムクロックの位相をモニターするためCPUクロッ
ク信号線15よりインバータ17を介して内部位相出力端子
19へ出力される。
発明が解決しようとする課題 マイクロコンピュータの機能向上とコスト低減のため
には、限られたピン数で目的の仕様を実現しなければな
らない。システムクロックの内部位相状態をモニターす
ることは、実動作時必ずしも必要ではないが、試験時は
必ず必要である。従って、仕様上、実動作時内部位相の
モニターが必要でない場合でも、回路試験を確実に行う
ことのためにユーザ仕様に対して内部位相出力端子を付
加しなくてはならないといった試験のために出力端子を
余分に作らなけらばならないと言う課題がある。
には、限られたピン数で目的の仕様を実現しなければな
らない。システムクロックの内部位相状態をモニターす
ることは、実動作時必ずしも必要ではないが、試験時は
必ず必要である。従って、仕様上、実動作時内部位相の
モニターが必要でない場合でも、回路試験を確実に行う
ことのためにユーザ仕様に対して内部位相出力端子を付
加しなくてはならないといった試験のために出力端子を
余分に作らなけらばならないと言う課題がある。
課題を解決するための手段 この問題点を解決するために、本発明のマイクロコン
ピュータは、発振入力端子と発振出力端子と、前記発振
入力端子を入力とし、前記発振出力端子を出力とする位
相反転素子とを有し、前記発振入力端子に入力されるク
ロックにより生成される多相のシステムクロックの内部
位相状態を前記発振出力端子に出力する機能を備えてい
る。
ピュータは、発振入力端子と発振出力端子と、前記発振
入力端子を入力とし、前記発振出力端子を出力とする位
相反転素子とを有し、前記発振入力端子に入力されるク
ロックにより生成される多相のシステムクロックの内部
位相状態を前記発振出力端子に出力する機能を備えてい
る。
作用 発振入力端子へクロックを入力することにより、発振
出力端子へ内部位相信号を出力する。
出力端子へ内部位相信号を出力する。
実施例 第１図は本発明のマイクロコンピュータの一実施例を
示すブロック図である。同図においてマイクロコンピュ
ータ１は、システムクロック生成に必要な発振を行うた
めに、発振入力端子２、インバータ3,4、マルチプレク
サ９、発振出力端子10を持ち、前記インバータ４の出力
が分周回路５へ入力され、CPUクロック信号線６を通じ
てCPU7へシステムクロックを供給する。ここで分周回路
５はマイクロコンピュータの仕様に合わせた分周比が設
定されており、出力されるシステムクロックには分周分
の位相の曖昧さが存在する。この位相をモニターするた
めシステムクロックはCPUクロック信号線６によりマル
チプレクサ９を介して発振出力端子10に出力される。マ
ルチプレクサ９の制御は、CPU7からの出力選択信号８に
より行なわれる。出力選択信号８は、実動作時、インバ
ータ４の出力をマルチプレクサ９を通して発振出力端子
10へ出力させる様に設定されている。
示すブロック図である。同図においてマイクロコンピュ
ータ１は、システムクロック生成に必要な発振を行うた
めに、発振入力端子２、インバータ3,4、マルチプレク
サ９、発振出力端子10を持ち、前記インバータ４の出力
が分周回路５へ入力され、CPUクロック信号線６を通じ
てCPU7へシステムクロックを供給する。ここで分周回路
５はマイクロコンピュータの仕様に合わせた分周比が設
定されており、出力されるシステムクロックには分周分
の位相の曖昧さが存在する。この位相をモニターするた
めシステムクロックはCPUクロック信号線６によりマル
チプレクサ９を介して発振出力端子10に出力される。マ
ルチプレクサ９の制御は、CPU7からの出力選択信号８に
より行なわれる。出力選択信号８は、実動作時、インバ
ータ４の出力をマルチプレクサ９を通して発振出力端子
10へ出力させる様に設定されている。
発明の効果 本発明により、従来特別に設けていた内部位相出力端
子をなくすことができるので発振端子以外の全端子を要
望仕様の実現に振り分けることが出来る。そのため、マ
イクロコンピュータの多機能化がコストアップなくして
図られる。また、内部位相のモニタ端子が発振出力端子
に固定されることにより従来と同一手法にて試験を行な
える。
子をなくすことができるので発振端子以外の全端子を要
望仕様の実現に振り分けることが出来る。そのため、マ
イクロコンピュータの多機能化がコストアップなくして
図られる。また、内部位相のモニタ端子が発振出力端子
に固定されることにより従来と同一手法にて試験を行な
える。
第１図は本発明の実施例のマイクロコンピュータにおけ
るブロック図、第２図は従来のマイクロコンピュータの
ブロック図である。 1,11……マイクロコンピュータ、2,12……発振入力端
子、3,4,13,17……インバータ、5,14……分周回路、6,1
5……CPUクロック信号線、7,16……CPU、８……出力選
択信号、９……マルチプレクサ、10,18……発振出力端
子、19……内部位相出力端子。
るブロック図、第２図は従来のマイクロコンピュータの
ブロック図である。 1,11……マイクロコンピュータ、2,12……発振入力端
子、3,4,13,17……インバータ、5,14……分周回路、6,1
5……CPUクロック信号線、7,16……CPU、８……出力選
択信号、９……マルチプレクサ、10,18……発振出力端
子、19……内部位相出力端子。
Claims (1)
- 【請求項１】発振入力端子と、発振出力端子と、前記発
振入力端子に入力されるクロックに基づいて多相のシス
テムクロックを生成する分周回路と、前記システムクロ
ックの反転信号または前記クロックの反転信号のどちら
か一方を前記発振出力端子に出力する選択手段とを有す
るマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043736A JP2548357B2 (ja) | 1989-02-23 | 1989-02-23 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043736A JP2548357B2 (ja) | 1989-02-23 | 1989-02-23 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222015A JPH02222015A (ja) | 1990-09-04 |
| JP2548357B2 true JP2548357B2 (ja) | 1996-10-30 |
Family
ID=12672070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043736A Expired - Fee Related JP2548357B2 (ja) | 1989-02-23 | 1989-02-23 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548357B2 (ja) |
-
1989
- 1989-02-23 JP JP1043736A patent/JP2548357B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02222015A (ja) | 1990-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3499051B2 (ja) | タイミング信号発生回路 | |
| JPH04336308A (ja) | マイクロコンピュータ | |
| US6275057B1 (en) | Semiconductor test system having high frequency and low jitter clock generator | |
| US6888414B2 (en) | Controllable and testable oscillator apparatus for an integrated circuit | |
| JPS63503412A (ja) | 可変周波数のシステムクロックと同相の定周波数クロックソ−スのための方法及び装置 | |
| JP2548357B2 (ja) | マイクロコンピュータ | |
| KR20070089444A (ko) | 위상이 다른 다수개의 드라우지 클럭 신호들을 내부적으로발생하는 집적회로 장치 | |
| JP2615984B2 (ja) | 信号処理回路 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JPH05158575A (ja) | クロックスキュー観測システム | |
| JPH06187797A (ja) | メモリ集積回路 | |
| JPH05315956A (ja) | クロック信号発生回路 | |
| JPH02180428A (ja) | リセット回路 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JP2004012175A (ja) | Ｐｌｌ内蔵回路の評価方法、ｐｌｌ内蔵回路の評価システム、及びｐｌｌ内蔵回路 | |
| KR0145789B1 (ko) | 바운더리 스캔 구조의 테스트 클럭 발생 장치 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| KR930012022B1 (ko) | 키보드 컨트롤러용 클럭 발생회로 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JPS61126482A (ja) | デイジタルパタ−ンテスタ | |
| JPS6094522A (ja) | デイジタルミキシング回路 | |
| JPH07209388A (ja) | タイミング信号発生装置 | |
| JPH05233849A (ja) | 半導体装置 | |
| JPH03296120A (ja) | クロックジェネレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |