JPH04365110A - クロック停止回路 - Google Patents
クロック停止回路Info
- Publication number
- JPH04365110A JPH04365110A JP3140565A JP14056591A JPH04365110A JP H04365110 A JPH04365110 A JP H04365110A JP 3140565 A JP3140565 A JP 3140565A JP 14056591 A JP14056591 A JP 14056591A JP H04365110 A JPH04365110 A JP H04365110A
- Authority
- JP
- Japan
- Prior art keywords
- stop
- clock
- circuit
- clock signal
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はクロック回路に関し、特
に大規模集積回路（以下ＬＳＩと略す）に供給される外
部クロックの停止回路に関する。
に大規模集積回路（以下ＬＳＩと略す）に供給される外
部クロックの停止回路に関する。
【０００２】
【従来の技術】近年マイクロコンピュータ等のＬＳＩの
進歩に伴ってハンディ・ターミナルや電子手帳等の帯用
機器が多く開発されている。これらの機器はその用途か
ら軽量化と長時間動作が必要であり、これらの機器に搭
載されるＬＳＩについても低消費電極が要求される。こ
の低消費電力化を計るため、キー入力持ち等でＬＳＩが
動作していない時にはクロックを一時的に停止させる機
能を持つＬＳＩが多くなっている。
進歩に伴ってハンディ・ターミナルや電子手帳等の帯用
機器が多く開発されている。これらの機器はその用途か
ら軽量化と長時間動作が必要であり、これらの機器に搭
載されるＬＳＩについても低消費電極が要求される。こ
の低消費電力化を計るため、キー入力持ち等でＬＳＩが
動作していない時にはクロックを一時的に停止させる機
能を持つＬＳＩが多くなっている。
【０００３】クロックを停止させる方法としては、ＬＳ
Ｉを動作させる内部命令の一つとしてストップ命令を持
ちこの命令を実行してクロックを停止させるソフトウェ
ア・ストップがある。また外部ストップ端子を設けて外
部信号によりクロックを停止させるハードウェア・スト
ップもある。他のクロック停止方法として外部クロック
を直接停止してしまう方法もある。
Ｉを動作させる内部命令の一つとしてストップ命令を持
ちこの命令を実行してクロックを停止させるソフトウェ
ア・ストップがある。また外部ストップ端子を設けて外
部信号によりクロックを停止させるハードウェア・スト
ップもある。他のクロック停止方法として外部クロック
を直接停止してしまう方法もある。
【０００４】
【発明が解決しようとする課題】従来のＬＳＩのクロッ
ク停止回路は、ソフトウェア・ストップでは外部から任
意のタイミングでＬＳＩを停止できない問題がある。ま
たハードウェア・ストップでは外部から任意のタイミン
グでＬＳＩを停止できるが外部端子が一本増加する欠点
がある。
ク停止回路は、ソフトウェア・ストップでは外部から任
意のタイミングでＬＳＩを停止できない問題がある。ま
たハードウェア・ストップでは外部から任意のタイミン
グでＬＳＩを停止できるが外部端子が一本増加する欠点
がある。
【０００５】クロックを直接停止する方法では次のよう
な問題が生じる。通常マイクロコンピュータ等のＬＳＩ
では内部にダイナミック回路を多用する事によりトラン
ジスタ数を削減しチップ・サイズを縮小している。これ
によりＬＳＩのコスト低減を計っている。しかしダイナ
ミック回路はサンプリング・タイミングでクロックを停
止すると保持していた電荷がリーク電流により抜けてし
まいデータ等が破壊されてしまう。
な問題が生じる。通常マイクロコンピュータ等のＬＳＩ
では内部にダイナミック回路を多用する事によりトラン
ジスタ数を削減しチップ・サイズを縮小している。これ
によりＬＳＩのコスト低減を計っている。しかしダイナ
ミック回路はサンプリング・タイミングでクロックを停
止すると保持していた電荷がリーク電流により抜けてし
まいデータ等が破壊されてしまう。
【０００６】これを避けるにはＬＳＩの内部回路にスタ
ティック回路を使用すれば良いが、スタティック回路で
はダイナミック回路に比べてほぼ２倍のトランジスタ数
が必要になりチップ・サイズの増大からコスト・アップ
になる。又、ＬＳＩ内部のバス・サイクルやマシン・サ
イクルには機能上の制約から途中でクロックを停止でき
ないタイミングがある。更にセンス・アンプやチャージ
・ポンプ等ではクロック停止前後で所定の手順を必要と
しクロックを直接停止できない。
ティック回路を使用すれば良いが、スタティック回路で
はダイナミック回路に比べてほぼ２倍のトランジスタ数
が必要になりチップ・サイズの増大からコスト・アップ
になる。又、ＬＳＩ内部のバス・サイクルやマシン・サ
イクルには機能上の制約から途中でクロックを停止でき
ないタイミングがある。更にセンス・アンプやチャージ
・ポンプ等ではクロック停止前後で所定の手順を必要と
しクロックを直接停止できない。
【０００７】本発明の目的は外部クロック信号が停止し
た事を検出してストップ信号を出力すると同時に、マイ
クロコンピュータの内部回路がストップ状態に移行する
ために必要なクロック信号を内部で自動的に発生させる
クロック停止回路を提供することにある。
た事を検出してストップ信号を出力すると同時に、マイ
クロコンピュータの内部回路がストップ状態に移行する
ために必要なクロック信号を内部で自動的に発生させる
クロック停止回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のクロック停止回
路は、外部クロックが停止した事を検出する検出回路と
、該検出回路の出力信号を入力して前記外部クロック停
止後の一定期間に内部クロックを発生する内部クロック
発生回路と、前記外部クロックまたは前記内部クロック
発生回路の出力する内部クロックとを切換え出力する選
択回路とを有して構成されている。
路は、外部クロックが停止した事を検出する検出回路と
、該検出回路の出力信号を入力して前記外部クロック停
止後の一定期間に内部クロックを発生する内部クロック
発生回路と、前記外部クロックまたは前記内部クロック
発生回路の出力する内部クロックとを切換え出力する選
択回路とを有して構成されている。
【０００９】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例を示すマイクロコンピュータ
のクロック停止回路である。クロック停止回路は、外部
クロックＣＫＥを入力するクロック停止検出回路１と、
検出回路１の出力信号ＳＴＰを入力して外部クロックＣ
ＫＥの停止後の一定期間（Ｔ２〜Ｔ３）に内部クロック
ＣＫＩを発生する内部クロック発生回路６と、外部クロ
ックＣＫＥまたは内部クロック発生回路６の出力する内
部クロックＣＫＩとを切換え出力する選択回路５とを有
している。
。図１は本発明の一実施例を示すマイクロコンピュータ
のクロック停止回路である。クロック停止回路は、外部
クロックＣＫＥを入力するクロック停止検出回路１と、
検出回路１の出力信号ＳＴＰを入力して外部クロックＣ
ＫＥの停止後の一定期間（Ｔ２〜Ｔ３）に内部クロック
ＣＫＩを発生する内部クロック発生回路６と、外部クロ
ックＣＫＥまたは内部クロック発生回路６の出力する内
部クロックＣＫＩとを切換え出力する選択回路５とを有
している。
【００１０】次に動作を説明すると、まずマイクロコン
ピュータの外部端子に外部クロック信号ＣＫＥが入力さ
れる。外部クロック信号ＣＫＥはクロック停止検出回路
１に入力される。クロック停止検出回路１はＳＮ７４１
２３Ｎ等のような再トリガ単安定マルチで構成され、外
部クロック信号ＣＫＥの立上がりエッジの周期が動作時
間Ｔｍ以内の時はハイレベルを出力し、立上がりエッジ
が動作時間Ｔｍ以内に来ない時にロウレベルを出力する
。クロック停止検出回路１の出力はマイクロコンピュー
タ内部へロウアクティブのストップ信号ＳＴＰとして出
力され、ストップ状態への移行処理を行なう。
ピュータの外部端子に外部クロック信号ＣＫＥが入力さ
れる。外部クロック信号ＣＫＥはクロック停止検出回路
１に入力される。クロック停止検出回路１はＳＮ７４１
２３Ｎ等のような再トリガ単安定マルチで構成され、外
部クロック信号ＣＫＥの立上がりエッジの周期が動作時
間Ｔｍ以内の時はハイレベルを出力し、立上がりエッジ
が動作時間Ｔｍ以内に来ない時にロウレベルを出力する
。クロック停止検出回路１の出力はマイクロコンピュー
タ内部へロウアクティブのストップ信号ＳＴＰとして出
力され、ストップ状態への移行処理を行なう。
【００１１】ストップ信号ＳＴＰはリセット／セット型
フリップ・フロップ２（以下Ｒ／Ｓ・ＦＦ２と略す）に
入力され、立上がりエッジでセットされる。Ｒ／Ｓ・Ｆ
Ｆ２の出力信号ＲＳＦは自走マルチ３のストローブ入力
Ｓに入力され、Ｒ／Ｓ・ＦＦ２の出力信号ＲＳＦがハイ
レベルの時に発振する。自走マルチ３は内部クロック信
号ＣＫＩを出力する。
フリップ・フロップ２（以下Ｒ／Ｓ・ＦＦ２と略す）に
入力され、立上がりエッジでセットされる。Ｒ／Ｓ・Ｆ
Ｆ２の出力信号ＲＳＦは自走マルチ３のストローブ入力
Ｓに入力され、Ｒ／Ｓ・ＦＦ２の出力信号ＲＳＦがハイ
レベルの時に発振する。自走マルチ３は内部クロック信
号ＣＫＩを出力する。
【００１２】内部クロック信号ＣＫＩはカウンタ４に入
力される。カウンタ４は４進カウンタでカウンタ出力信
号ＣＴを出力する。カウンタ出力信号ＣＴはＲ／Ｓ・Ｆ
Ｆ２に入力され立上がりエッジでＲ／Ｓ・ＦＦ２をリセ
ットする。
力される。カウンタ４は４進カウンタでカウンタ出力信
号ＣＴを出力する。カウンタ出力信号ＣＴはＲ／Ｓ・Ｆ
Ｆ２に入力され立上がりエッジでＲ／Ｓ・ＦＦ２をリセ
ットする。
【００１３】外部クロック信号ＣＫＥと内部クロック信
号ＣＫＩは選択回路５に入力され、選択回路５の選択入
力Ｓにはストップ信号ＳＴＰが入力される。選択回路５
はストップ信号ＳＴＰがハイレベルの時に外部クロック
信号ＣＫＥを、ロウレベルの時に内部クロック信号ＣＫ
Ｉを選択し、クロック信号ＣＬＫをマイクロコンピュー
タ内部へのクロック信号として出力する。
号ＣＫＩは選択回路５に入力され、選択回路５の選択入
力Ｓにはストップ信号ＳＴＰが入力される。選択回路５
はストップ信号ＳＴＰがハイレベルの時に外部クロック
信号ＣＫＥを、ロウレベルの時に内部クロック信号ＣＫ
Ｉを選択し、クロック信号ＣＬＫをマイクロコンピュー
タ内部へのクロック信号として出力する。
【００１４】次に図１のクロック停止回路の動作につい
て図２のタイミング図を参照しながら説明する。タイミ
ングＴ１まではマイクロコンピュータの通常の動作状態
で、外部クロック信号ＣＫＥはクロック停止検出回路１
の動作時間Ｔｍ以内で周期的に立下がりエッジが来てい
るので、ストップ信号ＳＴＰはハイレベルを出力し、選
択回路５はクロック信号ＣＬＫとして外部クロック信号
ＣＫＥを選択出力する。
て図２のタイミング図を参照しながら説明する。タイミ
ングＴ１まではマイクロコンピュータの通常の動作状態
で、外部クロック信号ＣＫＥはクロック停止検出回路１
の動作時間Ｔｍ以内で周期的に立下がりエッジが来てい
るので、ストップ信号ＳＴＰはハイレベルを出力し、選
択回路５はクロック信号ＣＬＫとして外部クロック信号
ＣＫＥを選択出力する。
【００１５】タイミングＴ１で外部クロック信号ＣＫＥ
が停止する。タイミングＴ２でクロック停止検出回路１
の動作時間Ｔｍになりストップ信号ＳＴＰはロウレベル
になる。このためＲ／Ｓ・ＦＦ２はセットされ、自走マ
ルチ３は発振を開始する。又選択回路５はクロック信号
ＣＬＫとして外部クロック信号ＣＫＥから内部クロック
信号ＣＫＩを切換え出力する。
が停止する。タイミングＴ２でクロック停止検出回路１
の動作時間Ｔｍになりストップ信号ＳＴＰはロウレベル
になる。このためＲ／Ｓ・ＦＦ２はセットされ、自走マ
ルチ３は発振を開始する。又選択回路５はクロック信号
ＣＬＫとして外部クロック信号ＣＫＥから内部クロック
信号ＣＫＩを切換え出力する。
【００１６】タイミングＴ３で内部クロック信号ＣＫＩ
は４クロック目を出力し、カウンタ出力信号ＣＴは発振
を停止し、クロック信号ＣＬＫにはロウレベルが出力さ
れる。
は４クロック目を出力し、カウンタ出力信号ＣＴは発振
を停止し、クロック信号ＣＬＫにはロウレベルが出力さ
れる。
【００１７】マイクロコンピュータの内部回路はストッ
プ信号ＳＴＰがロウレベル（ロウアクティブ）中に出力
された４クロックのクロック信号ＣＬＫによりストップ
状態への移行処理を終えストップ状態に入る。タイミン
グＴ４で外部クロック信号ＣＫＥが再開する。
プ信号ＳＴＰがロウレベル（ロウアクティブ）中に出力
された４クロックのクロック信号ＣＬＫによりストップ
状態への移行処理を終えストップ状態に入る。タイミン
グＴ４で外部クロック信号ＣＫＥが再開する。
【００１８】タイミングＴ５で外部クロック信号ＣＫＥ
の立下がりエッジによりクロック停止検出回路１に再ト
リガがかかり、ストップ信号ＳＴＰはハイレベルになり
ストップ状態は解除されてマイクロコンピュータは通常
の動作状態に戻る。
の立下がりエッジによりクロック停止検出回路１に再ト
リガがかかり、ストップ信号ＳＴＰはハイレベルになり
ストップ状態は解除されてマイクロコンピュータは通常
の動作状態に戻る。
【００１９】図３は本発明の第２の実施例を示すクロッ
ク停止回路である。クロック信号ＣＬＫの生成回路は図
１の選択回路５の代わりにオアゲート６を使用し、外部
クロック信号ＣＫＥと内部クロック信号ＣＫＩを入力と
している。その他の回路構成は図１のクロック停止回路
と同じであり、その動作も外部クロック信号ＣＫＥがロ
ウレベルで停止した時は同じであるので説明を省略する
。
ク停止回路である。クロック信号ＣＬＫの生成回路は図
１の選択回路５の代わりにオアゲート６を使用し、外部
クロック信号ＣＫＥと内部クロック信号ＣＫＩを入力と
している。その他の回路構成は図１のクロック停止回路
と同じであり、その動作も外部クロック信号ＣＫＥがロ
ウレベルで停止した時は同じであるので説明を省略する
。
【００２０】
【発明の効果】以上説明したように本発明によれば、マ
イクロコンピュータの外部クロック信号ＣＫＥが停止し
た事を検出してストップ信号ＳＴＰを出力すると同時に
、マイクロコンピュータの内部回路がストップ状態に移
行するために必要なクロック信号を内部クロック発生回
路を設けて自動的に発生させる事により、特別な外部端
子を使用する事なく任意のタイミングでマイクロコンピ
ュータを停止させる事ができ、又ダイナミック回路等の
従来は外部クロック信号を直接停止できなかった回路を
使用できるためコスト低減できる効果もある。
イクロコンピュータの外部クロック信号ＣＫＥが停止し
た事を検出してストップ信号ＳＴＰを出力すると同時に
、マイクロコンピュータの内部回路がストップ状態に移
行するために必要なクロック信号を内部クロック発生回
路を設けて自動的に発生させる事により、特別な外部端
子を使用する事なく任意のタイミングでマイクロコンピ
ュータを停止させる事ができ、又ダイナミック回路等の
従来は外部クロック信号を直接停止できなかった回路を
使用できるためコスト低減できる効果もある。
【図１】本発明の第１の実施例を示すクロック停止回路
図である。
図である。
【図２】図１のクロック停止回路の動作を示すタイミン
グ図である。
グ図である。
【図３】本発明の第２の実施例を示すクロック停止回路
図である。
図である。
１ クロック停止検出回路
２ フリップフロップ
３ 自走マルチ
４ カウンタ
５ 選択回路
６ ＯＲゲート
ＣＫＥ 外部クロック信号
ＣＫＩ 内部クロック信号
ＳＴＰ ストップ信号
ＣＴ カウンタ出力信号
ＣＬＫ クロック信号
ＲＳＦ Ｒ／Ｓ・ＦＦ２の出力信号Ｔ１〜Ｔ５
タイミング
タイミング
Claims (1)
- 【請求項１】 外部クロックが停止した事を検出する
検出回路と、該検出回路の出力信号を入力して前記外部
クロック停止後の一定期間に内部クロックを発生する内
部クロック発生回路と、前記外部クロックまたは前記内
部クロック発生回路の出力する内部クロックとを切換え
出力する選択回路とを有する事を特徴とするクロック停
止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140565A JP2964704B2 (ja) | 1991-06-13 | 1991-06-13 | クロック停止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140565A JP2964704B2 (ja) | 1991-06-13 | 1991-06-13 | クロック停止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04365110A true JPH04365110A (ja) | 1992-12-17 |
| JP2964704B2 JP2964704B2 (ja) | 1999-10-18 |
Family
ID=15271644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140565A Expired - Fee Related JP2964704B2 (ja) | 1991-06-13 | 1991-06-13 | クロック停止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964704B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126239A1 (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体集積回路及びクロック制御方法 |
| US7872505B2 (en) | 2008-11-27 | 2011-01-18 | Renesas Electronics Corporation | Semiconductor apparatus and anomaly detection method of the same |
| WO2018016344A1 (ja) * | 2016-07-21 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
-
1991
- 1991-06-13 JP JP3140565A patent/JP2964704B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126239A1 (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体集積回路及びクロック制御方法 |
| US7872505B2 (en) | 2008-11-27 | 2011-01-18 | Renesas Electronics Corporation | Semiconductor apparatus and anomaly detection method of the same |
| US7986168B2 (en) | 2008-11-27 | 2011-07-26 | Renesas Electronics Corporation | Semiconductor apparatus and anomaly detection method of the same |
| US8081014B2 (en) | 2008-11-27 | 2011-12-20 | Renesas Electronics Corporation | Apparatus for detecting presence or absence of oscillation of clock signal |
| US8269526B2 (en) | 2008-11-27 | 2012-09-18 | Renesas Electronics Corporation | Apparatus for detecting presence or absence of oscillation of clock signal |
| US8466714B2 (en) | 2008-11-27 | 2013-06-18 | Renesas Electronics Corporation | Apparatus for detecting presence or absence of oscillation of clock signal |
| WO2018016344A1 (ja) * | 2016-07-21 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
| US10666284B2 (en) | 2016-07-21 | 2020-05-26 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2964704B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550489A (en) | Secondary clock source for low power, fast response clocking | |
| JP4288011B2 (ja) | マルチプルコンポーネントシステムに対するリセットシステム | |
| US6624681B1 (en) | Circuit and method for stopping a clock tree while maintaining PLL lock | |
| JPH10303727A (ja) | データレシーバ | |
| JPH04365110A (ja) | クロック停止回路 | |
| US7031421B2 (en) | Method and device for initializing an asynchronous latch chain | |
| US20020145454A1 (en) | Reset circuit and method therefor | |
| US6166574A (en) | Circuit for turning on and off a clock without a glitch | |
| JPH1185304A (ja) | クロック入力制御回路 | |
| JPH0792792B2 (ja) | デ−タ処理装置 | |
| JP2001035148A (ja) | データ処理装置 | |
| JP2003323228A (ja) | マイクロプロセッサおよびマイクロプロセッサの動作モード切替方法 | |
| US6928025B1 (en) | Synchronous integrated memory | |
| JP2722920B2 (ja) | クロック発振停止制御回路 | |
| JP2003162412A (ja) | Ｃｐｕの省電力回路 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| KR0163889B1 (ko) | 슬립모드 제어회로 | |
| JP2000163155A (ja) | データ処理回路 | |
| US20030131276A1 (en) | Method, apparatus, and computer program product for pacing clocked operations | |
| JPH0736770A (ja) | 半導体メモリ装置 | |
| JP2000029560A (ja) | 電子装置 | |
| JPH06324989A (ja) | 同期式バスインタフェース装置 | |
| JPH0731607B2 (ja) | 割り込み入力回路 | |
| JP2005129055A (ja) | Ｓｄｒａｍアクセスのためのデータインタフェース装置 | |
| JPS63257995A (ja) | リフレツシユ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990713 |
|
| LAPS | Cancellation because of no payment of annual fees |