KR920006751B1 - 고집적소자의 초기전원 공급시 칩 안정화 회로 - Google Patents

Abstract

내용 없음.

Description

고집적소자의 초기전원 공급시 칩 안정화 회로

제1도는 본 발명이 사용되는 MOS 소자의 내부를 나타낸 블럭다이어그램도.

제2도는 본 발명의 칩 안정화회로의 실시회로도.

제3도는 본 발명회로도의 동작상태를 나타낸 각부출력 상태도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 패드(PAD) 2 : 제 1클럭 분주회로

3 : 제 2 클럭 분주회로 5 : 칩안정화부

6 : 내부직류 발진회로 5-1 : 스타트업부

5-2 : 외부클럭감지부 5-3 : 래치

9 : 쉬미트트리거 M1, M2, M3... : 트랜지스터

11,12, 13... : 인버터

본 발명은 고집적소자의 전원회로에 관한것으로, 고집적 MOS 소자에서 초기전원 공급시 기생바이폴라구조에 의하여 래치현상이 발생되는것을 방지할 수 있는 칩 안정화회로에 관한 것이다. 고밀도로 집적된 고집적소자는 고집적화가 될수록 여러가지층과 패턴이 요구되는 정교한 공정을 사용하여 MOS 트랜지스터의 수는 증가되고 칩사이즈는 크게 감소하게 된다. 그리고 많은 MOS 트랜지스터에 전원이 공급되는 초기에각 소자들은 초기값들을 잡기위하여 엄청난 양의 전류가 흐르게되어 기판전류가 불안정하게 되고 이러한 MOS 소자의 현상에 의하여 래치업(LATCH-UP) 문제를 야기시키게 된다. 래치업 현상이란 칩내부에 형성된 트랜지스터들이 외부노이즈에 의하여 트리거되어 전원단자로부터 접지단자로 직류전류가 흐르게 되는 현상으로 심한 경우에 트랜지스터를 파괴하게 되므로 MOS 소자의 고집적시 커다란 문제점이 된다. 따라서 MOS 소자에서 초기전원 공급시 칩보호회로를 구성시킬 필요가 있으며 이와같은 회로는 초기전원 공급후전원이 안정되는 200μs동안 동작시킬 필요가 있다.

종래에는 대개 초기에 투입되는 전원(VCC)의 라이징타임을 이용하여 일정시간(200μs)동안 지연된후 MOS 소자가 동작되게 하였으나 타임지연은 투입되는 전원에 따라 변동되기가 쉽고 여러가지 주변요인등에 의하여 불안정되게 동작되므로 바람직스럽지 못한 것이었다.

본 발명은 이와같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 초기 전원 공급시에 MOS 소자를 대기상태로 유지시킨후 MOS 소자의 내부동작을 감지하여 MOS 소자가 동작되는 시기에만 내부출력과 직류발진 전압을 공급할 수 있는 고집적소자의 초기전원 공급시 안정화회로를 제공하고자 하는 것이다.

이와같은 목적을 달성하기 위한 본 발명의 특징은 초기전원 공급시 L레벨의 초기기동신호를 출력시키기 위한 스타트업부와, 외부출력의 레벨이 천이되는 것을 감지하는 외부클럭감지부와, 상기 스타트업부의 후단 및 상기 외부클럭감지부의 후단에 연결되어 레벨을 전달하기 위한 MOS 트랜지스터와, 상기 MOS 트랜지스터의 출력측에 연결되는 래치회로로 구성된 칩안정화부에 있는 것이다. 이와같은 칩안정화부는 내부의 클럭분주회로의 구동시점을 제어하여 내부칩이 동작되는 시점에만 내부클럭을 발생시키며, 내부직류전압을 공급하게 하고 있다.

이하 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

제1는 본 발명이 사용되는 MOS 소자의 내부를 나타낸 블럭다이어그램도이다. 외부신호가 인가되는 패드(1)측에는 직렬로 제 1 클럭분주회로(2), 제 2 클럭분주회로(3), 제 3 클럭분주회로(4)가 순차적으로 연결되어 내부클럭 신호(CLK)가 발생되게 구성한다. 제1클럭 분주회로(2)의 출력측에는 외부에서 인가되는 외부클럭(CSIN)이 H레벨에서 L레벨로 천이되는 순간 내부클럭(CSOUT)을 발생시키는 칩 안정화회로(5)가 연결되고 칩안정화부(5)는 제1클럭분주회로(2) 및 제2클럭분주회로(3) 사이에 구성되어 내부클럭이 공급되게 구성한다. 그리고 칩안정화부(5)의 내부클럭(CSOUT)을 받아 발진되는 내부직류발진회로(6)가 후단에 연결되어 내부직류전압이 출력될 수 있게 구성한다.

이와같이 구성된 회로에서는 패드(1)에 외부신호가 입력되면 제1클럭분주회로(2)에서 분주된 신호가 칩안정화부(5)의 외부클럭(CSIN)으로 입력된다. 칩안정화부(5)는 외부클럭(CSIN)이 H레벨에서 L레벨로 천이되는 순간 내부클럭(CSOUT)을 발생시키며, 외부클럭(CSIN)이 계속 H레벨상태 또는 L레벨상태를 유지하는 동안은 내부클럭(CSOUT)은 출력되지 아니하는 대기상태를 유지하게 된다. 외부클럭(CSIN)이 H레벨에서 L레벨로 천이되는 순간 발생되는 내부클럭(CSOUT)은 제 1 클럭분주회로(2) 또는 제 2 클럭분주회로(3)에 입력되어 클럭(CLKI 또는 CLK2)을 발생하게 된다. 또한 칩안정화부(5)에서 내부클럭(CSOUT)을 내부직류발진회로(6)에 입력시켜 내부직류발진회로(6)가 발진동작을 행하게되어 직류전압(PDC)을 발생시키게 된다.

제2도는 본 발명의 칩 안정화회로의 실시회로도를 나타내고 있다. 이 회로는 초기전원공급시 L레벨의 초기기동신호를 출력시키기 위한 스타트업부(5-1)와, 외부클럭(CSIN)의 레벨이 천이되는 것을 감지하는 외부클럭 감지부(5-2)와, 상기 스타트업부(5-1)의 후단 및 상기 외부클럭감지부(5-2)의 후단에 연결되어 레벨을 전달하기 위한 MOS 트랜지스터(M11), (M12)와, 상기 MOS 트랜지스터(M11), (M12) 사이에 연결되어 내부클럭(CSOUT)을 발생시키기 위한 래치(5-3)로 구성된다. 상기 래치(5-3)는 인버터(I4),(I5)로구성된다. 여기서 스타트업부(5-1)는 초기 전원레벨을 설정하기 위한 MOS 트랜지스터(M1),(M2) 및 콘덴서와, MOS 트랜지스터(M3-M7)로 구성된 쉬미트트리거(9)와, 다수개의 인버터(I1),(I2),(I3)가 포함된다. 그리고 외부클럭감지부(5-2)는 일정한 지연시간을 가지는 다수개의 인버터 (I6), (I7), (I8)와, 노아게이트(NOR)로 구성되어 있다. 스타트업부(5-1)는 4M급 이상의 메모리소자에서 널리 사용되고 있는 회로이다. 여기서 MOS 트랜지스터 (M1),(M2)는 초기투입되는 전원(VCC) 레벨에 따라 턴온된후 콘덴서(C1)에 충전되므로서 일정한 전위레벨을 TTL 로직으로 구성된 쉬미트트리거(9)에 입력시키게 된다. 쉬미트트리거(9)는 입력레벨에 대하여 구형파의 출력을 발생시키고 이 츌력신호는 인버터(I1),(I2),(I3)를 통하여 제3도의 노우드(B)와 같은 출력이 전원(VCC) 레벨에 대응하여 출력된다.

종래의 회로에서는 이 노우드(B)의 출력을 초기 기동신호로 사용하여 전술한 바와같이 일정시간을 지연시키는 방법을 사용하는 경우에는 오동작이 발생될 요인이 증가되는 것이었다. 그러나, 본 발명의 경우에는 실제로 칩이 동작되는 시점을 감지하여 동작중에만 필요한 내부클럭 및 직류전원을 공급할 수 있게한 것이다. 외부클럭감지부(5-2)는 메모리소자가 정상적으로 동작되는 경우에 발생되는 외부클럭(CSIN)을 감지하는 것으로 외부클럭(CSIN)신호가 H레벨에서 L레벨로 강하하는 정상적인 상태에서 노우드(C)와 같이 H레벨의 펄스를 발생시키게 된다.

즉, H레벨의 외부클럭(CSIN)신호가 인가되는 동안 인버터 (I6),(I7),(I8)를 통한 L레벨상태 신호가 노아게이트(NOR)의 입력측에 인가되고 외부클럭(CSIN)이 L레벨로 천이되는 순간 노아게이트(NOR)의 타측에 L레벨의 상태신호가 입력되어 노아게이트(NOR)의 출력측 노우드(C)는 제3도와 같이 H레벨의 펄스가 발생된다. 따라서 MOS 트랜지스터(M12)가 H레벨의 게이트신호에 의하여 턴온되면 노우드(A)는 L레벨상태가 되어 래치(5-3)에 입력되고 인버터(I5)에서 반전된 신호가 내부클럭출력(CSOUT)으로 발생하게 된다. 여기서 래치(5-3)는 인버터(I4)에서 궤환되는 출력을 이용하여 H레벨상태를 계속적으로 유지하게 한다.

따라서 상기 H레벨상태 신호가 제1도에서 입력되어 원하는 내부클럭(CLK)를 얻게되며 동시에 내부직류발진회로(6)를 동작시켜 안정된 전원을 얻을 수 있게 된다. 즉, 스타트업부(5-1)는 전원이 투입되는 초기에 레벨을 잡아 주게되고 외부클럭감지부(5-2)는 외부클럭(CSIN)이 H레벨에서 L레벨로 천이되는 순간에 펄스가 발생되게 하여 MOS 소자가 동작하는 동안에만 내부클럭 및 직류발진 전원을 공급하게 된다.

이상에서와 같이 본 발명은 종래에 초기전원 공급시 일정시간 지연시키는 칩 안정화회로를 사용하는 방식을 탈피하여 실제 MOS 소자(칩)가 동작되는 포인트(외부클럭이 H레벨에서 L레벨로 천이)를 감지하여 내부클럭과 직류전원이 공급되게한 것으로, 초기전원 공급시 불필요한 MOS 소자의 동작을 배제시키어 오동작을 방지할 수가 있는 것이다. 특히, MOS 소자에 초기전원 공급시 기판전원의 변동되는 초기전원 공급시의 문제점을 해소하기 위하여 구성되는 스타트업 회로를 이용하여 MOS 소자가 동작되는 동안만 순차적으로 전원이 공급되게 하여 초기전원 공급시 안정된 칩(MOS 소자)의 동작을 유지할 수가 있는 것으로 4M급이상의 고집적화된 메모리소자등에서 널리 사용될 수 있는 잇점이 있는 것이다.

Claims (3)

1. 패드(1)에 직렬로 연결되는 제 1 클럭분주회로(2), 제 2 클럭분주회로(3), 제 3 클럭분주회로(4)와 내부직류발진회로(6)를 가지는 초기 칩안정화 회로에 있어서, 상기 제 1 클럭분주회로(2)의 외부클럭(CSIN)에 의하여 동작되는 칩안정화부(5)와, 상기 칩안정화부(5)의 내부클럭(CSOUT)에 의하여 동작되는 제 1 클럭분주회로(2) 및 제 2 클럭분주회로(3)와, 상기 칩안정화부(5)의 내부클럭(CSOUT)에 의하여 동작되는 내부직류발진회로(6)로 구성된 고집적소자의 초기전원 공급시 칩 안정화회로.
2. 제1항에 있어서, 상기 칩 안정화부(5)는 초기전원 공급시 L레벨의 초기 기동신호를 출력시키기 위한 스타트업부(5-1)와, 외부클럭(CSIN)의 레벨이 천이되는 것을 감지하는 외부클럭감지부(5-2)와, 상기 스타트업부(5-1)의 후단 및 상기 외부클럭감지부(5-2)의 후단에 연결되어 레벨을 전달하기 위한 MOS 트랜지스터 (M11), (M12)와, 상기 MOS 트랜지스터 (M11), (M12) 사이에 연결되어 내부클럭(CSOUT)을 발생시키기 위한 래치(5-3)로 구성된 고집적소자의 초기전원 공급시 칩 안정화회로.
3. 제2항에 있어서, 상기 외부클럭감지부(5-2)는 일정한 지연을 가지는 인버터(I6), (I7), (I8)와 노아게이트(NOR)로 구성하여 외부클럭(CSIN)이 H레벨에서 L레벨로 천이되는 것을 감지하도록 구성시킨 고집적 소자의 초기전원 공급시 칩 안정화회로.

Images