KR910010694A - 고집적소자의 초기전원 공급시 안정화 회로 - Google Patents

고집적소자의 초기전원 공급시 안정화 회로 Download PDF

Info

Publication number
KR910010694A
KR910010694A KR1019890016774A KR890016774A KR910010694A KR 910010694 A KR910010694 A KR 910010694A KR 1019890016774 A KR1019890016774 A KR 1019890016774A KR 890016774 A KR890016774 A KR 890016774A KR 910010694 A KR910010694 A KR 910010694A
Authority
KR
South Korea
Prior art keywords
clock
circuit
power supply
initial power
stabilization
Prior art date
Application number
KR1019890016774A
Other languages
English (en)
Other versions
KR920006751B1 (ko
Inventor
김명호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019890016774A priority Critical patent/KR920006751B1/ko
Publication of KR910010694A publication Critical patent/KR910010694A/ko
Application granted granted Critical
Publication of KR920006751B1 publication Critical patent/KR920006751B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

고집적소자의 초기전원 공급시 안정화 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 사용되는 MOS소자의 내부를 나타낸 블럭다이어그램도.
제2도는 본 발명의 칩안정화 회로의 실시회로도.
제3본는 본 발명회로도의 동작상태를 나타낸 각부출력 상태도이다.

Claims (3)

  1. 패드(1)에 직렬로 연결되는 제1클럭분주회로(2), 제2클럭분주회로(3), 제3클럭분주회로(4)와 내부직류발진회로(6)를 가지는 초기 칩안정화 회로에 있어서, 상기 제1클럭분주회로(2)의 외부클럭(CSIN)에 의하여 동작되는 칩안정화부(5)와; 상기 칩안정화부(5)의 내부클럭(CSOUT)에 의하여 동작되는 제1클럭분주회로(2)및 제2클럭분주회로(3)와; 상기 칩안정화부(5)의 내부클럭(CSOUT)에 의하여 동작되는 내부직류발진회로(6)와; 로 구성된 고집적소자의 초기전원 공급시 안정화 회로.
  2. 제1항에 있어서, 칩안정화부(5)는 초기 전원 공급시 L레벨의 초기 기동신호를 출력시키기 위한 스타트업부(5-1)와 외부클럭(CSIN)의 레벨의 천이지는 것을 감지하는 외부컬러감지부(5-2)와 상기 스타트업부(5-1)의 후단 및 상기 외부클럭 감지부(5-2)의 후단에 연결되어 레벨을 전달하기 위한 MOS트랜지스터(M11)(M12)와, 상기 MOS트랜지스터(M11),(M12)사이에 연결되어 내부클럭(CSOUT)를 발생시키기 위한 래치(5-3)와, 로 구성된 고집적소자의 초기전원 공급시 안정화 회로.
  3. 제1항 또는 제2항에 있어서, 외부클럭감지부(5-2)는, 일정한 지연을 가지는 인버터(16),(17),(18)와 노아게이트(NO)로 구성하여 외부클럭(CSIN)이 H레벨에서 L레벨로 전이되는 것을 감지하도록 구성시킨 고집적소자의 초기전원 공급시 안정화 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890016774A 1989-11-18 1989-11-18 고집적소자의 초기전원 공급시 칩 안정화 회로 KR920006751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890016774A KR920006751B1 (ko) 1989-11-18 1989-11-18 고집적소자의 초기전원 공급시 칩 안정화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890016774A KR920006751B1 (ko) 1989-11-18 1989-11-18 고집적소자의 초기전원 공급시 칩 안정화 회로

Publications (2)

Publication Number Publication Date
KR910010694A true KR910010694A (ko) 1991-06-29
KR920006751B1 KR920006751B1 (ko) 1992-08-17

Family

ID=19291792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890016774A KR920006751B1 (ko) 1989-11-18 1989-11-18 고집적소자의 초기전원 공급시 칩 안정화 회로

Country Status (1)

Country Link
KR (1) KR920006751B1 (ko)

Also Published As

Publication number Publication date
KR920006751B1 (ko) 1992-08-17

Similar Documents

Publication Publication Date Title
KR910001380B1 (ko) 전원절환회로
KR900010774A (ko) 백바이어스전압 발생회로
KR870011696A (ko) 전원전압강하회로
KR950015379A (ko) 반도체 메모리장치의 안정된 파워-온을 위한 스타트-엎회로
KR880001111A (ko) 반도체 집적회로
KR900002558A (ko) 출력회로
KR910008863A (ko) 반도체 집적회로
KR910019310A (ko) 기준전압 발생회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR880000973A (ko) 오기입 동작방지 기능을 갖는 반도체 메모리장치
KR890004496A (ko) 반도체 집적회로
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR920009078A (ko) 이중전압원 인터페이스회로
KR930005369A (ko) 레벨변환회로
KR910010694A (ko) 고집적소자의 초기전원 공급시 안정화 회로
KR910010705A (ko) 반도체집적회로
KR920010907A (ko) 자유 전하 회로
KR910013261A (ko) 반도체 집적회로
KR890004495A (ko) 리셋트신호 발생회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR910010860A (ko) 출력회로
KR940019073A (ko) 플로우팅 감지 회로
KR870000804A (ko) Cmos파워-온 검출회로
KR940010502A (ko) 온도 의존 특성을 가지는 내부전원전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010706

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee