JPH04218938A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH04218938A JPH04218938A JP2403715A JP40371590A JPH04218938A JP H04218938 A JPH04218938 A JP H04218938A JP 2403715 A JP2403715 A JP 2403715A JP 40371590 A JP40371590 A JP 40371590A JP H04218938 A JPH04218938 A JP H04218938A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- burn
- signal
- input
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 16
- 238000000034 method Methods 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば半導体集積回
路装置などの集積回路装置に関し、更に詳しくは製造段
階の途中などでバーンイン処理が施される集積回路装置
に関する。
路装置などの集積回路装置に関し、更に詳しくは製造段
階の途中などでバーンイン処理が施される集積回路装置
に関する。
【０００２】
【従来の技術】集積回路装置を製造するにあたって、内
部回路形成後に、バーンイン処理が行われている。これ
は内部回路を実際の動作状態と同様な動作状態で駆動し
、使用開始初期に発生頻度が高い内部回路の故障を検出
して良品を選別し、前記使用開始初期の故障が実際に発
生するのを防止しようとするものである。従来のダイナ
ミックバーンイン処理については、コンピュータなどを
用いて実現されるダイナミックバーンイン装置を用いて
、たとえば予め定めるプログラムを実行して内部回路を
外部から制御することにより実使用に近い状態で動作さ
せている。
部回路形成後に、バーンイン処理が行われている。これ
は内部回路を実際の動作状態と同様な動作状態で駆動し
、使用開始初期に発生頻度が高い内部回路の故障を検出
して良品を選別し、前記使用開始初期の故障が実際に発
生するのを防止しようとするものである。従来のダイナ
ミックバーンイン処理については、コンピュータなどを
用いて実現されるダイナミックバーンイン装置を用いて
、たとえば予め定めるプログラムを実行して内部回路を
外部から制御することにより実使用に近い状態で動作さ
せている。
【０００３】
【発明が解決しようとする課題】このような従来技術で
は、別途定めるプログラムにより内部回路の動作を実現
させているためバーンイン処理に手間を要し、またこの
バーンイン処理用のプログラムを実行するコンピュータ
を含んで構成されるダイナミックバーンイン装置が必要
となり、バーンイン処理に必要な構成が大型化すると共
にコストがかさんでしまうという問題を有している。
は、別途定めるプログラムにより内部回路の動作を実現
させているためバーンイン処理に手間を要し、またこの
バーンイン処理用のプログラムを実行するコンピュータ
を含んで構成されるダイナミックバーンイン装置が必要
となり、バーンイン処理に必要な構成が大型化すると共
にコストがかさんでしまうという問題を有している。
【０００４】本発明の目的は、上述の技術的課題を解消
し、簡便な構成と工程とでバーンイン処理が実現される
集積回路装置を提供することである。
し、簡便な構成と工程とでバーンイン処理が実現される
集積回路装置を提供することである。
【０００５】
【課題を解決するための手段】本発明は、バーンイン動
作制御用信号を入力する制御用端子と、制御用端子から
のバーンイン動作制御用信号が入力され、切換え信号を
発生する切換え信号発生手段と、前記バーンイン動作制
御用信号が入力されている期間に亘り第１クロック信号
を発生すると共に、切換え信号に対応して第１クロック
信号または外部から入力される第２クロック信号のいず
れか一方を選択して導出するクロック信号供給手段と、
前記バーンイン動作制御用信号が入力されている期間に
亘り予め定める第１制御信号を発生すると共に、前記切
換え信号に対応して該第１制御信号または外部から入力
される第２制御信号とのいずれか一方を選択して導出す
る制御信号供給手段とを含むことを特徴とする集積回路
装置である。
作制御用信号を入力する制御用端子と、制御用端子から
のバーンイン動作制御用信号が入力され、切換え信号を
発生する切換え信号発生手段と、前記バーンイン動作制
御用信号が入力されている期間に亘り第１クロック信号
を発生すると共に、切換え信号に対応して第１クロック
信号または外部から入力される第２クロック信号のいず
れか一方を選択して導出するクロック信号供給手段と、
前記バーンイン動作制御用信号が入力されている期間に
亘り予め定める第１制御信号を発生すると共に、前記切
換え信号に対応して該第１制御信号または外部から入力
される第２制御信号とのいずれか一方を選択して導出す
る制御信号供給手段とを含むことを特徴とする集積回路
装置である。
【０００６】
【作用】本発明の集積回路装置はバーンイン動作制御用
信号を入力する制御用端子を備える。制御用端子からバ
ーンイン動作制御用信号がクロック信号供給手段に入力
されている期間、クロック手段供給手段は第１クロック
信号を発生する。このときバーンイン動作制御用信号は
、切換え信号発生手段に入力され切換え信号が発生され
る。この切換え信号に対応してクロック信号供給手段は
、前記発生された第１クロック信号と外部から入力され
る第２クロック信号とのいずれか一方を選択して導出す
る。
信号を入力する制御用端子を備える。制御用端子からバ
ーンイン動作制御用信号がクロック信号供給手段に入力
されている期間、クロック手段供給手段は第１クロック
信号を発生する。このときバーンイン動作制御用信号は
、切換え信号発生手段に入力され切換え信号が発生され
る。この切換え信号に対応してクロック信号供給手段は
、前記発生された第１クロック信号と外部から入力され
る第２クロック信号とのいずれか一方を選択して導出す
る。
【０００７】また前記バーンイン動作制御用信号が制御
信号供給手段に入力されている期間、制御信号供給手段
は予め定める第１制御信号を発生する。このとき制御信
号供給手段にも前記切換え信号が入力され、制御信号供
給手段はこの切換え信号に対応して前記第１制御信号と
外部から入力される第２制御信号とのいずれか一方を選
択して導出する。
信号供給手段に入力されている期間、制御信号供給手段
は予め定める第１制御信号を発生する。このとき制御信
号供給手段にも前記切換え信号が入力され、制御信号供
給手段はこの切換え信号に対応して前記第１制御信号と
外部から入力される第２制御信号とのいずれか一方を選
択して導出する。
【０００８】したがってバーンイン動作を行うに当たり
、前記切換え信号によって第１クロック信号および第１
制御信号を、クロック信号供給手段および制御信号供給
手段から出力する。したがって集積回路装置は、前記制
御用端子にバーンイン動作制御用信号を入力すれば、内
蔵された構成によりバーンイン処理が施される。
、前記切換え信号によって第１クロック信号および第１
制御信号を、クロック信号供給手段および制御信号供給
手段から出力する。したがって集積回路装置は、前記制
御用端子にバーンイン動作制御用信号を入力すれば、内
蔵された構成によりバーンイン処理が施される。
【０００９】したがってバーンイン処理を実現するため
に外部に電子機器を別途準備する必要が解消され、バー
ンイン処理に必要な構成が格段に簡略化される。また本
発明の集積回路装置におけるバーンイン処理は制御用端
子にバーンイン動作制御用信号を入力すれば足り、前記
電子機器でプログラムを実行して集積回路装置を動作さ
せる操作が不必要となり、バーンイン処理が格段に簡略
化される。
に外部に電子機器を別途準備する必要が解消され、バー
ンイン処理に必要な構成が格段に簡略化される。また本
発明の集積回路装置におけるバーンイン処理は制御用端
子にバーンイン動作制御用信号を入力すれば足り、前記
電子機器でプログラムを実行して集積回路装置を動作さ
せる操作が不必要となり、バーンイン処理が格段に簡略
化される。
【００１０】
【実施例】図１は本発明の一実施例の集積回路装置１の
構成を示すブロック図である。この集積回路装置１は通
常動作時において、外部クロック信号がクロック入力端
子２を介して入力されることによりシステムクロック信
号ＳＣＫを発生し、内部回路３に入力する発振回路４を
備えている。集積回路装置１にバーンイン処理を施すた
めには、内部回路３に動作用のクロック信号と各種制御
信号とを供給する必要があり、前記発振回路４とは別個
にバーンイン専用の発振回路５が備えられる。
構成を示すブロック図である。この集積回路装置１は通
常動作時において、外部クロック信号がクロック入力端
子２を介して入力されることによりシステムクロック信
号ＳＣＫを発生し、内部回路３に入力する発振回路４を
備えている。集積回路装置１にバーンイン処理を施すた
めには、内部回路３に動作用のクロック信号と各種制御
信号とを供給する必要があり、前記発振回路４とは別個
にバーンイン専用の発振回路５が備えられる。
【００１１】このバーンイン専用発振回路５は、後述す
るような構成と動作とを有し、バーンイン動作制御用信
号（以下、バーンイン制御信号と略す）Ｔがバーンイン
用の制御端子６を介して入力されることにより前記発振
回路４から発生去れるシステムクロックＳＣＫの周波数
ｆ１（たとえば１０ＭＨｚ）より低い周波数ｆ２（たと
えば８ＭＨｚ）のクロック信号ＢＣＫを発生し、内部回
路３に入力する。
るような構成と動作とを有し、バーンイン動作制御用信
号（以下、バーンイン制御信号と略す）Ｔがバーンイン
用の制御端子６を介して入力されることにより前記発振
回路４から発生去れるシステムクロックＳＣＫの周波数
ｆ１（たとえば１０ＭＨｚ）より低い周波数ｆ２（たと
えば８ＭＨｚ）のクロック信号ＢＣＫを発生し、内部回
路３に入力する。
【００１２】一方、集積回路装置１には内部回路３の動
作に必要な前記クロック信号ＢＣＫ以外の各種制御信号
を発生する入力信号発生回路７が備えられ、やはり前記
バーンイン制御信号Ｔの入力に対応して、後述するよう
に制御信号を発生する。これらバーンイン専用発振回路
５および入力信号発生回路７がバーンイン用の内部制御
回路８を構成する。
作に必要な前記クロック信号ＢＣＫ以外の各種制御信号
を発生する入力信号発生回路７が備えられ、やはり前記
バーンイン制御信号Ｔの入力に対応して、後述するよう
に制御信号を発生する。これらバーンイン専用発振回路
５および入力信号発生回路７がバーンイン用の内部制御
回路８を構成する。
【００１３】図２は内部制御回路８の構成例を示すブロ
ック図である。内部制御回路８には前記バーンイン制御
信号Ｔが入力される制御端子６に加え、集積回路装置１
の実際動作時において前記発振回路４から出力されるシ
ステムクロックＳＣＫが入力されるクロック入力端子９
と、バーンイン処理と異なり別途行われるテストに用い
られるテスト用信号ＳＰが入力されるテスト信号入力端
子１０と、集積回路装置１の実際動作時に内部回路３に
供給されるデータとしての動作信号Ｄが入力されるデー
タ入力端子１１とが設けられる。
ック図である。内部制御回路８には前記バーンイン制御
信号Ｔが入力される制御端子６に加え、集積回路装置１
の実際動作時において前記発振回路４から出力されるシ
ステムクロックＳＣＫが入力されるクロック入力端子９
と、バーンイン処理と異なり別途行われるテストに用い
られるテスト用信号ＳＰが入力されるテスト信号入力端
子１０と、集積回路装置１の実際動作時に内部回路３に
供給されるデータとしての動作信号Ｄが入力されるデー
タ入力端子１１とが設けられる。
【００１４】内部制御回路８は前記バーンイン専用発振
回路５と入力信号発生回路７とを備え、入力信号発生回
路７はスタートパルス発生回路１２と、動作信号発生回
路１３とを備える。バーンイン専用発振回路５は制御端
子６に一方入力端子が接続されたＡＮＤ回路１４を備え
、ＡＮＤ回路１４の他方入力端子には電源電圧ＶＣＣと
接地電位との間に直列に設けられた抵抗１５とコンデン
サ１６との接続点に接続され、かつオートクリア信号Ａ
ＣＬが必要に応じて供給される。
回路５と入力信号発生回路７とを備え、入力信号発生回
路７はスタートパルス発生回路１２と、動作信号発生回
路１３とを備える。バーンイン専用発振回路５は制御端
子６に一方入力端子が接続されたＡＮＤ回路１４を備え
、ＡＮＤ回路１４の他方入力端子には電源電圧ＶＣＣと
接地電位との間に直列に設けられた抵抗１５とコンデン
サ１６との接続点に接続され、かつオートクリア信号Ａ
ＣＬが必要に応じて供給される。
【００１５】前記制御端子６には、ＮＡＮＤ回路１７の
一方入力端子が接続され、その出力端子は抵抗１８を介
してＮＡＮＤ回路１７の他方入力端子に接続され、かつ
反転回路１９を介して、ＡＮＤ回路２０の一方入力端子
に接続される。反転回路１９の出力端子はコンデンサ２
１を介して前記ＡＮＤ回路１７の前述した他方入力端子
に接続される。
一方入力端子が接続され、その出力端子は抵抗１８を介
してＮＡＮＤ回路１７の他方入力端子に接続され、かつ
反転回路１９を介して、ＡＮＤ回路２０の一方入力端子
に接続される。反転回路１９の出力端子はコンデンサ２
１を介して前記ＡＮＤ回路１７の前述した他方入力端子
に接続される。
【００１６】前記ＡＮＤ回路１４の出力である切換え信
号ＴＤはＮＡＮＤ回路２０の他方入力端子に接続される
とともに、反転されてＡＮＤ回路２２の一方入力端子に
接続される。ＡＮＤ回路２２の他方入力端子は前記クロ
ック入力端子９に接続される。各ＡＮＤ回路２０，２２
の出力はＯＲ回路２３を介して、前記スタートパルス発
生回路１２に入力される。
号ＴＤはＮＡＮＤ回路２０の他方入力端子に接続される
とともに、反転されてＡＮＤ回路２２の一方入力端子に
接続される。ＡＮＤ回路２２の他方入力端子は前記クロ
ック入力端子９に接続される。各ＡＮＤ回路２０，２２
の出力はＯＲ回路２３を介して、前記スタートパルス発
生回路１２に入力される。
【００１７】このバーンイン専用発振回路５は、制御端
子６にハイレベルである前記バーンイン制御信号Ｔが入
力されると、コンデンサ２１の静電容量に対応する時定
数を周期とする発振動作を行う。前記切換え信号ＴＤが
ハイレベルであれば、ＡＮＤ回路２０が導通しＡＮＤ回
路２２は遮断される。切換え信号ＴＤがローレベルであ
ればＡＮＤ回路２０は遮断されＡＮＤ回路２２が導通す
る。したがって切換え信号ＴＤをハイレベルまたはロー
レベルに設定することにより、バーンイン専用発振回路
５は前記ＮＡＮＤ回路１７およびコンデンサ２１を含む
回路からのクロック信号と、クロック入力端子９から入
力されるシステムクロックＳＣＫとのいずれか一方を選
択的に出力する。
子６にハイレベルである前記バーンイン制御信号Ｔが入
力されると、コンデンサ２１の静電容量に対応する時定
数を周期とする発振動作を行う。前記切換え信号ＴＤが
ハイレベルであれば、ＡＮＤ回路２０が導通しＡＮＤ回
路２２は遮断される。切換え信号ＴＤがローレベルであ
ればＡＮＤ回路２０は遮断されＡＮＤ回路２２が導通す
る。したがって切換え信号ＴＤをハイレベルまたはロー
レベルに設定することにより、バーンイン専用発振回路
５は前記ＮＡＮＤ回路１７およびコンデンサ２１を含む
回路からのクロック信号と、クロック入力端子９から入
力されるシステムクロックＳＣＫとのいずれか一方を選
択的に出力する。
【００１８】一方、前記切換え信号ＴＤの設定は、前記
バーンイン制御信号Ｔをハイレベルまたはローレベルに
設定する操作に対応して、ＡＮＤ回路１４からのハイレ
ベルまたはローレベルの信号として出力される。
バーンイン制御信号Ｔをハイレベルまたはローレベルに
設定する操作に対応して、ＡＮＤ回路１４からのハイレ
ベルまたはローレベルの信号として出力される。
【００１９】スタートパルス発生回路１２は前記バーン
イン制御信号Ｔを順次的に分周するたとえば４段のフリ
ップフロップ回路Ｆ１，Ｆ２，Ｆ３，Ｆ４を備え、これ
らにはバーンイン専用発振回路５からのクロック信号Ｂ
ＣＫが共通にクロック信号として入力され、また前記オ
ートクリア信号ＡＣＬが共通にリセット入力端子に入力
される。前記各フリップフロップ回路Ｆ１〜Ｆ４は前段
の非反転出力端子が後段のデータ入力端子に接続される
構成であり、最終段のフリップフロップ回路Ｆ４の非反
転出力端子は反転されてＡＮＤ回路２４の一方入力端子
に接続される。ＡＮＤ回路２４の他方入力端子には初段
のフリップフロップ回路Ｆ１の非反転出力端子が接続さ
れ、ＡＮＤ回路２４の出力はＡＮＤ回路２５の一方入力
端子に接続される。
イン制御信号Ｔを順次的に分周するたとえば４段のフリ
ップフロップ回路Ｆ１，Ｆ２，Ｆ３，Ｆ４を備え、これ
らにはバーンイン専用発振回路５からのクロック信号Ｂ
ＣＫが共通にクロック信号として入力され、また前記オ
ートクリア信号ＡＣＬが共通にリセット入力端子に入力
される。前記各フリップフロップ回路Ｆ１〜Ｆ４は前段
の非反転出力端子が後段のデータ入力端子に接続される
構成であり、最終段のフリップフロップ回路Ｆ４の非反
転出力端子は反転されてＡＮＤ回路２４の一方入力端子
に接続される。ＡＮＤ回路２４の他方入力端子には初段
のフリップフロップ回路Ｆ１の非反転出力端子が接続さ
れ、ＡＮＤ回路２４の出力はＡＮＤ回路２５の一方入力
端子に接続される。
【００２０】前記切換え信号ＴＤはスタートパルス発生
回路１２の前記ＡＮＤ回路２５の他方入力端子に入力さ
れるとともに、ＡＮＤ回路２６の一方入力端子に反転し
て入力され、ＡＮＤ回路２６の他方入力端子は前記テス
ト信号入力端子１０に接続される。各ＡＮＤ回路２５，
２６の出力はＯＲ回路２７を介して、ＯＲ回路２８の一
方入力端子に入力される。ＯＲ回路２８の出力端子はシ
フトレジスタ２９の入力端に接続され、シフトレジスタ
２９の出力端はトランジスタ３０の入力端子に接続され
、トランジスタ３０の出力端子は前記ＯＲ回路２８の他
方入力端子に接続される。トランジスタ３０のゲート端
子には、前記切換え信号ＴＤが入力される。
回路１２の前記ＡＮＤ回路２５の他方入力端子に入力さ
れるとともに、ＡＮＤ回路２６の一方入力端子に反転し
て入力され、ＡＮＤ回路２６の他方入力端子は前記テス
ト信号入力端子１０に接続される。各ＡＮＤ回路２５，
２６の出力はＯＲ回路２７を介して、ＯＲ回路２８の一
方入力端子に入力される。ＯＲ回路２８の出力端子はシ
フトレジスタ２９の入力端に接続され、シフトレジスタ
２９の出力端はトランジスタ３０の入力端子に接続され
、トランジスタ３０の出力端子は前記ＯＲ回路２８の他
方入力端子に接続される。トランジスタ３０のゲート端
子には、前記切換え信号ＴＤが入力される。
【００２１】スタートパルス発生回路１２は、バーンイ
ン制御信号Ｔを、その立ち上がりタイミングをクロック
信号ＢＣＫの１クロックずつ遅延し、ＡＮＤ回路２４で
単一のパルス信号Ｐを生成する。このパルス信号Ｐと前
記テスト用信号ＳＰとは切換え信号ＴＤのハイレベルま
たはローレベルに従ってＡＮＤ回路２５，２６のいずれ
か一方から選択的に出力され、ＯＲ回路２７を経てＯＲ
回路２８に入力された後、ＯＲ回路２８，２９を循環し
つつスタートパルス信号ＳＰとして、動作信号発生回路
１３に入力される。このようなスタートパルス信号ＳＰ
の発生／停止制御は前記切換え信号ＴＤがトランジスタ
３０を導通／遮断制御することにより達成される。
ン制御信号Ｔを、その立ち上がりタイミングをクロック
信号ＢＣＫの１クロックずつ遅延し、ＡＮＤ回路２４で
単一のパルス信号Ｐを生成する。このパルス信号Ｐと前
記テスト用信号ＳＰとは切換え信号ＴＤのハイレベルま
たはローレベルに従ってＡＮＤ回路２５，２６のいずれ
か一方から選択的に出力され、ＯＲ回路２７を経てＯＲ
回路２８に入力された後、ＯＲ回路２８，２９を循環し
つつスタートパルス信号ＳＰとして、動作信号発生回路
１３に入力される。このようなスタートパルス信号ＳＰ
の発生／停止制御は前記切換え信号ＴＤがトランジスタ
３０を導通／遮断制御することにより達成される。
【００２２】前記動作信号発生回路１３は前記スタート
パルス信号ＳＰ１がクロック信号として入力され、バー
ンイン制御信号Ｔがデータ端子に入力されるフリップフ
ロップ回路３１を備え、その非反転出力端子は反転回路
３２でレベルを反転され、かつ信号レベルを電源電位Ｖ
ＣＣから動作電位ＶＤＤに変換されて、ＡＮＤ回路３３
，３４，３５の各一方入力端子に共通に入力される。
パルス信号ＳＰ１がクロック信号として入力され、バー
ンイン制御信号Ｔがデータ端子に入力されるフリップフ
ロップ回路３１を備え、その非反転出力端子は反転回路
３２でレベルを反転され、かつ信号レベルを電源電位Ｖ
ＣＣから動作電位ＶＤＤに変換されて、ＡＮＤ回路３３
，３４，３５の各一方入力端子に共通に入力される。
【００２３】ＡＮＤ回路３３〜３５の各他方入力端子に
は前記バーンイン制御信号Ｔが入力され、各ＡＮＤ回路
３３〜３５を導通状態／遮断状態の間で切り換える。た
とえば３つの前記データ入力端子１１は各ＡＮＤ回路３
３〜３５の出力端子に個別に接続され、内部回路３に入
力される。
は前記バーンイン制御信号Ｔが入力され、各ＡＮＤ回路
３３〜３５を導通状態／遮断状態の間で切り換える。た
とえば３つの前記データ入力端子１１は各ＡＮＤ回路３
３〜３５の出力端子に個別に接続され、内部回路３に入
力される。
【００２４】図３は本実施例の動作を説明するタイムチ
ャートである。図１に示す集積回路装置１をバーンイン
処理するにあたり、制御端子６にハイレベルのバーンイ
ン制御信号Ｔを供給する。すなわち図３（１）の時刻ｔ
１でハイレベルに立ちあげる。これにより前述したよう
にバーンイン専用発振回路５からはＡＮＤ回路２０を介
する図３（２）のクロック信号ＢＣＫが出力され、最初
の立ち上がりタイミングｔ２でスタートパルス発生回路
１２の初段のフリップフロップ回路Ｆ１の出力は図３（
３）のようにハイレベルに切り換わり、以下フリップフ
ロップ回路Ｆ２〜Ｆ４の出力は、クロック信号ＢＣＫの
１パルス毎の時刻ｔ３，ｔ４，ｔ５毎に図３（４）〜図
３（６）のように、その出力を立ちあげる。
ャートである。図１に示す集積回路装置１をバーンイン
処理するにあたり、制御端子６にハイレベルのバーンイ
ン制御信号Ｔを供給する。すなわち図３（１）の時刻ｔ
１でハイレベルに立ちあげる。これにより前述したよう
にバーンイン専用発振回路５からはＡＮＤ回路２０を介
する図３（２）のクロック信号ＢＣＫが出力され、最初
の立ち上がりタイミングｔ２でスタートパルス発生回路
１２の初段のフリップフロップ回路Ｆ１の出力は図３（
３）のようにハイレベルに切り換わり、以下フリップフ
ロップ回路Ｆ２〜Ｆ４の出力は、クロック信号ＢＣＫの
１パルス毎の時刻ｔ３，ｔ４，ｔ５毎に図３（４）〜図
３（６）のように、その出力を立ちあげる。
【００２５】一方、ＡＮＤ回路２４では、図３（７）に
示すように前記立ち上がりタイミングｔ２で出力がハイ
レベルに立ち上がり、フリップフロップ回路Ｆ４の出力
が立ち上がるタイミングｔ５でローレベルに切り換わる
。このようなスタートパルスＰがＯＲ回路２８およびシ
フトレジスタ２９からなる循環回路を循環しつつ、スタ
ートパルスＳＰ１として動作信号発生回路１３に入力さ
れる。動作信号発生回路１３はこのスタートパルスＳＰ
１に基づく動作信号を生成して、内部回路３に入力する
。
示すように前記立ち上がりタイミングｔ２で出力がハイ
レベルに立ち上がり、フリップフロップ回路Ｆ４の出力
が立ち上がるタイミングｔ５でローレベルに切り換わる
。このようなスタートパルスＰがＯＲ回路２８およびシ
フトレジスタ２９からなる循環回路を循環しつつ、スタ
ートパルスＳＰ１として動作信号発生回路１３に入力さ
れる。動作信号発生回路１３はこのスタートパルスＳＰ
１に基づく動作信号を生成して、内部回路３に入力する
。
【００２６】このようにして集積回路装置１を実際の使
用時に近い動作状態で動作させ、初期故障を発生させる
集積回路装置１を検出し、良品のみを選出するようにで
きる。すなわちバーンイン処理が達成される。
用時に近い動作状態で動作させ、初期故障を発生させる
集積回路装置１を検出し、良品のみを選出するようにで
きる。すなわちバーンイン処理が達成される。
【００２７】前述したように本実施例の集積回路装置１
はバーンイン処理工程を行うに当たって、制御端子６に
ハイレベルのバーンイン制御信号Ｔを印加するのみで、
内部でバーンイン処理を実現することができる。これに
より従来技術で述べたようなコンピュータを用いる高価
なダイナミックバーンイン装置を用いる必要が解消され
、バーンイン処理に必要な構成が大幅に簡略化される。 またバーンイン処理を行うに当たってダイナミックバー
ンイン装置を用いてプログラムを実行して、内部回路３
を動作状態に設定する工程が不要となり、バーンイン処
理工程が大幅に簡略化される。
はバーンイン処理工程を行うに当たって、制御端子６に
ハイレベルのバーンイン制御信号Ｔを印加するのみで、
内部でバーンイン処理を実現することができる。これに
より従来技術で述べたようなコンピュータを用いる高価
なダイナミックバーンイン装置を用いる必要が解消され
、バーンイン処理に必要な構成が大幅に簡略化される。 またバーンイン処理を行うに当たってダイナミックバー
ンイン装置を用いてプログラムを実行して、内部回路３
を動作状態に設定する工程が不要となり、バーンイン処
理工程が大幅に簡略化される。
【００２８】本発明の眼目は、集積回路装置１内におい
て、内部回路３に対しバーンイン処理に必要なクロック
信号や各種動作信号を発生する内部制御回路８を内蔵さ
せた点にあり、図２に示される内部制御回路８の構成例
は、本発明の範囲を何等限定するものではない。すなわ
ち内部回路３の構成例に対応して必要なクロック信号お
よび動作信号は異なることになり、これに対応した構成
の内部制御回路８が用いられて良いのは勿論である。
て、内部回路３に対しバーンイン処理に必要なクロック
信号や各種動作信号を発生する内部制御回路８を内蔵さ
せた点にあり、図２に示される内部制御回路８の構成例
は、本発明の範囲を何等限定するものではない。すなわ
ち内部回路３の構成例に対応して必要なクロック信号お
よび動作信号は異なることになり、これに対応した構成
の内部制御回路８が用いられて良いのは勿論である。
【００２９】
【発明の効果】以上のように本発明に従えば、バーンイ
ン動作を行うに当たり、切換え信号によって第１クロッ
ク信号および第１制御信号を、クロック信号供給手段お
よび制御信号供給手段から出力する。したがって集積回
路装置は、前記制御用端子にバーンイン動作制御用信号
を入力すれば、内蔵された構成によりバーンイン処理が
施される。
ン動作を行うに当たり、切換え信号によって第１クロッ
ク信号および第１制御信号を、クロック信号供給手段お
よび制御信号供給手段から出力する。したがって集積回
路装置は、前記制御用端子にバーンイン動作制御用信号
を入力すれば、内蔵された構成によりバーンイン処理が
施される。
【００３０】したがってバーンイン処理を実現するため
に外部に電子機器を別途準備する必要が解消され、バー
ンイン処理に必要な構成が格段に簡略化される。また本
発明の集積回路装置におけるバーンイン処理は制御用端
子にバーンイン動作制御用信号を入力すれば足り、前記
電子機器でプログラムを実行して集積回路装置を動作さ
せる操作が不必要となり、バーンイン処理が格段に簡略
化される。
に外部に電子機器を別途準備する必要が解消され、バー
ンイン処理に必要な構成が格段に簡略化される。また本
発明の集積回路装置におけるバーンイン処理は制御用端
子にバーンイン動作制御用信号を入力すれば足り、前記
電子機器でプログラムを実行して集積回路装置を動作さ
せる操作が不必要となり、バーンイン処理が格段に簡略
化される。
【図１】本発明の一実施例の集積回路装置１の基本的構
成を示すブロック図である。
成を示すブロック図である。
【図２】内部制御回路８の構成例を示すブロック図であ
る。
る。
【図３】本実施例の動作を説明するタイムチャートであ
る。
る。
１ 集積回路装置
３ 内部回路
５ バーンイン専用発振回路
６ 制御端子
７ 入力信号発生回路
８ 内部制御回路
１２ スタートパルス発生回路
１３ 動作信号発生回路
Claims (1)
- 【請求項１】 バーンイン動作制御用信号を入力する
制御用端子と、制御用端子からのバーンイン動作制御用
信号が入力され、切換え信号を発生する切換え信号発生
手段と、前記バーンイン動作制御用信号が入力されてい
る期間に亘り第１クロック信号を発生すると共に、切換
え信号に対応して第１クロック信号または外部から入力
される第２クロック信号のいずれか一方を選択して導出
するクロック信号供給手段と、前記バーンイン動作制御
用信号が入力されている期間に亘り予め定める第１制御
信号を発生すると共に、前記切換え信号に対応して該第
１制御信号または外部から入力される第２制御信号との
いずれか一方を選択して導出する制御信号供給手段とを
含むことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403715A JPH04218938A (ja) | 1990-12-19 | 1990-12-19 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403715A JPH04218938A (ja) | 1990-12-19 | 1990-12-19 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04218938A true JPH04218938A (ja) | 1992-08-10 |
Family
ID=18513446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403715A Pending JPH04218938A (ja) | 1990-12-19 | 1990-12-19 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04218938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818286A (en) * | 1995-12-28 | 1998-10-06 | Sharp Kabushiki Kaisha | Integrated circuit device capable of making a burn-in setting and test mode setting to run a burn-in and a test mode operation |
-
1990
- 1990-12-19 JP JP2403715A patent/JPH04218938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818286A (en) * | 1995-12-28 | 1998-10-06 | Sharp Kabushiki Kaisha | Integrated circuit device capable of making a burn-in setting and test mode setting to run a burn-in and a test mode operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631215A (ja) | 論理装置 | |
| US4385275A (en) | Method and apparatus for testing an integrated circuit | |
| US6031786A (en) | Operation control circuits and methods for integrated circuit memory devices | |
| JP2001004712A (ja) | メモリ混載半導体集積回路装置及びそのテスト方法 | |
| JPH04218938A (ja) | 集積回路装置 | |
| JPH04218936A (ja) | 集積回路装置 | |
| US6202185B1 (en) | Methods and apparatus for facilitating scan testing of circuitry | |
| KR100313499B1 (ko) | 센스앰프의레퍼런스전압가변회로 | |
| JPH10132909A (ja) | 外部ピンを用いた多種類のテストモード設定方法及びその回路、該回路を有する装置 | |
| JP3002575B2 (ja) | 回路異常検出装置 | |
| JPH04311898A (ja) | 半導体装置 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| JPH11296400A (ja) | モード設定回路 | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JP3438263B2 (ja) | 入力セルおよび半導体集積回路の試験方法 | |
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| JPH10215152A (ja) | スイッチング用素子の駆動回路 | |
| JPS60230244A (ja) | デジタル・パタ−ン発生器 | |
| JPH0694800A (ja) | テスト回路 | |
| KR920006751B1 (ko) | 고집적소자의 초기전원 공급시 칩 안정화 회로 | |
| JP2644556B2 (ja) | 外部制御分周器 | |
| JPH0250473A (ja) | アドレス・スキャン回路 | |
| JPH0360522A (ja) | プログラマブル・ロジック・デバイス | |
| JPH0483184A (ja) | 半導体集積回路 | |
| JPH04218937A (ja) | テープキャリアパッケージ |