JPH05209937A - テスト回路 - Google Patents

Abstract

(57)【要約】 【目的】 プリンタのサーマルヘッドなどの駆動に用い
られる電圧出力回路の動作テストを容易にする。 【構成】 信号Ｃ１としてローレベルの信号を入力すれ
ばトランジスタ２２がオンとなり電圧Ａ１が電圧Ｂ２と
して出力される電圧出力回路２１の信号Ｃ１とトランジ
スタ２２のオン／オフを制御するトランジスタ２５との
間にトランジスタ２６を設ける。信号Ｃ１はトランジス
タ２６のベースに抵抗３４を介して入力され、トランジ
スタ２５のベースとトランジスタ２６のコレクタとが接
続される。トランジスタ２６のベースとエミッタとは抵
抗３３を介して接続されており、トランジスタ２６のエ
ミッタは接地電位に接続されている。抵抗３３の両端に
はそれぞれ端子３５，３６が設けられており、電圧出力
回路２１テスト時には端子３５と端子３６とを短絡させ
る。 【効果】 端子３５と端子３６とを短絡させればトラン
ジスタ２６のベースがローレベルとなり、信号Ｃ１を出
力する図示しない回路に対するテストプログラムが不要
となり、動作テストを容易に行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、被テスト回路の電気的
特性をテストするテスト回路に関する。

【０００２】

【従来の技術】図５は、従来の制御回路付電圧出力回路
１の電気的構成を示す回路図の一例である。ＰＮＰ型の
トランジスタ２のエミッタとベースとは抵抗３を介して
接続されている。またトランジスタ２のベースは抵抗４
を介してＮＰＮ型のトランジスタ５のコレクタと接続さ
れている。トランジスタ５のエミッタは接地電位に接続
されており、ベースは整流ダイオード６のアノード、抵
抗７を介した電源電位Ｖおよび演算増幅器８の出力端子
に接続されている。演算増幅器８の非反転入力端子は、
図示しない回路を介してトランジスタ２のコレクタに接
続されており、反転入力端子はツェナダイオード９およ
び抵抗１０を介して接地電位に接続されている。

【０００３】電圧出力回路１のトランジスタ２のエミッ
タに入力される電圧Ａは、トランジスタ２がオンの場合
にコレクタから電圧Ｂとして出力され、演算増幅器８の
非反転端子に同レベルの電圧Ｂ１が入力される。トラン
ジスタ２および抵抗３，４は電圧Ａを電圧Ｂとしてトラ
ンジスタ２のコレクタから出力するか否かを制御する第
１制御回路１１である。

【０００４】演算増幅器８、電源電位Ｖに接続されてい
る抵抗７、ツェナダイオード９および接地電位に接続さ
れている抵抗１０は、演算増幅器８で入力電圧Ｂ１を基
準電圧と比較することによってトランジスタ５を介して
第１制御回路１１を制御する第２制御回路１２である。

【０００５】整流ダイオード６に入力される信号Ｃがロ
ーレベルであれば、トランジスタ５はオフとなり、トラ
ンジスタ２のベースがハイレベルとなるため、トランジ
スタ２がオフとなり、電圧Ａはトランジスタ２のコレク
タから出力されない。信号Ｃがハイレベルであれば、ト
ランジスタ５はオンとなり、トランジスタ２のベースが
ローレベルとなるためトランジスタ２がオンになり、電
圧Ａは電圧Ｂとしてトランジスタ２のコレクタから出力
される。

【０００６】電圧Ａは、トランジスタ２のコレクタから
出力される電圧Ｂが要求値よりも高くなるように選ばれ
ている。このためトランジスタ２をオン／オフして、電
圧Ｂの平均値が要求値となるように制御しなければなら
ない。電圧Ｂに対応する電圧Ｂ１は演算増幅器８で基準
電圧と比較され、基準電圧よりも大きければ演算増幅器
８からローレベルの信号がトランジスタ５のベースに出
力され、トランジスタ５がオフとなり、これに伴ってト
ランジスタ２もオフとなる。トランジスタ２がオフにな
れば電圧Ｂおよび電圧Ｂ１が低下していき、演算増幅器
８は基準電圧より電圧Ｂ１が小さくなれば、演算増幅器
８からハイレベルの信号がトランジスタ５のベースに出
力され、トランジスタ５がオンになり、それに伴ってト
ランジスタ２がオンになり、電圧Ｂは増加する。

【０００７】

【発明が解決しようとする課題】前述の電圧出力回路１
の第１制御回路１１と第２制御回路１２とのテストを行
う場合、信号Ｃとしてハイレベルの信号を入力しなけれ
ばならない。信号Ｃとしてハイレベルの信号を入力する
ためには、信号Ｃを出力する回路がハイレベルの信号を
出力するような動作プログラムを作成しなければなら
ず、プログラム作成の工程が煩雑であり、動作テストが
困難であるという問題がある。

【０００８】プログラム作成を不要にするために、テス
ト時に外部から信号Ｃとしてハイレベルの信号を導入す
ることも考えられるが、外部からハイレベルの信号を導
入すれば信号Ｃを出力する回路が破損するおそれがあ
り、このようなことを行うことはできない。

【０００９】本発明の目的は、テストを容易に行うこと
ができるテスト回路を提供することである。

【００１０】

【課題を解決するための手段】本発明は、被テスト回路
の電気的特性をテストするテスト回路において、被テス
ト回路に予め定める動作を行わせてテストを行うための
テスト信号を発生するテスト信号発生手段と、テスト信
号発生手段にテスト信号を発生／停止させる動作信号を
供給し、入力される基準電圧を分圧し、予め定める分圧
電圧が前記テスト信号発生手段に動作信号として供給さ
れる複数の分圧抵抗とを含み、少なくともいずれか１つ
の分圧抵抗を短絡させて動作信号を発生し、テスト信号
発生手段を前記テスト信号出力状態に定めるようにした
ことを特徴とするテスト回路である。

【００１１】

【作用】被テスト回路の電気的特性をテストするテスト
回路において、テスト信号発生手段が被テスト回路に予
め定める動作を行わせてテストを行うためのテスト信号
を発生する。複数の分圧抵抗が、テスト信号発生手段に
テスト信号を発生／停止させる動作信号を供給し、また
入力される基準電圧を分圧し、予め定める分圧電圧が前
記テスト信号発生手段に動作信号として供給される。前
記複数の分圧抵抗のうち少なくともいずれか１つを短絡
させて動作信号を発生し、前記テスト信号発生手段を前
記テスト信号が出力される状態に定める。

【００１２】分圧抵抗のうちいずれか１つを短絡する
と、前記テスト信号発生手段から被テスト回路に対して
テスト信号が出力される状態が固定され、被テスト回路
のテストが可能となる。

【００１３】

【実施例】図１は、本発明の制御回路付電圧出力回路２
１の電気的構成を示す回路図の一例である。ＰＮＰ型の
トランジスタ２２のエミッタとベースとは抵抗２３を介
して接続されている。またトランジスタ２２のベースは
抵抗２４を介してＮＰＮ型のトランジスタ２５のコレク
タと接続されている。トランジスタ２５のエミッタは接
地電位に接続されており、ベースはテスト信号発生手段
であるＮＰＮ型のトランジスタ２６、抵抗２７を介した
電源電位Ｖおよび演算増幅器２８の出力端子に接続され
ている。演算増幅器２８の非反転入力端子は図示しない
回路を介してトランジスタ２２のコレクタに接続されて
おり、反転入力端子はツェナダイオード２９および抵抗
３０を介して接地電位に接続されている。トランジスタ
２６のベースとエミッタとは抵抗３３を介して接続され
ており、トランジスタ２６のベースは抵抗３４、エミッ
タは接地電位にそれぞれ接続されている。抵抗２４の一
端には端子３５が、他端には端子３６が接続されてい
る。

【００１４】電圧出力回路２１のトランジスタ２２のエ
ミッタに入力される電圧Ａ１は、トランジスタ２２がオ
ンの場合にコレクタから電圧Ｂ２として出力され、演算
増幅器２８の非反転端子に電圧Ｂ３が入力される。トラ
ンジスタ２２および抵抗２３，２４は電圧Ａ１を電圧Ｂ
２としてトランジスタ２２のコレクタから出力するか否
かを制御する第１制御回路３１である。

【００１５】演算増幅器２８、電源電位Ｖに接続されて
いる抵抗２７、ツェナーダイオード２９および接地電位
に接続されている抵抗３０は、演算増幅器２８で入力電
圧Ｂ３を基準電圧と比較することによってトランジスタ
２５を介して第１制御回路３１を制御する第２制御回路
３２である。

【００１６】トランジスタ２６のベースに入力される信
号Ｃ１がハイレベルであればトランジスタ２６がオンに
なり、トランジスタ２５のベースがローレベルになるた
めトランジスタ２５はオフとなる。このためトランジス
タ２２のベースがハイレベルとなるためトランジスタ２
２がオフとなり、電圧Ａ１はトランジスタ２２のコレク
タから出力されない。信号Ｃ１がローレベルであれば、
トランジスタ２６がオフになりトランジスタ２５のベー
スがハイレベルとなるためトランジスタ２５はオンとな
り、トランジスタ２２のベースがローレベルとなるため
トランジスタ２２がオンになり、電圧Ａ１は電圧Ｂ２と
してトランジスタ２２のコレクタから出力される。

【００１７】電圧Ａは、トランジスタ２２のコレクタか
ら出力される電圧Ｂ２が要求値よりも高くなるように選
ばれている。このためトランジスタ２２をオン／オフし
て電圧Ｂ２の平均値が要求値となるように制御しなけれ
ばならない。電圧Ｂ２に対応する電圧Ｂ３は演算増幅器
２８で基準電圧と比較され、基準電圧よりも大きければ
演算増幅器２８からローレベルの信号がトランジスタ２
５のベースに出力されてトランジスタ２５がオフとな
り、これに伴ってトランジスタ２２もオフとなる。トラ
ンジスタ２２がオフになれば電圧Ｂ２および電圧Ｂ３が
低下していき、演算増幅器２８の基準電圧よりも電圧Ｂ
３が小さくなれば、演算増幅器２８からハイレベルの信
号がトランジスタ２５のベースに出力され、トランジス
タ２５がオンになり、それに伴ってトランジスタ２２が
オンになり電圧Ｂ２が増加する。

【００１８】図１に示した制御回路付電圧出力回路２１
は、たとえばサーマルプリンタにヘッド電圧を供給する
回路であり、使用するとき以外は図示しない回路から出
力される信号Ｃ１をハイレベルとして、トランジスタ２
６をオンにして、トランジスタ２５のベースをローレベ
ルにすることによってトランジスタ２５をオフにし、ト
ランジスタ２２のベースがハイレベルとなるためトラン
ジスタ２２がオフとなり、電圧Ａ１が電圧Ｂ２としてト
ランジスタ２２のコレクタから出力されないように制御
されている。使用時には信号Ｃ１としてローレベルの信
号が入力され、トランジスタ２６がオフとなり、トラン
ジスタ２５のベースがハイレベルとなってトランジスタ
２５がオンになり、トランジスタ２２のベースがローレ
ベルとなってトランジスタ２２がオンになり、電圧Ａ１
がトランジスタ２２のコレクタから電圧Ｂ２として出力
されるとともに、第１および第２制御回路３１，３２に
よる電圧Ｂ２の出力制御が行われる。

【００１９】電圧出力回路２１のテストを行う際には、
端子３５と端子３６との間を短絡させる。これによって
トランジスタ２６のベースがローレベルとなり、信号Ｃ
１としてローレベルの信号を入力することと同様の状態
となり、第１および第２制御回路３１，３２のテストや
電圧Ｂ２についてのテストを行うことができる。このた
め図示しない回路を制御して信号Ｃ１を出力させるよう
なテストプログラムを作る必要はなく、動作テストを容
易に行うことができる。また、端子３５と端子３６とを
短絡させることによってトランジスタ２６のベースをロ
ーレベルにするため、外部から信号を入力するのとは異
なり、信号Ｃ１を出力する図示しない回路を破損するお
それもない。

【００２０】図２は配線基板４０の動作テストを行うテ
スト装置４１の電気的構成を示すブロック図であり、図
３は配線基板４０とテストピン４２との関係を示す断面
図である。配線基板４０には半導体集積回路およびダイ
オードなどの電子部品４３が搭載されている。配線基板
４０は複数のテストピン４２を有するピンボード４４上
に乗載される。ピンボード４４に形成されている複数の
テストピン４２は、配線基板４０のテスト位置４０ａに
形成されており、配線基板４０はテスト位置４０ａと、
対応するテストピン４２とが接触するように乗載され
る。

【００２１】ピンボード４４には制御部４５および計測
部４６が接続されており、制御部４５と計測部４６とも
また接続されている。制御部４５には記憶部４７が接続
されている。

【００２２】記憶部４７には動作テストプログラムや計
測部４６によって計測される計測値の基準値などが記憶
されている。制御部４５および計測部４６はピンボード
４４内で配線４２ａを介してテストピン４２と接続され
ている。テストピン４２は制御部４５の制御に応じて配
線基板４０のテスト位置４０ａに信号を出力したり、ま
たはテストピン４２を介して入力された信号が制御部４
５の制御に応じて計測部４６で計測され、制御部４５が
計測値の判定を行うなどの動作テストが行われる。

【００２３】図４は、配線基板４０のテスト位置４０
ｂ，４０ｃをピンボード４４を用いて短絡させる構成を
示す断面図である。図１に示される端子３５に対応する
テスト位置４０ｂに接触するテストピン４２ｂと、端子
３６に対応するテスト位置４０ｃに接触するテストピン
４２ｃとは、テストボード４４内で配線４２ｄによって
接続されている。このためテスト位置４０ｂ，４０ｃが
対応するテストピン４２ｂ，４２ｃと接触すれば、端子
３５と端子３６との間が短絡する。

【００２４】以上のように本実施例によれば、端子３５
と端子３６との間を短絡させることによって動作テスト
を容易に行うことができる。本実施例では被テスト回路
として制御回路付電圧出力回路２１について説明したけ
れども、これには限られず、或る特定の操作を行う際の
みに装置内のプログラムに応じて信号を出力するような
回路に広く応用できる。テスト装置４１もまた一例であ
り、これに限らるものではない。

【００２５】

【発明の効果】本発明によれば、被テスト回路に予め定
める動作を行わせてテストを行うためのテスト信号を発
生するテスト信号発生手段にテスト信号を発生／停止さ
せる動作信号を供給し、入力される基準電圧を分圧し、
予め定める分圧電圧が前記テスト信号発生手段に動作信
号として供給される複数の分圧抵抗のうち少なくともい
ずれか１つの分圧抵抗を短絡させて動作信号を発生し、
前記テスト信号発生手段を前記テスト信号出力状態に定
める。少なくともいずれか１つの分圧抵抗を短絡させる
ことによって動作信号が発生し、テスト信号発生手段か
らテスト信号が出力される状態に定められるため、被テ
スト回路の電気的特性をテストするテストを容易に行う
ことができる。

【図面の簡単な説明】

【図１】制御回路付電圧出力回路２１の電気的構成を示
す回路図の一例である。

【図２】配線基板４０の動作テストを行うテスト装置４
１の電気的構成を示すブロック図である。

【図３】配線基板４０とテストピン４２との関係を示す
断面図である。

【図４】配線基板４０のテスト位置４０ｂ，４０ｃをピ
ンボード４４を用いて短絡させる構成を示す断面図であ
る。

【図５】従来の制御回路付電圧出力回路１の電気的構成
を示す回路図の一例である。

【符号の説明】

２１ 電圧出力回路 ２２，２５，２６ トランジスタ ２３，２４，３３，３４ 抵抗 ３５，３６ 端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 被テスト回路の電気的特性をテストする
   テスト回路において、 被テスト回路に予め定める動作を行わせてテストを行う
   ためのテスト信号を発生するテスト信号発生手段と、 テスト信号発生手段にテスト信号を発生／停止させる動
   作信号を供給し、入力される基準電圧を分圧し、予め定
   める分圧電圧が前記テスト信号発生手段に動作信号とし
   て供給される複数の分圧抵抗とを含み、 少なくともいずれか１つの分圧抵抗を短絡させて動作信
   号を発生し、テスト信号発生手段を前記テスト信号出力
   状態に定めるようにしたことを特徴とするテスト回路。