JP2002131388A - 終端回路 - Google Patents
終端回路Info
- Publication number
- JP2002131388A JP2002131388A JP2000327285A JP2000327285A JP2002131388A JP 2002131388 A JP2002131388 A JP 2002131388A JP 2000327285 A JP2000327285 A JP 2000327285A JP 2000327285 A JP2000327285 A JP 2000327285A JP 2002131388 A JP2002131388 A JP 2002131388A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- circuit
- termination
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 ＤＵＴに接続される終端回路において、ＤＵ
Ｔに、広範囲のレベルの試験パターンを与えることがで
きるようにすることである。 【解決手段】 終端回路１０の終端抵抗Ｒ１４，Ｒ１５
に、終端電圧として電源１６を接続する。制御回路１７
は、入力される制御信号に応じて、電源１６が供給する
電圧レベルを制御する。
Ｔに、広範囲のレベルの試験パターンを与えることがで
きるようにすることである。 【解決手段】 終端回路１０の終端抵抗Ｒ１４，Ｒ１５
に、終端電圧として電源１６を接続する。制御回路１７
は、入力される制御信号に応じて、電源１６が供給する
電圧レベルを制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＵＴの終端抵抗
の終端電圧が可変な終端回路に関する。
の終端電圧が可変な終端回路に関する。
【０００２】
【従来の技術】従来、ＩＣテスタに実装される試験基板
において、１つのドライバで複数の被測定デバイス（以
下、ＤＵＴ（Device Under Test）という。）を測定す
る、ドライバコモン方式とよばれる方法がある。その際
に、ＤＵＴに接続される終端回路として、例えば、図３
に示すような終端回路がある。
において、１つのドライバで複数の被測定デバイス（以
下、ＤＵＴ（Device Under Test）という。）を測定す
る、ドライバコモン方式とよばれる方法がある。その際
に、ＤＵＴに接続される終端回路として、例えば、図３
に示すような終端回路がある。
【０００３】この終端回路２０は、２つのＤＵＴ２２，
２３に、ドライバ２１より発生する試験パターンを与え
るものである。ドライバ２１にて発生された試験パター
ン（波形信号であるとする）は、接点ａで分岐され、Ｄ
ＵＴ２２，２３それぞれに印加される。ドライバ２１か
ら２つのＤＵＴ２２，２３までは等長に接続されてお
り、また、抵抗Ｒ２４，Ｒ２５は、発生した試験パター
ンの、反射による波形劣化を防ぐために接続される終端
抵抗である。
２３に、ドライバ２１より発生する試験パターンを与え
るものである。ドライバ２１にて発生された試験パター
ン（波形信号であるとする）は、接点ａで分岐され、Ｄ
ＵＴ２２，２３それぞれに印加される。ドライバ２１か
ら２つのＤＵＴ２２，２３までは等長に接続されてお
り、また、抵抗Ｒ２４，Ｒ２５は、発生した試験パター
ンの、反射による波形劣化を防ぐために接続される終端
抵抗である。
【０００４】
【発明が解決しようとする課題】しかしながら、図３に
示す従来の終端回路２０では、終端抵抗Ｒ２４，Ｒ２５
はＧＮＤ（グランド）に接続されており、終端電圧は固
定されていることになる。そのため、ドライバ２１から
ＤＵＴ２２，２３に与える試験パターンとしては、一定
レベルのパターンしか与えることができない。
示す従来の終端回路２０では、終端抵抗Ｒ２４，Ｒ２５
はＧＮＤ（グランド）に接続されており、終端電圧は固
定されていることになる。そのため、ドライバ２１から
ＤＵＴ２２，２３に与える試験パターンとしては、一定
レベルのパターンしか与えることができない。
【０００５】このＤＵＴ２２，２３に与えるパターンを
変化させようとする場合には、ドライバ２１の出力する
試験パターンを変化させることになるが、終端電圧が固
定であるため、ＤＵＴ２２，２３に与えられるパターン
の中央電圧レベルは固定のまま、波形の形状や振幅値の
みが変化することになる。即ち、ＤＵＴ２２，２３に与
えられるレベルの組み合わせ（ＨｉｇｈレベルとＬｏｗ
レベルの組み合わせ）は限られてしまうことになる。
変化させようとする場合には、ドライバ２１の出力する
試験パターンを変化させることになるが、終端電圧が固
定であるため、ＤＵＴ２２，２３に与えられるパターン
の中央電圧レベルは固定のまま、波形の形状や振幅値の
みが変化することになる。即ち、ＤＵＴ２２，２３に与
えられるレベルの組み合わせ（ＨｉｇｈレベルとＬｏｗ
レベルの組み合わせ）は限られてしまうことになる。
【０００６】本発明の課題は、ＤＵＴに接続される終端
回路において、ＤＵＴに、広範囲のレベルの試験パター
ンを与えることができるようにすることである。
回路において、ＤＵＴに、広範囲のレベルの試験パター
ンを与えることができるようにすることである。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、一基板上に設置される複
数の被測定デバイスを測定する測定端子に接続され、一
方の端子が前記測定端子に、他方の端子が前記基板上の
グランドに接続される終端抵抗（例えば、図１の終端抵
抗Ｒ１２，Ｒ１３）を備えた終端回路（例えば、図１の
終端回路１０）において、前記終端抵抗の他方の端子と
グランドとの間に、前記被測定デバイスの測定条件に応
じた電圧を供給する電圧供給手段（例えば、図１の電源
１６）を備えることを特徴とする。
めに、請求項１記載の発明は、一基板上に設置される複
数の被測定デバイスを測定する測定端子に接続され、一
方の端子が前記測定端子に、他方の端子が前記基板上の
グランドに接続される終端抵抗（例えば、図１の終端抵
抗Ｒ１２，Ｒ１３）を備えた終端回路（例えば、図１の
終端回路１０）において、前記終端抵抗の他方の端子と
グランドとの間に、前記被測定デバイスの測定条件に応
じた電圧を供給する電圧供給手段（例えば、図１の電源
１６）を備えることを特徴とする。
【０００８】また、請求項２記載の発明は、請求項１記
載の終端回路において、前記被測定デバイスの測定条件
に応じて前記供給する電圧を制御する制御手段（例え
ば、図１の制御回路１７）を備えることを特徴とする。
載の終端回路において、前記被測定デバイスの測定条件
に応じて前記供給する電圧を制御する制御手段（例え
ば、図１の制御回路１７）を備えることを特徴とする。
【０００９】この請求項１または２記載の発明によれ
ば、ＤＵＴのテスト条件に応じて終端電圧を変化させる
ことができるので、ＤＵＴに、様々なテスト条件に対応
した広範囲の試験パターンを与えることができる。
ば、ＤＵＴのテスト条件に応じて終端電圧を変化させる
ことができるので、ＤＵＴに、様々なテスト条件に対応
した広範囲の試験パターンを与えることができる。
【００１０】
【発明の実施の形態】以下、図面を参照して実施の形態
を詳細に説明する。図１は、本発明を適用した終端回路
の構成を示す概略図である。
を詳細に説明する。図１は、本発明を適用した終端回路
の構成を示す概略図である。
【００１１】同図に示すように、本発明を適用した終端
回路１０は、従来の回路（図３参照）において、ＧＮＤ
に接続されていた終端抵抗の端子に、電源１６を接続す
るように構成したものである。この終端抵抗Ｒ１４，Ｒ
１５に接続される電源１６は、終端抵抗Ｒ１４，Ｒ１５
の終端電圧に相当するものであり、その電圧レベルを変
更可能な可変電源である。
回路１０は、従来の回路（図３参照）において、ＧＮＤ
に接続されていた終端抵抗の端子に、電源１６を接続す
るように構成したものである。この終端抵抗Ｒ１４，Ｒ
１５に接続される電源１６は、終端抵抗Ｒ１４，Ｒ１５
の終端電圧に相当するものであり、その電圧レベルを変
更可能な可変電源である。
【００１２】ドライバ１１は、入力される測定信号に応
じて、ＤＵＴ１２，１３に与える試験パターン（波形信
号であるとする。）を生成・出力する。また、ドライバ
１１から２つのＤＵＴ１２，１３までは等長に接続され
ており、ドライバ１１より出力される試験パターンは、
接点ａで分岐され、それぞれのＤＵＴ１２，１３に同時
に印加される。
じて、ＤＵＴ１２，１３に与える試験パターン（波形信
号であるとする。）を生成・出力する。また、ドライバ
１１から２つのＤＵＴ１２，１３までは等長に接続され
ており、ドライバ１１より出力される試験パターンは、
接点ａで分岐され、それぞれのＤＵＴ１２，１３に同時
に印加される。
【００１３】２つの終端抵抗Ｒ１４，Ｒ１５は、それぞ
れの一方の端子をＤＵＴ１２，１３の入力ピンに、そし
てもう一方の端子を電源１６に接続されており、反射に
よる試験パターンの劣化を防ぐ働きをする。
れの一方の端子をＤＵＴ１２，１３の入力ピンに、そし
てもう一方の端子を電源１６に接続されており、反射に
よる試験パターンの劣化を防ぐ働きをする。
【００１４】制御回路１７は、ＤＵＴ１２，１３のテス
ト条件に応じて入力される制御信号に従い、電源１６が
供給する電圧レベルを制御する。
ト条件に応じて入力される制御信号に従い、電源１６が
供給する電圧レベルを制御する。
【００１５】このように構成される終端回路１０におい
て、電源１６が供給する電圧レベルを変化させることに
より、様々なレベルの試験パターンをＤＵＴ１２，１３
に与えることができる。
て、電源１６が供給する電圧レベルを変化させることに
より、様々なレベルの試験パターンをＤＵＴ１２，１３
に与えることができる。
【００１６】例えば、終端抵抗Ｒ１４，Ｒ１５を等しい
大きさの抵抗（Ｒ１４＝Ｒ１５＝５０Ω）とし、ドライ
バ１１が出力する試験パターンを、図２（ａ）に示すよ
うな、Ｌｏｗレベルが０Ｖ、Ｈｉｇｈレベルが４Ｖの波
形信号であるとする。そして、終端電圧（即ち電源１６
の電圧レベル）を０Ｖに設定すると、試験パターンは、
等しい大きさの終端抵抗Ｒ１４，Ｒ１５によりその電圧
レベルが等分され、ＤＵＴ１２，１３それぞれに印加さ
れる。即ち、図２（ｂ）に示すような、Ｌｏｗレベルが
０Ｖ、Ｈｉｇｈレベルが２Ｖのパターンが与えられるこ
とになる。
大きさの抵抗（Ｒ１４＝Ｒ１５＝５０Ω）とし、ドライ
バ１１が出力する試験パターンを、図２（ａ）に示すよ
うな、Ｌｏｗレベルが０Ｖ、Ｈｉｇｈレベルが４Ｖの波
形信号であるとする。そして、終端電圧（即ち電源１６
の電圧レベル）を０Ｖに設定すると、試験パターンは、
等しい大きさの終端抵抗Ｒ１４，Ｒ１５によりその電圧
レベルが等分され、ＤＵＴ１２，１３それぞれに印加さ
れる。即ち、図２（ｂ）に示すような、Ｌｏｗレベルが
０Ｖ、Ｈｉｇｈレベルが２Ｖのパターンが与えられるこ
とになる。
【００１７】また、終端抵抗Ｒ１４，Ｒ１５の大きさ、
及びドライバ１１が出力する試験パターンをそのまま
に、終端電圧（即ち電源１６の電圧レベル）を４Ｖに設
定すると、上記と同様に、試験パターンは終端抵抗Ｒ１
４，Ｒ１５によりその電圧レベルが等分され、ＤＵＴ１
２，１３それぞれに印加される。その際には、図２
（ｃ）に示すように、Ｌｏｗレベルが２Ｖ、Ｈｉｇｈレ
ベルが４Ｖのパターンが、それぞれのＤＵＴ１２，１３
に与えられることになる。
及びドライバ１１が出力する試験パターンをそのまま
に、終端電圧（即ち電源１６の電圧レベル）を４Ｖに設
定すると、上記と同様に、試験パターンは終端抵抗Ｒ１
４，Ｒ１５によりその電圧レベルが等分され、ＤＵＴ１
２，１３それぞれに印加される。その際には、図２
（ｃ）に示すように、Ｌｏｗレベルが２Ｖ、Ｈｉｇｈレ
ベルが４Ｖのパターンが、それぞれのＤＵＴ１２，１３
に与えられることになる。
【００１８】このように、電源１６が供給する電圧レベ
ルを変化させることにより終端電圧のレベルを０Ｖから
４Ｖまで変化させ、ＤＵＴ１２，１３に与える試験パタ
ーン（波形信号）の中心電圧レベルを、１Ｖから３Ｖま
で変化させることができる。
ルを変化させることにより終端電圧のレベルを０Ｖから
４Ｖまで変化させ、ＤＵＴ１２，１３に与える試験パタ
ーン（波形信号）の中心電圧レベルを、１Ｖから３Ｖま
で変化させることができる。
【００１９】また、ドライバ１１に入力される測定信
号、制御回路１７に入力される制御信号は、終端回路１
０に接続される制御装置（図示されていない）により制
御されている。そして、制御プログラムに与えるパラメ
ータを変更することにより、ドライバ１１が生成する試
験パターンの形状やレベル、電源１６の電圧レベルを、
容易に変化させることができる。
号、制御回路１７に入力される制御信号は、終端回路１
０に接続される制御装置（図示されていない）により制
御されている。そして、制御プログラムに与えるパラメ
ータを変更することにより、ドライバ１１が生成する試
験パターンの形状やレベル、電源１６の電圧レベルを、
容易に変化させることができる。
【００２０】以上のように構成することにより、ドライ
バ１１が発生する試験パターン及び終端電圧レベル（電
源１６の設定電圧）の組み合わせにより、任意の試験パ
ターンをＤＵＴ１２，１３に与えることができる。そし
て、ＤＵＴ１２，１３の種類や試験項目などの様々なテ
スト条件に対応したテストを行うことができる。
バ１１が発生する試験パターン及び終端電圧レベル（電
源１６の設定電圧）の組み合わせにより、任意の試験パ
ターンをＤＵＴ１２，１３に与えることができる。そし
て、ＤＵＴ１２，１３の種類や試験項目などの様々なテ
スト条件に対応したテストを行うことができる。
【００２１】
【発明の効果】請求項１または２記載の発明によれば、
ＤＵＴのテスト条件に応じて終端電圧を変化させること
ができるので、ＤＵＴに、様々なテスト条件に対応した
広範囲の試験パターンを与えることができる。
ＤＵＴのテスト条件に応じて終端電圧を変化させること
ができるので、ＤＵＴに、様々なテスト条件に対応した
広範囲の試験パターンを与えることができる。
【図１】本発明の終端回路の構成を示す図である。
【図２】（ａ）ドライバが発生する試験パターン例、
（ｂ）終端電圧が０Ｖの場合にＤＵＴに与えられるパタ
ーン例、（ｃ）終端電圧が４Ｖの場合にＤＵＴに与えら
れるパターン例、を示す図である。
（ｂ）終端電圧が０Ｖの場合にＤＵＴに与えられるパタ
ーン例、（ｃ）終端電圧が４Ｖの場合にＤＵＴに与えら
れるパターン例、を示す図である。
【図３】従来の終端回路の構成を示す図である。
１０ 本発明の終端回路 ２０ 従来の終端回路 １１，２１ ドライバ １２，１３，２２、２３ 被測定デバイス（ＤＵＴ） Ｒ１４，Ｒ１５，Ｒ２４，Ｒ２５ 終端抵抗 １６ 電源 １７ 制御回路
Claims (2)
- 【請求項１】一基板上に設置される複数の被測定デバイ
スを測定する測定端子に接続され、一方の端子が前記測
定端子に、他方の端子が前記基板上のグランドに接続さ
れる終端抵抗を備えた終端回路において、 前記終端抵抗の他方の端子とグランドとの間に、前記被
測定デバイスの測定条件に応じた電圧を供給する電圧供
給手段を備えることを特徴とする終端回路。 - 【請求項２】前記被測定デバイスの測定条件に応じて前
記供給する電圧を制御する制御手段を備えることを特徴
とする請求項１記載の終端回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327285A JP2002131388A (ja) | 2000-10-26 | 2000-10-26 | 終端回路 |
| KR1020010058201A KR20020032300A (ko) | 2000-10-26 | 2001-09-20 | 종단회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327285A JP2002131388A (ja) | 2000-10-26 | 2000-10-26 | 終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002131388A true JP2002131388A (ja) | 2002-05-09 |
Family
ID=18804330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327285A Pending JP2002131388A (ja) | 2000-10-26 | 2000-10-26 | 終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002131388A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010001440A1 (ja) * | 2008-07-03 | 2010-01-07 | 株式会社アドバンテスト | 試験装置およびソケットボード |
| JP2012189607A (ja) * | 2005-01-07 | 2012-10-04 | Formfactor Inc | 電子デバイスをテストするためのシステムの動作周波数を増加させるための装置 |
-
2000
- 2000-10-26 JP JP2000327285A patent/JP2002131388A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012189607A (ja) * | 2005-01-07 | 2012-10-04 | Formfactor Inc | 電子デバイスをテストするためのシステムの動作周波数を増加させるための装置 |
| WO2010001440A1 (ja) * | 2008-07-03 | 2010-01-07 | 株式会社アドバンテスト | 試験装置およびソケットボード |
| JPWO2010001440A1 (ja) * | 2008-07-03 | 2011-12-15 | 株式会社アドバンテスト | 試験装置およびソケットボード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7342405B2 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
| KR101293381B1 (ko) | 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치 | |
| US6456103B1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
| JP2004198191A (ja) | インターフェイス回路 | |
| JP5066076B2 (ja) | 試験装置及びパフォーマンスボード | |
| TWI405986B (zh) | 測試裝置以及製造方法 | |
| JP2002131388A (ja) | 終端回路 | |
| US20020109524A1 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
| JP4581865B2 (ja) | 電圧印加装置 | |
| KR101297657B1 (ko) | 반도체 테스트 스위치 회로 | |
| JP4846134B2 (ja) | 試験装置、及びキャリブレーション方法 | |
| JPH11190760A (ja) | 半導体試験装置 | |
| JP2002005999A (ja) | 半導体試験装置 | |
| KR20020032300A (ko) | 종단회로 | |
| KR20000062475A (ko) | 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법 | |
| KR100916763B1 (ko) | 반도체 디바이스 테스트 시스템 | |
| JPH1164435A (ja) | 半導体試験装置 | |
| JP2000266820A (ja) | 半導体試験装置 | |
| JPH10197615A (ja) | 磁気抵抗素子回路の基準電圧調整方法 | |
| JP2002135338A (ja) | 終端回路 | |
| JPH0980118A (ja) | Ｉｃテスタ | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP2002022804A (ja) | 半導体試験装置 | |
| JP2552753Y2 (ja) | 回路基板検査装置のガーディング回路 | |
| KR19980058493A (ko) | 반도체 소자의 테스트 장치 |