JP2002022804A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JP2002022804A JP2002022804A JP2000206844A JP2000206844A JP2002022804A JP 2002022804 A JP2002022804 A JP 2002022804A JP 2000206844 A JP2000206844 A JP 2000206844A JP 2000206844 A JP2000206844 A JP 2000206844A JP 2002022804 A JP2002022804 A JP 2002022804A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- relay
- driver
- output
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 本発明は、ノーマル電圧から高電圧に変化す
るときと、高電圧からノーマル電圧に変化するときにお
いて、スパイクが生じないで試験できる半導体試験装置
を提供する。 【解決手段】 ドライバの出力電圧と、該ドライバの出
力電圧を増幅回路により増幅した電圧とを複数の切り換
え手段で切り換えて、被測定デバイスのＤＵＴに出力す
る半導体試験装置において、前記増幅回路のゲインを１
とする切り換え手段を設けた解決手段。
るときと、高電圧からノーマル電圧に変化するときにお
いて、スパイクが生じないで試験できる半導体試験装置
を提供する。 【解決手段】 ドライバの出力電圧と、該ドライバの出
力電圧を増幅回路により増幅した電圧とを複数の切り換
え手段で切り換えて、被測定デバイスのＤＵＴに出力す
る半導体試験装置において、前記増幅回路のゲインを１
とする切り換え手段を設けた解決手段。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＵＴに印加する
試験電圧を、ノーマルの電圧から高電圧へ、リアルタイ
ムに変化させて発生させる半導体試験装置に関する。
試験電圧を、ノーマルの電圧から高電圧へ、リアルタイ
ムに変化させて発生させる半導体試験装置に関する。
【０００２】
【従来の技術】従来技術の例について、図３〜図６を参
照して説明する。最初に、半導体試験装置の全体構成の
概要と動作について説明する。図３に示すように、半導
体試験装置の構成は、ワークステーション１と、メイン
フレーム２と、テストヘッド３と、パフォーマンスボー
ド８０と、ＩＣソケット９０とで構成している。
照して説明する。最初に、半導体試験装置の全体構成の
概要と動作について説明する。図３に示すように、半導
体試験装置の構成は、ワークステーション１と、メイン
フレーム２と、テストヘッド３と、パフォーマンスボー
ド８０と、ＩＣソケット９０とで構成している。
【０００３】ワークステーション１は、半導体試験装置
と人とのインタフェースとなる入出力手段である。メイ
ンフレーム２は、半導体試験装置の電源部と、コンピュ
ータと、試験信号の生成部と、論理比較器等を内蔵して
いる。テストヘッド３は、ピンエレクトロニクス１０の
基板を試験チャンネル数に対応して複数内蔵している。
パフォーマンスボード８０は、コンタクト手段によりテ
ストヘッド３と着脱可能とし、テストヘッド３の電子回
路の試験信号をＩＣソケット９０の各ピンに電気接続し
ている。
と人とのインタフェースとなる入出力手段である。メイ
ンフレーム２は、半導体試験装置の電源部と、コンピュ
ータと、試験信号の生成部と、論理比較器等を内蔵して
いる。テストヘッド３は、ピンエレクトロニクス１０の
基板を試験チャンネル数に対応して複数内蔵している。
パフォーマンスボード８０は、コンタクト手段によりテ
ストヘッド３と着脱可能とし、テストヘッド３の電子回
路の試験信号をＩＣソケット９０の各ピンに電気接続し
ている。
【０００４】ＩＣソケット９０は、被測定デバイスの種
類やパッケージ等に対応したソケットである。
類やパッケージ等に対応したソケットである。
【０００５】次に、半導体試験装置の動作の概要につい
て図４のブロック図を参照して説明する。パターン発生
器５において、タイミング発生器４から出力された基本
クロック信号に同期して論理データを発生する。
て図４のブロック図を参照して説明する。パターン発生
器５において、タイミング発生器４から出力された基本
クロック信号に同期して論理データを発生する。
【０００６】波形整形器６において、パターン発生器５
からの論理データと、タイミング発生器４からのクロッ
ク信号とで試験パターンを生成する。
からの論理データと、タイミング発生器４からのクロッ
ク信号とで試験パターンを生成する。
【０００７】ピンエレクトロニクス１０において、試験
パターンはドライバ１１により所望の電圧レベルに増幅
され、ＤＵＴ９１の入力ピンに出力する。ＤＵＴ９１の
出力ピンからの出力信号は、ピンエレクトロニクス１０
のコンパレータ１２により電圧比較して論理信号として
出力する。
パターンはドライバ１１により所望の電圧レベルに増幅
され、ＤＵＴ９１の入力ピンに出力する。ＤＵＴ９１の
出力ピンからの出力信号は、ピンエレクトロニクス１０
のコンパレータ１２により電圧比較して論理信号として
出力する。
【０００８】論理比較器７において、タイミング発生器
４からのストローブ信号のタイミングで、ＤＵＴ９１の
論理出力信号と、パターン発生器５からの期待値と、論
理比較されてパス／フェイル判定をおこなう。
４からのストローブ信号のタイミングで、ＤＵＴ９１の
論理出力信号と、パターン発生器５からの期待値と、論
理比較されてパス／フェイル判定をおこなう。
【０００９】次に、ＤＵＴに印加する電圧をノーマルド
ライバと増幅器出力とをリレーで切り換えてリアルタイ
ムに発生させるピンエレクトロニクス１０の回路動作に
ついて図５を参照して説明する。但し、図を簡明とする
ために、ドライバ部の１チャンネルを示し、リレーの制
御回路は省略している。
ライバと増幅器出力とをリレーで切り換えてリアルタイ
ムに発生させるピンエレクトロニクス１０の回路動作に
ついて図５を参照して説明する。但し、図を簡明とする
ために、ドライバ部の１チャンネルを示し、リレーの制
御回路は省略している。
【００１０】図５に示すように、ピンエレクトロニクス
１０は、ドライバ１１と、増幅回路１３と、リレーＳ
１、Ｓ２とで構成している。但し、ピンエレクトロニク
ス１０は、コンパレータ側の回路は省略している。
１０は、ドライバ１１と、増幅回路１３と、リレーＳ
１、Ｓ２とで構成している。但し、ピンエレクトロニク
ス１０は、コンパレータ側の回路は省略している。
【００１１】ドライバ１１は、波形整形器６からの試験
パターンの論理の０に対してＶｉＬ、論理１に対してＶ
ｉＨの電圧レベルに増幅するノーマルドライバであり、
リレーＳ１を介してＤＵＴ９１に出力する。例えば、Ｖ
ｉＨは３Ｖ、ＶｉＬは０Ｖの電圧を設定する。
パターンの論理の０に対してＶｉＬ、論理１に対してＶ
ｉＨの電圧レベルに増幅するノーマルドライバであり、
リレーＳ１を介してＤＵＴ９１に出力する。例えば、Ｖ
ｉＨは３Ｖ、ＶｉＬは０Ｖの電圧を設定する。
【００１２】増幅回路１３は、オペアンプＡと、抵抗Ｒ
１、Ｒ２とにより構成し、ドライバ１１の出力を増幅し
て出力し、リレーＳ２を介してＤＵＴ９１に高電圧を出
力する。ここで、増幅回路１３を用いるのは、１０Ｖ以
上の高電圧レベルを出力し、かつリアルタイム動作可能
なドライバ１１が無いためである。増幅回路１３の入力
電圧Ｖｉ、出力電圧Ｖｏとしたとき、出力電圧Ｖｏは、
下記式（１）で表される。 Ｖｏ＝（Ｒ１＋Ｒ２）Ｖｉ／Ｒ１ ・・・・（１） 従って、抵抗Ｒ１、Ｒ２を同じ抵抗値とした場合、入力
電圧の２倍の電圧を出力できる。
１、Ｒ２とにより構成し、ドライバ１１の出力を増幅し
て出力し、リレーＳ２を介してＤＵＴ９１に高電圧を出
力する。ここで、増幅回路１３を用いるのは、１０Ｖ以
上の高電圧レベルを出力し、かつリアルタイム動作可能
なドライバ１１が無いためである。増幅回路１３の入力
電圧Ｖｉ、出力電圧Ｖｏとしたとき、出力電圧Ｖｏは、
下記式（１）で表される。 Ｖｏ＝（Ｒ１＋Ｒ２）Ｖｉ／Ｒ１ ・・・・（１） 従って、抵抗Ｒ１、Ｒ２を同じ抵抗値とした場合、入力
電圧の２倍の電圧を出力できる。
【００１３】リレーＳ１、Ｓ２は、ＯＮ（メーク）／Ｏ
ＦＦ（ブレーク）切り換え手段で、例えばリードリレー
であり、試験プログラムを実行させて、制御信号により
ＯＮ（メーク）／ＯＦＦ（ブレーク）制御される。
ＦＦ（ブレーク）切り換え手段で、例えばリードリレー
であり、試験プログラムを実行させて、制御信号により
ＯＮ（メーク）／ＯＦＦ（ブレーク）制御される。
【００１４】次に、従来技術の半導体試験装置のリレー
の制御シーケンスについて、図６を参照して説明する。
試験パターンの論理信号の０、１、１、１、０に対応し
て０Ｖ、３Ｖ、１２Ｖ、３Ｖ、０Ｖの電圧を発生させる
具体例で以下説明する。ここで、３Ｖをノーマル電圧と
し、１２Ｖを高電圧とする。
の制御シーケンスについて、図６を参照して説明する。
試験パターンの論理信号の０、１、１、１、０に対応し
て０Ｖ、３Ｖ、１２Ｖ、３Ｖ、０Ｖの電圧を発生させる
具体例で以下説明する。ここで、３Ｖをノーマル電圧と
し、１２Ｖを高電圧とする。
【００１５】（１）リレーＳ１をＯＮ、リレーＳ２をＯ
ＦＦとし、試験パターンの論理０において、ドライバ１
１から０ＶのＶｉＬの電圧を出力し、ＤＵＴ９１に印加
する。
ＦＦとし、試験パターンの論理０において、ドライバ１
１から０ＶのＶｉＬの電圧を出力し、ＤＵＴ９１に印加
する。
【００１６】（２）リレーＳ１をＯＮ、リレーＳ２をＯ
ＦＦのままで、試験パターンの論理１において、ドライ
バ１１から３ＶのＶｉＨの電圧を出力し、ＤＵＴ９１に
印加する。
ＦＦのままで、試験パターンの論理１において、ドライ
バ１１から３ＶのＶｉＨの電圧を出力し、ＤＵＴ９１に
印加する。
【００１７】（３）リレーＳ１をＯＮからＯＦＦとし、
リレーＳ２をＯＦＦからＯＮとする。このとき、リレー
Ｓ１がＯＦＦで、リレーＳ２もＯＦＦとなる期間が発生
し、ＤＵＴに接続されたラインがオープンとなり、ＤＵ
Ｔ９１のピン電圧が一瞬低下する。 （４）リレーＳ１がＯＦＦ、リレーＳ２がＯＮのとき、
増幅回路１３は２倍のゲインなので、ドライバ１１の２
倍の電圧６Ｖを出力し、ＤＵＴ９１に印加する。
リレーＳ２をＯＦＦからＯＮとする。このとき、リレー
Ｓ１がＯＦＦで、リレーＳ２もＯＦＦとなる期間が発生
し、ＤＵＴに接続されたラインがオープンとなり、ＤＵ
Ｔ９１のピン電圧が一瞬低下する。 （４）リレーＳ１がＯＦＦ、リレーＳ２がＯＮのとき、
増幅回路１３は２倍のゲインなので、ドライバ１１の２
倍の電圧６Ｖを出力し、ＤＵＴ９１に印加する。
【００１８】（５）リレーＳ２をＯＮからＯＦＦとし、
リレーＳ１をＯＦＦからＯＮとする。このとき、リレー
Ｓ１がＯＦＦで、リレーＳ２もＯＦＦとなる期間が発生
し、ＤＵＴに接続されたラインがオープンとなり、ＤＵ
Ｔ９１のピン電圧が一瞬低下する。 （６）リレーＳ１がＯＮ、リレーＳ２がＯＦＦであり、
試験パターンの論理１において、ドライバ１１から３Ｖ
のＶｉＨの電圧を出力し、ＤＵＴ９１に印加する。
リレーＳ１をＯＦＦからＯＮとする。このとき、リレー
Ｓ１がＯＦＦで、リレーＳ２もＯＦＦとなる期間が発生
し、ＤＵＴに接続されたラインがオープンとなり、ＤＵ
Ｔ９１のピン電圧が一瞬低下する。 （６）リレーＳ１がＯＮ、リレーＳ２がＯＦＦであり、
試験パターンの論理１において、ドライバ１１から３Ｖ
のＶｉＨの電圧を出力し、ＤＵＴ９１に印加する。
【００１９】（７）リレーＳ１がＯＮ、リレーＳ２がＯ
ＦＦのままで、試験パターンの論理０において、ドライ
バ１１から０ＶのＶｉＬの電圧を出力し、ＤＵＴ９１に
印加する。
ＦＦのままで、試験パターンの論理０において、ドライ
バ１１から０ＶのＶｉＬの電圧を出力し、ＤＵＴ９１に
印加する。
【００２０】従って、図６に示すように、ＤＵＴ９１の
ピンにおける波形は、３Ｖのノーマル電圧から１２Ｖの
高電圧に変化するときと、１２Ｖの高電圧から３Ｖのノ
ーマル電圧に変化するときにおいて、スパイクが生じて
いた。
ピンにおける波形は、３Ｖのノーマル電圧から１２Ｖの
高電圧に変化するときと、１２Ｖの高電圧から３Ｖのノ
ーマル電圧に変化するときにおいて、スパイクが生じて
いた。
【００２１】
【発明が解決しようとする課題】上記説明のように、Ｄ
ＵＴ９１のピンにおける波形は、ノーマル電圧から高電
圧に変化するときと、高電圧からノーマル電圧に変化す
るときにおいて、スパイクが生じていた。そこで、本発
明は、こうした問題に鑑みなされたもので、その目的
は、ノーマル電圧から高電圧に変化するときと、高電圧
からノーマル電圧に変化するときにおいて、スパイクが
生じないで試験できる半導体試験装置を提供することに
ある。
ＵＴ９１のピンにおける波形は、ノーマル電圧から高電
圧に変化するときと、高電圧からノーマル電圧に変化す
るときにおいて、スパイクが生じていた。そこで、本発
明は、こうした問題に鑑みなされたもので、その目的
は、ノーマル電圧から高電圧に変化するときと、高電圧
からノーマル電圧に変化するときにおいて、スパイクが
生じないで試験できる半導体試験装置を提供することに
ある。
【００２２】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、ドライバの出力電圧
と、該ドライバの出力電圧を増幅回路により増幅した電
圧とを複数の切り換え手段で切り換えて、被測定デバイ
スのＤＵＴに出力する半導体試験装置において、前記増
幅回路のゲインを１とする切り換え手段を設けたことを
特徴とする半導体試験装置を要旨としている。
るためになされた本発明の第１は、ドライバの出力電圧
と、該ドライバの出力電圧を増幅回路により増幅した電
圧とを複数の切り換え手段で切り換えて、被測定デバイ
スのＤＵＴに出力する半導体試験装置において、前記増
幅回路のゲインを１とする切り換え手段を設けたことを
特徴とする半導体試験装置を要旨としている。
【００２３】また、上記目的を達成するためになされた
本発明の第２は、試験パターンを所定の電圧に増幅出力
するドライバと、該ドライバの出力をＯＮ／ＯＦＦする
第１の切り換え手段と、前記ドライバの出力を受けて所
定のゲインで増幅出力する増幅回路と、該増幅回路の出
力を受けてＯＮ／ＯＦＦする第２の切り換え手段と、前
記増幅回路のゲインを１とする第３の切り換え手段と、
を設けたことを特徴とする半導体試験装置を要旨として
いる。
本発明の第２は、試験パターンを所定の電圧に増幅出力
するドライバと、該ドライバの出力をＯＮ／ＯＦＦする
第１の切り換え手段と、前記ドライバの出力を受けて所
定のゲインで増幅出力する増幅回路と、該増幅回路の出
力を受けてＯＮ／ＯＦＦする第２の切り換え手段と、前
記増幅回路のゲインを１とする第３の切り換え手段と、
を設けたことを特徴とする半導体試験装置を要旨として
いる。
【００２４】また、上記目的を達成するためになされた
本発明の第３は、第２の切り換え手段がＯＮの状態で、
第２の切り換え手段をＯＮ／ＯＦＦ切り換えするとき、
第３の切り換え手段をＯＮとして制御する本発明第２の
半導体試験装置を要旨としている。
本発明の第３は、第２の切り換え手段がＯＮの状態で、
第２の切り換え手段をＯＮ／ＯＦＦ切り換えするとき、
第３の切り換え手段をＯＮとして制御する本発明第２の
半導体試験装置を要旨としている。
【００２５】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００２６】
【実施例】本発明の実施例について、図１と図２を参照
して説明する。半導体試験装置の全体構成の概要と動作
については従来技術において説明したので説明を省略す
る。また、半導体試験装置の動作の概要についても従来
と同様であり、従来技術において説明したので説明を省
略する。
して説明する。半導体試験装置の全体構成の概要と動作
については従来技術において説明したので説明を省略す
る。また、半導体試験装置の動作の概要についても従来
と同様であり、従来技術において説明したので説明を省
略する。
【００２７】次に、ＤＵＴに印加する電圧をノーマルド
ライバと増幅器出力とをリレーで切り換えてリアルタイ
ムに発生させるピンエレクトロニクス１０の回路動作に
ついて図１を参照して説明する。但し、図を簡明とする
ために、ドライバ部の１チャンネルを示し、リレーの制
御回路は省略している。
ライバと増幅器出力とをリレーで切り換えてリアルタイ
ムに発生させるピンエレクトロニクス１０の回路動作に
ついて図１を参照して説明する。但し、図を簡明とする
ために、ドライバ部の１チャンネルを示し、リレーの制
御回路は省略している。
【００２８】図１に示すように、ピンエレクトロニクス
１０は、ドライバ１１と、増幅回路１４と、リレーＳ
１、Ｓ２とで構成している。但し、ピンエレクトロニク
ス１０は、コンパレータ側の回路は省略している。
１０は、ドライバ１１と、増幅回路１４と、リレーＳ
１、Ｓ２とで構成している。但し、ピンエレクトロニク
ス１０は、コンパレータ側の回路は省略している。
【００２９】ドライバ１１は、波形整形器６からの試験
パターンを論理の０に対してＶｉＬ、論理１に対してＶ
ｉＨの電圧レベルに増幅するノーマルドライバであり、
リレーＳ１を介してＤＵＴ９１に出力する。
パターンを論理の０に対してＶｉＬ、論理１に対してＶ
ｉＨの電圧レベルに増幅するノーマルドライバであり、
リレーＳ１を介してＤＵＴ９１に出力する。
【００３０】増幅回路１４は、オペアンプＡと、抵抗Ｒ
１、Ｒ２と、リレーＳ３とにより構成し、ドライバ１１
の出力の増幅電圧を出力し、リレーＳ２を介してＤＵＴ
９１に高電圧を出力する。ここで、増幅回路１４を用い
るのは、従来同様１０Ｖ以上の高電圧レベルを出力し、
かつリアルタイム動作可能なドライバが無いためであ
る。リレーＳ３をＯＦＦとし、増幅回路１４の入力電圧
Ｖｉ、出力電圧Ｖｏとしたとき、出力電圧Ｖｏは、下記
式（２）で表される。 Ｖｏ＝（Ｒ１＋Ｒ２）Ｖｉ／Ｒ１ ・・・・（２） 従って、抵抗Ｒ１、Ｒ２を同じ抵抗値とした場合、入力
電圧の２倍の電圧を出力できる。また、リレーＳ３をＯ
Ｎしたとき、抵抗Ｒ２は０Ωとなるので、増幅回路１４
のゲインは１となる。
１、Ｒ２と、リレーＳ３とにより構成し、ドライバ１１
の出力の増幅電圧を出力し、リレーＳ２を介してＤＵＴ
９１に高電圧を出力する。ここで、増幅回路１４を用い
るのは、従来同様１０Ｖ以上の高電圧レベルを出力し、
かつリアルタイム動作可能なドライバが無いためであ
る。リレーＳ３をＯＦＦとし、増幅回路１４の入力電圧
Ｖｉ、出力電圧Ｖｏとしたとき、出力電圧Ｖｏは、下記
式（２）で表される。 Ｖｏ＝（Ｒ１＋Ｒ２）Ｖｉ／Ｒ１ ・・・・（２） 従って、抵抗Ｒ１、Ｒ２を同じ抵抗値とした場合、入力
電圧の２倍の電圧を出力できる。また、リレーＳ３をＯ
Ｎしたとき、抵抗Ｒ２は０Ωとなるので、増幅回路１４
のゲインは１となる。
【００３１】リレーＳ１、Ｓ２、Ｓ３は、ＯＮ（メー
ク）／ＯＦＦ（ブレーク）切り換え手段で、例えばリー
ドリレーであり、試験プログラムを実行させて、制御信
号によりＯＮ（メーク）／ＯＦＦ（ブレーク）制御され
る。
ク）／ＯＦＦ（ブレーク）切り換え手段で、例えばリー
ドリレーであり、試験プログラムを実行させて、制御信
号によりＯＮ（メーク）／ＯＦＦ（ブレーク）制御され
る。
【００３２】次に、本実施例の半導体試験装置のリレー
の制御シーケンスについて、図２を参照して説明する。
試験パターンの論理信号の０、１、１、１、０に対応し
て０Ｖ、３Ｖ、１２Ｖ、３Ｖ、０Ｖの電圧を発生させる
具体例で以下説明する。
の制御シーケンスについて、図２を参照して説明する。
試験パターンの論理信号の０、１、１、１、０に対応し
て０Ｖ、３Ｖ、１２Ｖ、３Ｖ、０Ｖの電圧を発生させる
具体例で以下説明する。
【００３３】（１）リレーＳ１をＯＮ、リレーＳ２、Ｓ
３をＯＦＦとし、試験パターンの論理０において、ドラ
イバ１１から０ＶのＶｉＬの電圧を出力し、ＤＵＴ９１
に印加する。
３をＯＦＦとし、試験パターンの論理０において、ドラ
イバ１１から０ＶのＶｉＬの電圧を出力し、ＤＵＴ９１
に印加する。
【００３４】（２）リレーＳ１をＯＮ、リレーＳ２、Ｓ
３をＯＦＦのままで、試験パターンの論理１において、
ドライバ１１から３ＶのＶｉＨの電圧を出力し、ＤＵＴ
９１に印加する。
３をＯＦＦのままで、試験パターンの論理１において、
ドライバ１１から３ＶのＶｉＨの電圧を出力し、ＤＵＴ
９１に印加する。
【００３５】（３）リレーＳ１がＯＮのままで、リレー
Ｓ２、Ｓ３をＯＮとする。このとき、リレーＳ３がＯＮ
であるため、増幅回路１４は１倍のゲインなので、ドラ
イバ１１からの３Ｖのノーマル電圧が維持され、ＤＵＴ
９１に印加する。
Ｓ２、Ｓ３をＯＮとする。このとき、リレーＳ３がＯＮ
であるため、増幅回路１４は１倍のゲインなので、ドラ
イバ１１からの３Ｖのノーマル電圧が維持され、ＤＵＴ
９１に印加する。
【００３６】（４）リレーＳ２、Ｓ３がＯＮのままで、
リレーＳ１をＯＦＦとする。このとき、リレーＳ２、Ｓ
３はＯＮとなっているので、ＤＵＴ９１のピンはハイイ
ンピーダンスとはならない。
リレーＳ１をＯＦＦとする。このとき、リレーＳ２、Ｓ
３はＯＮとなっているので、ＤＵＴ９１のピンはハイイ
ンピーダンスとはならない。
【００３７】（５）リレーＳ２がＯＮ、リレーＳ１がＯ
ＦＦのままで、リレーＳ３をＯＦＦとする。このとき、
増幅回路１４は２倍のゲインとなるので、ドライバ１１
の２倍の電圧６Ｖを出力し、ＤＵＴ９１に印加する。
ＦＦのままで、リレーＳ３をＯＦＦとする。このとき、
増幅回路１４は２倍のゲインとなるので、ドライバ１１
の２倍の電圧６Ｖを出力し、ＤＵＴ９１に印加する。
【００３８】（６）リレーＳ２がＯＮ、リレーＳ１、Ｓ
３がＯＦＦのままで、試験パターンの論理１において、
ドライバ１１のＶｉＨを６Ｖとする。このとき、ドライ
バ１１の出力電圧は６Ｖとなり、増幅回路１４は２倍の
ゲインなので、ドライバ１１の２倍の電圧１２Ｖを出力
し、ＤＵＴ９１に印加する。
３がＯＦＦのままで、試験パターンの論理１において、
ドライバ１１のＶｉＨを６Ｖとする。このとき、ドライ
バ１１の出力電圧は６Ｖとなり、増幅回路１４は２倍の
ゲインなので、ドライバ１１の２倍の電圧１２Ｖを出力
し、ＤＵＴ９１に印加する。
【００３９】（７）リレーＳ２がＯＮ、リレーＳ１、Ｓ
３がＯＦＦのままで、試験パターンの論理１において、
ドライバ１１のＶｉＨを３Ｖとする。このとき、ドライ
バ１１の出力電圧は３Ｖとなり、増幅回路１４は２倍の
ゲインなので、ドライバ１１の２倍の電圧６Ｖを出力
し、ＤＵＴ９１に印加する。 （８）リレーＳ２がＯＮ、リレーＳ１がＯＦＦのまま
で、リレーＳ３をＯＮとする。このとき、リレーＳ３が
ＯＮであり、増幅回路１４は１倍のゲインなので、増幅
回路１４からの３Ｖのノーマル電圧を出力し、ＤＵＴ９
１に印加される。
３がＯＦＦのままで、試験パターンの論理１において、
ドライバ１１のＶｉＨを３Ｖとする。このとき、ドライ
バ１１の出力電圧は３Ｖとなり、増幅回路１４は２倍の
ゲインなので、ドライバ１１の２倍の電圧６Ｖを出力
し、ＤＵＴ９１に印加する。 （８）リレーＳ２がＯＮ、リレーＳ１がＯＦＦのまま
で、リレーＳ３をＯＮとする。このとき、リレーＳ３が
ＯＮであり、増幅回路１４は１倍のゲインなので、増幅
回路１４からの３Ｖのノーマル電圧を出力し、ＤＵＴ９
１に印加される。
【００４０】（９）リレーＳ２、Ｓ３がＯＮのままで、
リレーＳ１をＯＮとする。このとき、ドライバ１１は３
ＶのＶｉＨの電圧を出力しているので、増幅回路１４と
同じ３Ｖのノーマル電圧の出力を維持する。
リレーＳ１をＯＮとする。このとき、ドライバ１１は３
ＶのＶｉＨの電圧を出力しているので、増幅回路１４と
同じ３Ｖのノーマル電圧の出力を維持する。
【００４１】（１０）リレーＳ１がＯＮのままで、リレ
ーＳ２、Ｓ３をＯＦＦとする。このとき、ドライバ１１
から３ＶのＶｉＨの電圧の出力が維持される。
ーＳ２、Ｓ３をＯＦＦとする。このとき、ドライバ１１
から３ＶのＶｉＨの電圧の出力が維持される。
【００４２】（１１）リレーＳ１がＯＮ、リレーＳ２、
Ｓ３がＯＦＦのままで、試験パターンの論理０におい
て、ドライバ１１から０ＶのＶｉＬの電圧を出力し、Ｄ
ＵＴ９１に印加する。
Ｓ３がＯＦＦのままで、試験パターンの論理０におい
て、ドライバ１１から０ＶのＶｉＬの電圧を出力し、Ｄ
ＵＴ９１に印加する。
【００４３】ここで、リレーＳ１、Ｓ２、Ｓ３をリード
リレーとした場合、ＯＮ／ＯＦＦの切り換え動作時間が
必要なので、試験パターン発生の期間に制限を生じる。
例えば、リードリレーの切り換え動作時間を５００μｓ
必要とすると、ノーマル電圧を発生している期間は、リ
レーの切り換えが３回行われているので、１．５ｍｓ以
上必要である。また、１０Ｖ以上の高電圧を発生する期
間は、立ち上がりと立ち下がりを考慮して１ｍｓ以上と
することが望ましい。
リレーとした場合、ＯＮ／ＯＦＦの切り換え動作時間が
必要なので、試験パターン発生の期間に制限を生じる。
例えば、リードリレーの切り換え動作時間を５００μｓ
必要とすると、ノーマル電圧を発生している期間は、リ
レーの切り換えが３回行われているので、１．５ｍｓ以
上必要である。また、１０Ｖ以上の高電圧を発生する期
間は、立ち上がりと立ち下がりを考慮して１ｍｓ以上と
することが望ましい。
【００４４】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
ノーマル電圧から高電圧に変化するときと、高電圧から
ノーマル電圧に変化するときにおいて、リレーＳ１とリ
レーＳ２とが同時にＯＦＦとなる期間がなくなったの
で、スパイクを生じさせることなくリアルタイムに変化
させて試験ができる。
施され、以下に記載されるような効果を奏する。即ち、
ノーマル電圧から高電圧に変化するときと、高電圧から
ノーマル電圧に変化するときにおいて、リレーＳ１とリ
レーＳ２とが同時にＯＦＦとなる期間がなくなったの
で、スパイクを生じさせることなくリアルタイムに変化
させて試験ができる。
【図１】本発明の半導体試験装置の要部回路図である。
【図２】本発明の半導体試験装置のＤＵＴ入力波形図で
ある。
ある。
【図３】半導体試験装置の構成図である。
【図４】半導体試験装置のブロック図である。
【図５】従来の半導体試験装置の要部回路図である。
【図６】従来の半導体試験装置のＤＵＴ入力波形図であ
る。
る。
１ ワークステーション ２ メインフレーム ３ テストヘッド ４ タイミング発生器 ５ パターン発生器 ６ 波形整形器 ７ 論理比較器 １０ ピンエレクトロニクス １３、１４ 増幅回路 ８０ パフォーマンスボード ９０ ＩＣソケット ９１ ＤＵＴ
Claims (3)
- 【請求項１】 ドライバの出力電圧と、該ドライバの出
力電圧を増幅回路により増幅した電圧とを複数の切り換
え手段で切り換えて、被測定デバイスのＤＵＴに出力す
る半導体試験装置において、 前記増幅回路のゲインを１とする切り換え手段を設けた
ことを特徴とする半導体試験装置。 - 【請求項２】 試験パターンを所定の電圧に増幅出力す
るドライバと、 該ドライバの出力をＯＮ／ＯＦＦする第１の切り換え手
段と、 前記ドライバの出力を受けて所定のゲインで増幅出力す
る増幅回路と、 該増幅回路の出力を受けてＯＮ／ＯＦＦする第２の切り
換え手段と、 前記増幅回路のゲインを１とする第３の切り換え手段
と、 を設けたことを特徴とする半導体試験装置。 - 【請求項３】 第２の切り換え手段がＯＮの状態で、第
２の切り換え手段をＯＮ／ＯＦＦ切り換えするとき、第
３の切り換え手段をＯＮとして制御する請求項第２の半
導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000206844A JP2002022804A (ja) | 2000-07-04 | 2000-07-04 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000206844A JP2002022804A (ja) | 2000-07-04 | 2000-07-04 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002022804A true JP2002022804A (ja) | 2002-01-23 |
Family
ID=18703706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000206844A Withdrawn JP2002022804A (ja) | 2000-07-04 | 2000-07-04 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002022804A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005124377A1 (en) * | 2004-06-22 | 2005-12-29 | Advantest Corporation | Mosfet drive circuit, programmable power supply and semiconductor test apparatus |
| CN100391090C (zh) * | 2006-07-27 | 2008-05-28 | 华为技术有限公司 | 一种控制电源电压输出范围的电路 |
| JP2008224470A (ja) * | 2007-03-14 | 2008-09-25 | Yokogawa Electric Corp | 半導体試験装置 |
-
2000
- 2000-07-04 JP JP2000206844A patent/JP2002022804A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005124377A1 (en) * | 2004-06-22 | 2005-12-29 | Advantest Corporation | Mosfet drive circuit, programmable power supply and semiconductor test apparatus |
| CN100391090C (zh) * | 2006-07-27 | 2008-05-28 | 华为技术有限公司 | 一种控制电源电压输出范围的电路 |
| JP2008224470A (ja) * | 2007-03-14 | 2008-09-25 | Yokogawa Electric Corp | 半導体試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020125904A1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
| JP2004198191A (ja) | インターフェイス回路 | |
| JPS59667A (ja) | 自動テスト装置の書込可能な矯正機構 | |
| US6771061B2 (en) | High speed tester with narrow output pulses | |
| KR100711077B1 (ko) | 전송경로손실보상을 갖는 구동기 | |
| KR100224731B1 (ko) | 논리 디바이스 테스트 장치 및 방법 | |
| JP2002022804A (ja) | 半導体試験装置 | |
| JP3950646B2 (ja) | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ | |
| US4290137A (en) | Apparatus and method of testing CML circuits | |
| JP4749605B2 (ja) | 半導体試験装置 | |
| KR100442696B1 (ko) | 반도체 메모리 소자의 병렬 테스트 시스템 | |
| JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
| JPH0798358A (ja) | 半導体装置 | |
| JP2930669B2 (ja) | 半導体試験装置 | |
| JP4729212B2 (ja) | 半導体試験装置 | |
| JP2000292504A (ja) | Ｌｓｉテスタ | |
| JP2962552B2 (ja) | Ｉｃ試験装置 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| JPH1164435A (ja) | 半導体試験装置 | |
| JP3701428B2 (ja) | 半導体試験装置のタイミング発生装置 | |
| JP4333527B2 (ja) | Ｉｃテスタ | |
| JP2013238461A (ja) | 試験装置、試験方法、及び装置 | |
| JP3559116B2 (ja) | 半導体デバイスにおける入力増幅器の感度テスト装置 | |
| JP2002131388A (ja) | 終端回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |