KR100224731B1 - 논리 디바이스 테스트 장치 및 방법 - Google Patents

논리 디바이스 테스트 장치 및 방법 Download PDF

Info

Publication number
KR100224731B1
KR100224731B1 KR1019970026474A KR19970026474A KR100224731B1 KR 100224731 B1 KR100224731 B1 KR 100224731B1 KR 1019970026474 A KR1019970026474 A KR 1019970026474A KR 19970026474 A KR19970026474 A KR 19970026474A KR 100224731 B1 KR100224731 B1 KR 100224731B1
Authority
KR
South Korea
Prior art keywords
test
power supply
logic device
noise
supply voltage
Prior art date
Application number
KR1019970026474A
Other languages
English (en)
Other versions
KR19990002767A (ko
Inventor
윤성준
정기훈
김윤기
박헌덕
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970026474A priority Critical patent/KR100224731B1/ko
Priority to JP10112274A priority patent/JPH1123673A/ja
Priority to US09/102,202 priority patent/US6286117B1/en
Publication of KR19990002767A publication Critical patent/KR19990002767A/ko
Application granted granted Critical
Publication of KR100224731B1 publication Critical patent/KR100224731B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

논리 디바이스 테스트 장치 및 방법이 개시된다. 다수개의 칩들과 세트상에서 함께 동작하며, 전원 전압 입력단으로 인가되는 테스트용 전원 전압에 응답하여 동작하는 논리 디바이스를 테스트하기 위한 이 장치는, 사용자에 의해 가변될 수 있는 레벨을 갖는 전원 전압을 발생하는 전원 공급수단과, 사용자에 의해 가변될 수 있는 진폭 및 주파수를 클럭 신호 또는 아날로그 신호를 테스트용 잡음으로서 발생하는 잡음 공급 수단 및 전원 전압과 테스트용 잡음을 합성하고, 합성된 결과를 테스트용 전원 전압으로서 전원 전압 입력단으로 출력하는 신호 합성 수단을 구비하는 것을 특징으로 한다. 그러므로, 잡음에 의한 전원 전압 및 입력 전압에 대한 레벨 변화에 따라 발생하는 논리 디바이스의 불량을 검사할 수 있고, 논리 디바이스의 기능을 테스트하는 중에도 논리 디바이스로 공급되는 전원 전압, 입력 전압 및/또는 잡음의 레벨을 자유롭게 가변시킬 수 있는 효과가 있다.

Description

논리 디바이스 테스트 장치 및 방법{Apparatus and method for testing logic device}
본 발명은 테스트 장비에 관한 것으로서, 특히, 논리 디바이스를 테스트하는 논리 디바이스 테스트 장치 및 방법에 관한 것이다.
여러 칩들이 함께 동작하는 세트상에서 각각의 칩에 공급되는 전원 전압 및 입력 전압들의 각 레벨은 잡음에 의해 변할 수 있다. 그러나, 종래의 논리 디바이스(또는 칩)를 테스트하는 항목에는 이러한 레벨의 변화를 테스트하는 항목이 존재하지 않았다. 즉, 종래의 테스트 장치는 잡음이 없는 깨끗한 전원 전압 및 입력 전압을 논리 디바이스로 공급한다. 그러므로, 세트상의 잡음에 의한 전원 전압 또는 입력 전압의 레벨 변화에 따른 논리 디바이스 제품의 불량을 테스트할 수 없는 문제점이 있었다.
또한, 종래의 논리 디바이스 테스트 장치는 논리 디바이스를 테스트하면서 그 논리 디바이스에 공급되는 전원 전압 또는 입력 전압의 레벨을 변화시킬 수 있는 항목이 존재하지 않았다. 그러므로, 종래의 논리 디바이스 테스트 방법은 논리 디바이스를 테스트하는 도중에 논리 디바이스에 공급되는 전원 전압 또는 입력 전압의 레벨을 바꾸기 위해서는 일단 논리 디바이스의 테스트를 중단한 후, 전원 전압 또는 입력전압의 레벨을 바꾼후에 그 논리 디바이스를 다시 테스트하는 번거로운 문제점을 갖고 있었다.
본 발명이 이루고자 하는 기술적 과제는, 입력전압 또는 전원 전압의 레벨이 잡음에 의해 가변될 수 있는 상황을 임의로 설정하여 논리 디바이스를 테스트할 수 있을 뿐만 아니라, 입력전압 또는 전원 전압의 레벨을 논리 디바이스를 테스트하는 도중에 변화시켜 논리 디바이스를 테스트할 수 있는 논리 디바이스 테스트 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 논리 디바이스 테스트 장치에서 수행되는 논리 디바이스 테스트 방법을 제공하는데 있다.
도 1은 본 발명에 의한 논리 디바이스 테스트 장치의 개략적인 블럭도이다.
도 2는 도 1에 도시된 신호 합성부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
도 3은 도 1에 도시된 논리 디바이스 테스트 장치의 본 발명에 의한 바람직한 일실시예의 회로도이다.
도 4의 (a) 및 도 4의 (b)는 도 3에 도시된 장치에 각 단자의 파형도들이다.
도 5는 도 1에 도시된 논리 디바이스 테스트 장치의 본 발명에 의한 바람직한 다른 실시예의 회로도이다.
도 6의 (a) 및 도 6의 (b)는 도 5에 도시된 장치에 각 단자의 파형도들이다.
상기 과제를 이루기 위해, 다수개의 칩들과 세트상에서 함께 동작하며, 전원 전압 입력단으로 인가되는 테스트용 전원 전압에 응답하여 동작하는 논리 디바이스를 테스트하기 위한 본 발명에 의한 논리 디바이스 테스트 장치는, 사용자에 의해 가변될 수 있는 레벨을 갖는 전원 전압을 발생하는 전원 공급수단과, 사용자에 의해 가변될 수 있는 진폭 및 주파수를 클럭 신호 또는 아날로그 신호를 테스트용 잡음으로서 발생하는 잡음 공급 수단 및 상기 전원 전압과 상기 테스트용 잡음을 합성하고, 합성된 결과를 상기 테스트용 전원 전압으로서 상기 전원 전압 입력단으로 출력하는 신호 합성 수단으로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 다수개의 칩들과 세트상에서 함께 동작하며, 테스트용 전원 전압에 따라 동작하는 논리 디바이스를 테스트하기 위한 본 발명에 의한 논리 디바이스 테스트 방법은, 사용자에 의해 가변될 수 있는 레벨을 갖는 전원 전압을 발생하는 단계와, 사용자에 의해 가변될 수 있는 진폭 및 주파수를 클럭 신호 또는 아날로그 신호를 테스트용 잡음으로서 발생하는 단계 및 상기 전원 전압과 상기 테스트용 잡음을 합성하여 상기 테스트용 전원 전압을 구하는 단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 논리 디바이스 테스트 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 논리 디바이스 테스트 장치의 개략적인 블럭도로서, 전원 공급부 또는 입력전압 공급부(10), 잡음 공급부(12) 및 신호 합성부(14)로 구성된다.
도 1을 참조하면, 논리 디바이스(미도시)를 동작시키기 위해 필요한 전원 전압이나, 논리 디바이스가 그 해당하는 고유 기능을 수행하도록 하는 입력 전압을 논리 디바이스의 전원 전압 입력단 또는 입력 전압 입력단으로 공급하기 위해, 전원 공급부 또는 입력전압 공급부(10)는 전원 전압 또는 입력 전압을 발생하여 신호 합성부(14)로 출력한다. 여기서, 전원 공급부 또는 입력전압 공급부(10)에서 공급되는 전원 전압 또는 입력전압의 진폭 및 주파수는 논리 디바이스를 테스트하기 위해서 임의대로 가변될 수 있다.
잡음 공급부(12)는 신호 합성부(14)에서 합성될 가상적인 잡음을 발생하는 기능을 하는데, 테스트될 논리 디바이스가 디지탈 신호를 입/출력하면 디지탈 신호원이 되고, 테스트될 논리 디바이스가 아날로그 신호를 입/출력하면 아날로그 신호원이 될 수도 있다. 여기서, 아날로그 또는 디지탈 신호원은 핀 카드(pin card) 또는 핀 레벨 드라이버(pin-level-driver)가 될 수 있다. 핀 카드는 프로그램에 의해 가변될 수 있는 레벨을 갖는 아날로그 또는 디지탈 형태의 신호를 발생한다. 즉, 잡음 공급부(12)는 제어가 가능한 진폭과 주파수를 갖는 클럭 신호를 잡음으로서 발생하는 클럭 발생부(미도시)이거나 또는 제어가 가능한 진폭과 주파수를 갖는 아날로그 신호를 잡음으로서 발생하는 아날로그 신호 발생부(미도시)가 될 수도 있다.
한편, 신호 합성부(14)는 전원 공급부 또는 입력 전압 공급부(12)로부터 출력되는 전원 전압 또는 입력전압과 잡음 공급부(12)로부터 출력되는 테스트용 잡음을 입력하여 합성하고, 합성된 신호를 출력단자 OUT를 통해 테스트용 전원 전압 또는 테스트용 입력전압으로서 논리 디바이스(미도시)의 전원 전압 입력단 또는 입력 전압 입력단으로 출력한다. 여기서, 논리 디바이스는 테스트용 전원 전압에 응답하여 동작하고, 테스트용 입력 전압에 응답하여 해당하는 고유 기능을 수행하게 된다.
도 2는 도 1에 도시된 신호 합성부(14)의 본 발명에 의한 바람직한 일실시예의 회로도로서, 일측이 입력단자 IN1을 통해 전원 공급부 또는 입력전압 공급부(10)와 연결되는 인덕터(L), 일측이 입력단자 IN2를 통해 잡음 공급부(12)와 연결되고 타측이 인덕터(L)의 타측과 연결되는 커패시터(C) 및 인덕터(L)의 타측과 접지 사이에 연결되는 저항(R)으로 구성된다.
도 2에 도시된 인덕터(L)는 입력단자 IN1을 통해 도 1에 도시된 전원 공급부 또는 입력전압 공급부(12)로부터 출력되는 전원 전압 또는 입력전압을 공급받고, 커패시터(C)는 입력단자 IN2를 통해 도 1에 도시된 잡음 공급부(12)로부터 출력되는 클럭 신호 또는 아날로그 신호를 잡음으로서 입력한다. 여기서, 저항(R)은 본 발명에 의한 논리 디바이스 테스트 장치와 논리 디바이스간에 임피던스 매칭을 위해 사용되었다. 결국, 잡음과 합성된 테스트용 전원 전압 또는 테스트용 입력 전압이 도 2에 도시된 출력단자 OUT를 통해 출력된다. 한편, 인덕터(L), 커패시터(C) 및 저항(R)들의 임피던스를 변경하여 테스트용 전원 전압 또는 테스트용 입력전압의 레벨을 원하는 대로 가변할 수 있다.
도 3은 도 1에 도시된 논리 디바이스 테스트 장치의 본 발명에 의한 바람직한 일실시예의 회로도로서, 도 1에 도시된 전원 공급부 또는 입력전압 공급부(10)를 구현하는 배터리 또는 핀 레벨 드라이버(20), 도 1의 잡음 공급부(12)를 구현하는 클럭 신호 발생부(22) 및 도 1의 신호 합성부(14)에 해당하는 신호 합성부(24)로 구성된다.
도 3에 도시된 논리 디바이스 테스트 장치는 디지탈 신호를 입/출력하는 논리 디바이스를 테스트하는 디지탈 테스트 장치이다. 배터리 또는 핀 레벨 드라이버(20)는 레벨이 조정될 수 있는 전원 전압 또는 입력 전압을 인덕터(L1)를 통해 논리 디바이스로 공급한다. 도 1에 도시된 잡음 공급부(12)로서 사용된 클럭 신호 발생부(22)는 진폭 및 주파수가 제어될 수 있는 클럭 신호를 잡음으로서 커패시터(C1)를 통해 논리 디바이스로 공급한다.
이 때, 도 3에 도시된 신호 합성부(24)는 배터리 또는 핀 레벨 드라이버(20)로부터 출력되는 전원 전압 또는 입력 전압에 일측이 연결되는 인덕터(L1), 인덕터(L1)의 타측과 클럭 신호 발생부(22)의 출력인 테스트용 잡음에 연결되는 커패시터(C1) 및 인덕터(L1)의 타측과 접지 사이에 연결되는 저항(R1)으로 구성된다. 여기서, 인덕터(L1)의 타측을 통해 전원 전압 입력단이나 입력 전압 입력단으로 테스트용 잡음이 섞인 테스트용 전원 전압이나 테스트용 입력 전압이 출력단자 OUT를 통해 논리 디바이스에 공급될 수 있다.
도 3에 도시된 인덕터(L1) 및 커패시터(C1)의 값을 가변하여 테스트용 전원 또는 테스트용 입력전압의 진폭 및 주파수를 가변할 수 있다.
도 4의 (a) 및 도 4의 (b)는 도 3에 도시된 장치에 출력단자(OUT) 및 클럭 신호 발생부(22)로부터 커패시터(C1)로 출력되는 신호들의 파형도들로서, 도 4의 (a)는 도 3에 도시된 출력단자 OUT를 통해 출력되는 테스트용 전원 전압 또는 테스트용 입력전압의 파형도를 나타내고, 도 4의 (b)는 클럭 신호 발생부(22)로부터 출력되는 클럭 신호의 파형도를 각각 나타낸다.
도 3에 도시된 배터리 또는 핀 레벨 드라이버(20)가 5볼트의 전원을 공급하고, 클럭 신호 발생부(22)가 2볼트의 진폭과 200ns의 주기를 갖는 도 4의 (b)에 도시된 클럭 신호를 잡음으로서 발생하고, 1000nH의 인덕터(L1)와, 10nF의 커패시터(C1)와 50Ω의 저항(R1)을 사용하면, 도 4의 (a)에 도시된 바와 같이 3∼7볼트사이에서 변하는 레벨을 갖는 테스트용 전원 전압 또는 테스트용 입력전압이 도 3에 도시된 출력단자 OUT를 통해 출력된다.
도 5는 도 1에 도시된 논리 디바이스 테스트 장치의 본 발명에 의한 바람직한 다른 실시예의 회로도로서, 도 1에 도시된 전원 공급부 또는 입력전압 공급부(10)를 구현하는 배터리 또는 핀 레벨 드라이버(30), 도 1에 도시된 잡음 공급부(12)를 구현하는 아날로그 신호 발생부(32) 및 도 1에 도시된 신호 합성부(14)에 대응하는 신호 합성부(34)를 구성하는 인덕터(L2), 커패시터(C2) 및 저항(R2)으로 구성된다.
도 5에 도시된 논리 디바이스 테스트 장치는 아날로그 신호를 입/출력하는 논리 디바이스를 테스트하는 아날로그 테스트 장치이다. 배터리 또는 핀 레벨 드라이버(30)는 레벨이 조정될 수 있는 전원 전압 또는 입력전압을 인덕터(L2)를 통해 논리 디바이스로 공급한다. 잡음 공급부(12)로서 사용된 아날로그 신호 발생부(32)(또는 아날로그 신호원)는 진폭 및 주파수가 제어될 수 있는 아날로그 신호를 커패시터(C2)를 통해 논리 디바이스로 잡음으로서 공급한다.
이 때, 신호 합성부(34)는 배터리 또는 핀 레벨 드라이버(30)로부터 출력되는 입력 전압에 일측이 연결되는 인덕터(L2), 인덕터(L2)의 타측과 아날로그 신호 발생부(32)로부터 출력되는 테스트용 잡음에 연결되는 커패시터(C2) 및 인덕터(L2)의 타측과 접지 사이에 연결되는 저항(R2)으로 구성된다. 여기서, 인덕터(L2)의 타측을 통해 논리 디바이스의 입력전압 입력단 또는 전원 전압 입력단으로 테스트용 잡음이 섞인 테스트용 입력 전압 또는 테스트용 전원 전압이 출력단자 OUT를 통해 논리 디바이스로 출력된다.
마찬가지로, 전술한 바와 같이 도 5에 도시된 인덕터(L2) 및 커패시터(C2)의 값을 가변하여 논리 디바이스로 공급되는 테스트용 전원 전압 또는 테스트용 입력전압의 진폭 및 주파수를 가변할 수 있다.
도 6의 (a) 및 도 6의 (b)는 도 5에 도시된 회로의 출력단(OUT) 및 아날로그 신호 발생부(32)로부터 커패시터(C2)로 출력되는 신호의 파형도들로서, 도 6의 (a)는 출력단자 OUT를 통해 논리 디바이스로 출력되는 테스트용 전원 전압 또는 입력전압의 파형도를 나타내고, 도 6의 (b)는 아날로그 신호 발생부(32)로부터 커패시터(C2)로 출력되는 아날로그 신호의 파형도를 각각 나타낸다.
도 5에 도시된 배터리 또는 핀 레벨 드라이버(30)가 5볼트의 소정 전원을 공급하고, 아날로그 신호 발생부(32)가 도 6의 (b)에 도시된 4볼트의 피크간 폭과 10㎲의 주기를 갖는 아날로그 신호를 잡음으로서 발생하고, 1mH의 인덕터(L2)와, 100㎋의 커패시터(C2)와 50Ω의 저항(R2)을 사용하면, 3∼7볼트사이에서 변하는 레벨을 갖는 도 6의 (a)에 도시된 테스트용 전원 전압 또는 테스트용 입력전압이 도 5에 도시된 출력단자 OUT를 통해 논리 디바이스(미도시)의 전원 전압 입력단 또는 입력전압 입력단으로 출력된다.
이상에서 설명한 바와 같이, 본 발명에 의한 논리 디바이스 테스트 장치 및 방법은 논리 디바이스로 공급되는 전원 전압 또는 입력전압에 의도적으로 잡음을 인가하여 실장 세트상의 전원 전압 잡음 및 입력 전압 잡음의 환경과 동일한 조건을 논리 디바이스에 적용하여 테스트를 수행하기 때문에 잡음에 의한 전원 전압 및 입력 전압에 대한 레벨 변화에 따라 발생하는 논리 디바이스의 불량을 검사할 수 있고, 논리 디바이스의 기능을 테스트하는 중에도 논리 디바이스로 공급되는 전원 전압, 입력 전압 및/또는 잡음의 레벨을 자유롭게 가변시킬 수 있는 효과가 있다.

Claims (6)

  1. 다수개의 칩들과 세트상에서 함께 동작하며, 전원 전압 입력단으로 인가되는 테스트용 전원 전압에 응답하여 동작하는 논리 디바이스를 테스트하기 위한 논리 디바이스 테스트 장치에 있어서,
    사용자에 의해 가변될 수 있는 레벨을 갖는 전원 전압을 발생하는 전원 공급수단;
    사용자에 의해 가변될 수 있는 진폭 및 주파수를 클럭 신호 또는 아날로그 신호를 테스트용 잡음으로서 발생하는 잡음 공급 수단; 및
    상기 전원 전압과 상기 테스트용 잡음을 합성하고, 합성된 결과를 상기 테스트용 전원 전압으로서 상기 전원 전압 입력단으로 출력하는 신호 합성 수단을 구비하는 것을 특징으로 하는 논리 디바이스 테스트 장치.
  2. 제1항에 있어서, 상기 신호 합성 수단은
    일측이 상기 전원 전압에 연결되는 인덕터;
    상기 인덕터의 타측과 상기 테스트용 잡음에 연결되는 커패시터; 및
    상기 인덕터의 상기 타측과 기준 전위 사이에 연결되는 저항을 구비하고,
    상기 인덕터의 타측을 통해 상기 전원 전압 입력단으로 상기 테스트용 잡음이 섞인 상기 테스트용 전원 전압이 출력되고, 상기 인덕터, 상기 커패시터 및 상기 저항의 임피던스는 상기 사용자에 의해 가변될 수 있는 것을 특징으로 하는 논리 디바이스 테스트 장치.
  3. 다수개의 칩들과 세트상에서 함께 동작하며, 입력전압 입력단으로 인가되는 테스트용 입력전압에 응답하여 해당하는 고유의 기능을 수행하는 논리 디바이스를 테스트하기 위한 논리 디바이스 테스트 장치에 있어서,
    사용자에 의해 가변될 수 있는 레벨을 갖는 입력전압을 발생하는 입력 전압 공급수단;
    사용자에 의해 가변될 수 있는 진폭 및 주파수를 갖는 클럭 신호 또는 아날로그 신호를 테스트용 잡음으로서 발생하는 잡음 공급 수단; 및
    상기 입력전압과 상기 테스트용 잡음을 합성하고, 합성된 결과를 상기 테스트용 입력전압으로서 상기 입력전압 입력단으로 출력하는 신호 합성 수단을 구비하는 것을 특징으로 하는 논리 디바이스 테스트 장치.
  4. 제3항에 있어서, 상기 신호 합성 수단은
    일측이 상기 입력 전압에 연결되는 인덕터;
    상기 인덕터의 타측과 상기 테스트용 잡음에 연결되는 커패시터; 및
    상기 인덕터의 상기 타측과 기준 전위 사이에 연결되는 저항을 구비하고,
    상기 인덕터의 타측을 통해 상기 입력전압 입력단으로 상기 테스트용 잡음이 섞인 상기 테스트용 입력 전압이 출력되고, 상기 인덕터, 상기 커패시터 및 상기 저항의 임피던스는 상기 사용자에 의해 가변될 수 있는 것을 특징으로 하는 논리 디바이스 테스트 장치.
  5. 다수개의 칩들과 세트상에서 함께 동작하며, 테스트용 전원 전압에 따라 동작하는 논리 디바이스를 테스트하기 위한 논리 디바이스 테스트 방법에 있어서,
    사용자에 의해 가변될 수 있는 레벨을 갖는 전원 전압을 발생하는 단계;
    사용자에 의해 가변될 수 있는 진폭 및 주파수를 클럭 신호 또는 아날로그 신호를 테스트용 잡음으로서 발생하는 단계; 및
    상기 전원 전압과 상기 테스트용 잡음을 합성하여 상기 테스트용 전원 전압을 구하는 단계를 구비하는 것을 특징으로 하는 논리 디바이스 테스트 방법.
  6. 다수개의 칩들과 세트상에서 함께 동작하며, 테스트용 입력전압에 따라 해당하는 고유의 기능을 수행하는 논리 디바이스를 테스트하기 위한 논리 디바이스 테스트 방법에 있어서,
    사용자에 의해 가변될 수 있는 레벨을 갖는 입력전압을 발생하는 단계;
    사용자에 의해 가변될 수 있는 진폭 및 주파수를 갖는 클럭 신호 또는 아날로그 신호를 테스트용 잡음으로서 발생하는 단계; 및
    상기 입력전압과 상기 테스트용 잡음을 합성하여 상기 테스트용 입력 전압을 구하는 단계를 구비하는 것을 특징으로 하는 논리 디바이스 테스트 방법.
KR1019970026474A 1997-06-23 1997-06-23 논리 디바이스 테스트 장치 및 방법 KR100224731B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970026474A KR100224731B1 (ko) 1997-06-23 1997-06-23 논리 디바이스 테스트 장치 및 방법
JP10112274A JPH1123673A (ja) 1997-06-23 1998-04-22 論理デバイステスト装置及び方法
US09/102,202 US6286117B1 (en) 1997-06-23 1998-06-22 Circuits and methods for testing logic devices by modulating a test voltage with a noise signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026474A KR100224731B1 (ko) 1997-06-23 1997-06-23 논리 디바이스 테스트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19990002767A KR19990002767A (ko) 1999-01-15
KR100224731B1 true KR100224731B1 (ko) 1999-10-15

Family

ID=19510667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026474A KR100224731B1 (ko) 1997-06-23 1997-06-23 논리 디바이스 테스트 장치 및 방법

Country Status (3)

Country Link
US (1) US6286117B1 (ko)
JP (1) JPH1123673A (ko)
KR (1) KR100224731B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671617B2 (en) 2006-11-07 2010-03-02 Samsung Electronics Co., Ltd. Test system to test multi-chip package compensating a signal distortion

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453258B1 (en) * 1999-12-17 2002-09-17 International Business Machines Corporation Optimized burn-in for fixed time dynamic logic circuitry
KR100360717B1 (ko) * 2000-03-27 2002-11-13 김강철 Ｃｍｏｓ논리회로의 고장감지장치
US6947883B1 (en) * 2000-07-19 2005-09-20 Vikram Gupta Method for designing mixed signal integrated circuits and configurable synchronous digital noise emulator circuit
US6792374B2 (en) 2001-10-30 2004-09-14 Micron Technology, Inc. Apparatus and method for determining effect of on-chip noise on signal propagation
US6842027B2 (en) * 2002-10-07 2005-01-11 Intel Corporation Method and apparatus for detection and quantification of on-die voltage noise in microcircuits
DE10358849B4 (de) * 2003-12-16 2011-08-11 Qimonda AG, 81739 Integrierte Schaltung und Verfahren zum Testen einer integrierten Schaltung
WO2007091129A1 (en) * 2006-02-09 2007-08-16 Freescale Semiconductor, Inc. Device and method for testing a noise immunity characteristic of analog circuits
KR20080041405A (ko) * 2006-11-07 2008-05-13 삼성전자주식회사 반사파억제를 통한 신호특성이 향상된 테스트 시스템
EP2443468B1 (en) * 2009-06-16 2013-10-16 ABB Technology AG An arrangement for testing a switching cell
CN107121575A (zh) * 2016-02-24 2017-09-01 中兴通讯股份有限公司 电子设备测试用噪声发生器及利用其测试电子设备的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577017A (en) * 1968-12-17 1971-05-04 Us Army Rectangular pulse modulator
US3631229A (en) 1970-09-30 1971-12-28 Ibm Monolithic memory array tester
US3764995A (en) 1971-12-21 1973-10-09 Prd Electronics Inc Programmable test systems
US4070565A (en) 1976-08-18 1978-01-24 Zehntel, Inc. Programmable tester method and apparatus
US4553049A (en) 1983-10-07 1985-11-12 International Business Machines Corporation Oscillation prevention during testing of integrated circuit logic chips
US5914827A (en) * 1996-02-28 1999-06-22 Silicon Systems, Inc. Method and apparatus for implementing a noise generator in an integrated circuit disk drive read channel
US5737342A (en) * 1996-05-31 1998-04-07 Quantum Corporation Method for in-chip testing of digital circuits of a synchronously sampled data detection channel
US5668507A (en) 1996-07-22 1997-09-16 International Business Machines Corporation Noise generator for evaluating mixed signal integrated circuits
US5966645A (en) * 1997-06-03 1999-10-12 Garmin Corporation Transmitter with low-level modulation and minimal harmonic emissions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671617B2 (en) 2006-11-07 2010-03-02 Samsung Electronics Co., Ltd. Test system to test multi-chip package compensating a signal distortion

Also Published As

Publication number Publication date
US6286117B1 (en) 2001-09-04
KR19990002767A (ko) 1999-01-15
JPH1123673A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
KR100224731B1 (ko) 논리 디바이스 테스트 장치 및 방법
JPH023948B2 (ko)
EP0377897A2 (en) Duty ratio control circuit apparatus
US5493519A (en) High voltage driver circuit with fast current limiting for testing of integrated circuits
US5481551A (en) IC element testing device
US7102405B2 (en) Pulse-width modulation circuit and switching amplifier using the same
JP3207745B2 (ja) コンパレータ回路
US6535831B1 (en) Method for sourcing three level data from a two level tester pin faster than the maximum rate of a tester
US7180310B2 (en) Amplitude varying driver circuit and test apparatus
JP4581865B2 (ja) 電圧印加装置
JP3960037B2 (ja) 温度補償型水晶発振器
JP2001201546A (ja) ノイズ試験方式
KR100323370B1 (ko) 클럭 출력 회로를 갖는 장치
JP2002022804A (ja) 半導体試験装置
US5625566A (en) Configuration dependent auto-biasing of bipolar transistor
US7023325B2 (en) Programmable electronic circuit
AU2003206075A1 (en) Integrated circuit with test circuit
KR100320316B1 (ko) 제1 회로의 신호 입력을 적어도 한 개의 제2 회로의 신호 출력으로 직류(dc)를 적용하는 방법 및 장치
JP2564730B2 (ja) エンベロープ信号発生回路
KR19980058493A (ko) 반도체 소자의 테스트 장치
JP2002372571A (ja) 半導体試験装置
JPH04259868A (ja) Ｉｃ試験装置
JPH10155271A (ja) 昇圧回路
KR200151266Y1 (ko) 오디오시스템에서 전원 온/오 프시 잡음 제거 회로
KR930014178A (ko) 번인 테스트용 드라이버 보드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee